【課題】前記従来のエアーギャップを有するＭＩＳトランジスタ及びその製造方法では、ゲート電極の周囲にエアーギャップを設けるため、ゲート電極に近接して応力絶縁膜を形成することができない。
【解決手段】半導体装置は、ゲート絶縁膜１３と、ゲート電極１４と、ソースドレイン領域１９と、コンタクトプラグ２２と、応力絶縁膜２３とを備えている。ゲート電極１４の側方のうちゲート電極１４とコンタクトプラグ２２との間に位置する領域のみに空洞２４が形成されており、応力絶縁膜２３は半導体基板１０上にゲート電極１４を覆うように形成されており、半導体基板１０におけるゲート電極１４の直下に位置するチャネル領域に対して応力を生じさせる。 （もっと読む）

【課題】高アスペクト比を有するプラグを充填する方法を提供する。
【解決手段】高アスペクト比を有するプラグを充填する本発明の方法においては、核形成層を、バイアの側壁上ではなく、バイアの底に形成する。プラグ充填はバイアの底からトップへの方向であり、側壁から内側へではない。得られるプラグは、無ボイドであり、継ぎ目無しである。 （もっと読む）

【課題】容易に製造することができ、トランジスタの性能を向上させることができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１上にゲート絶縁膜２及びゲート電極３が形成されている。半導体基板１の表面の、平面視でゲート電極３を挟む位置に２個の不純物拡散層４が形成されている。２個の不純物拡散層４の表面に、ゲート絶縁膜２と半導体基板１との界面より低くなった掘り込み部６が設けられている。更に、半導体基板１のゲート絶縁膜２下の領域（チャネル）に応力を付加する応力付加膜が、少なくとも掘り込み部６内に位置している。 （もっと読む）

【課題】スケーリングされたフラッシュメモリ装置で低いビット線コンタクト抵抗を容易にする、改良されたフラッシュメモリ装置の製造技術が必要とされている。
【解決手段】 半導体装置ウェハ上でエッチマスクの一連の開口部をパターニングする際に使用するためにリソグラフィマスク上に光学的特徴を作るための方法（２１０）が提供され、この方法は、第１の方向に沿ってリソグラフィマスク上で互いから間隔をあけられた一連の光学的特徴を作るステップ（３００，３１０）を含み、個々の光学的特徴は、エッチマスクにパターニングされる開口部に対する所望の第１の寸法より小さい第１の方向に沿った第１のマスク特徴寸法を有する。 （もっと読む）

【課題】キャパシタ誘電体膜の劣化を防止しながら、金属配線間を絶縁膜で所望に埋め込むことができる半導体装置の製造方法を提供すること。
【解決手段】シリコン基板（半導体基板）１の上方に下地絶縁膜９を形成する工程と、キャパシタQ1、Q2を下地絶縁膜９の上に形成する工程と、キャパシタQ1、Q2を覆う第１層間絶縁膜６８を形成する工程と、第１、第２配線溝３０、３３と、該配線溝３０、３３の底部から下に延びる第１、第２コンタクトホール３１、３４とを第１層間絶縁膜６８に形成する工程と、第１、第２配線溝３０、３３と第１、第２コンタクトホール３１、３４とに第１拡散防止膜３５と第１銅膜３６（第１導電体）とを埋め込む工程と、水素を含まない還元性ガス中において第１銅膜３６をアニールする工程とを有することを特徴とする半導体装置の製造方法による。 （もっと読む）

【課題】デュアルダマシン溝（接続孔）内への異物の残留を回避し、配線接続の信頼性および半導体装置性能の向上を図る。
【解決手段】第４配線層の配線３３上に絶縁膜３４〜３８を順次形成し（絶縁膜３４，３６，３８はシリコン窒化膜からなる。絶縁膜３５，３７はシリコン酸化膜からなる）、絶縁膜３８に溝パターン４０ａ、４０ｂをフォトリソグラフィを用いて転写する。絶縁膜３８の溝パターン４０を埋め込む反射防止膜４１を形成し、さらに孔パターン４３を有するレジスト膜４２を形成する。レジスト膜４２の存在下でエッチング処理を施し、絶縁膜３８，３７，３６および絶縁膜３５の一部に孔パターン４３を転写する。その後、レジスト膜４２，反射防止膜４１を除去し、絶縁膜３８をマスクとして溝パターン４０を絶縁膜３７に、孔パターン４３を絶縁膜３５に転写する。 （もっと読む）

【課題】層間絶縁膜を表面研磨する工程を経て形成される半導体装置の信頼性を向上させる。
【解決手段】シリコン基板１の主面ｓ１上に、高耐圧ゲート絶縁膜ＩＧ１および高耐圧ゲート電極ＥＧ１からなる高耐圧ゲートＧ１を形成した後、サリサイドブロック膜ＳＡＢ、層間絶縁膜ＩＬを順に形成し、その層間絶縁膜ＩＬをＣＭＰにより研磨する。サリサイドブロック膜ＳＡＢは、下層から順に酸化シリコンを主体とする絶縁膜である保護酸化膜ｔ１と、窒化シリコンを主体とする絶縁膜である保護窒化膜ｔ２とによって形成する。また、層間絶縁膜ＩＬの研磨は、高耐圧ゲートＧ１上面のサリサイドブロック膜ＳＡＢに達するまで研磨する。 （もっと読む）

【課題】本発明は、半導体素子及びその製造方法を開示する。
【解決手段】本発明は、コア/周辺回路領域でトランジスタの接合領域とメタルラインを、ビットラインを利用して連結せずメタルプラグを利用して連結することにより、コア/周辺回路領域に形成されるビットライン等もセル領域と同様に均一な形態のパターンを有することができるようにする。これを介し、本発明ではコア/周辺回路領域におけるビットラインパターニングの不良を防止し、ビットライン形成時にSPT(Spacer Pattern Technology)を適用することができる。 （もっと読む）

【課題】トランジスタの集積化を妨げることなく、トランジスタの駆動力を向上させる半導体装置を提供する。
【解決手段】所定の結晶からなる半導体基板上にゲート絶縁膜を介して形成されたゲート電極と、ゲート幅方向に凸部を有して前記半導体基板内に形成され、前記所定の結晶とは異なる格子定数を有するエピタキシャル結晶が埋め込まれたソース・ドレイン領域と、を具備するトランジスタと、前記凸部以外の前記ソース・ドレイン領域に接続されたコンタクトプラグと、を備えた半導体装置を提供する。 （もっと読む）

【課題】半導体装置の小型化が進んでも半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】本発明の技術的思想は、積層形成される窒化シリコン膜ＳＮ１〜ＳＮ３のそれぞれの膜厚を一定値ではなく、トータルの総膜厚を一定に保ちながら、上層の窒化シリコン膜ＳＮ３から下層の窒化シリコン膜ＳＮ１にしたがって膜厚を薄くするように構成している点にある。これにより、歪シリコン技術を実効あらしめる窒化シリコン膜ＳＮ１〜ＳＮ３の引張応力を確保しながら、特に、最上層の窒化シリコン膜ＳＮ３の埋め込み特性を改善できる。 （もっと読む）

【課題】熱処理温度４７０℃〜５３０℃を測定する温度測定用基板及び熱処理温度測定方法を提供すること。
【解決手段】温度測定用基板は、リンが注入されたｐ型シリコン基板を備える。熱処理温度は、ｐ型シリコン基板の層抵抗値から測定される。リンのドーズ量は、５×１０^１４ａｔｏｍ／ｃｍ^２〜１×１０^１５ａｔｏｍ／ｃｍ^２である。 （もっと読む）

【課題】金属シリサイド層と窒化シリコン膜の界面に自然酸化膜が残存していると、窒化シリコン膜の成膜後の種々の加熱工程（例えば種々の絶縁膜や導体膜の成膜工程のように半導体基板の加熱を伴う工程）において、金属シリサイド層表面にある自然酸化膜の酸素に起因して、金属シリサイド層が部分的に異常成長してしまう。
【解決手段】本願発明においては、集積回路を構成する電界効果トランジスタのソース・ドレイン上のニッケル・シリサイド等の金属シリサイド膜の上面に対して、不活性ガスを主要な成分とするガス雰囲気中において、実質的にノン・バイアス（低バイアスを含む）のプラズマ処理を施した後、コンタクト・プロセスのエッチング・ストップ膜となる窒化シリコン膜を成膜することにより、金属シリサイド膜の不所望な削れを生じることなく、金属シリサイド膜の上面の自然酸化膜を除去することができる。
を図ることができる。 （もっと読む）

【課題】パッド電極の直下でのクラックの発生を抑制できるようにした半導体装置及びその製造方法を提供する。
【解決手段】シリコン基板１と、シリコン基板１上に形成されたＬＯＣＯＳ膜３と、ＬＯＣＯＳ膜３上に形成されたポリシリコン膜５と、ＬＯＣＯＳ膜３上に形成されたＩＬＤ膜７と、ＩＬＤ膜７に形成され、ポリシリコン膜５を底面とする第１の開口部と、第１の開口部内に形成され、ポリシリコン膜５と接するパッド電極９と、を有する。ポリシリコン膜５は、ＩＬＤ膜７よりも強度があり、衝撃に対する耐性が高いため、プローブ検査の際にクラックの発生を抑制することができる。 （もっと読む）

【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に設けられた、半導体柱状部（柱状半導体層３）と、の天面に接するように設けられた、柱状半導体層３と同径以下のコンタクト柱状部（コンタクト層７）と、この天面に設けられた凹部をと備えるものである。 （もっと読む）

【課題】配線層間の正常な電気的導通が取れている半導体装置を提供することを課題とする。
【解決手段】基板上又は基板の表面層に少なくとも２層の配線層を備え、前記２層の配線層の内、下層配線層がシリコンからなる際に、前記下層配線層と上層配線層間に炭化珪素層を備えたことを特徴とする半導体装置により上記課題を解決する。 （もっと読む）

【課題】半導体装置の絶縁膜の上に形成される金属配線または金属電極の接着力を向上させる。
【解決手段】窒化タングステン６ｂをタングステン６ｃの側面にまで設けて、タングステン６ｃと窒化タングステン６ｂとが接触している面積を増やす。ゲート絶縁膜２上に、ゲート絶縁膜２との接着力が強いポリシリコンサイドウォール５を配置する。タングステン６ｃの側面にある窒化タングステン６ｂにはポリシリコンサイドウォール５を密着させる。 （もっと読む）

【課題】コンタクトの位置ずれが回路の特性に与える影響を低減した半導体装置を提供する。
【解決手段】この半導体装置は、半導体層１０に設けられた素子分離膜２０と、素子分離膜２０により区画された素子形成領域と、素子形成領域上及び素子分離膜２０上を延伸しているゲート配線１４０と、ゲート配線１４０の側壁に形成されたサイドウォール１５０と、素子分離膜２０上に位置するゲート配線１４０に接続するコンタクト２００とを備える。ゲート配線１４０の側壁は、少なくとも上部においてコンタクト２００に接触してる領域１４４を有する。 （もっと読む）

【課題】ＣＶＤによりＴｉ膜を成膜する際に、より低抵抗でかつ抵抗のばらつきが小さいＴｉ膜を成膜することができ、プラズマダメージを小さくすることができるＴｉ膜の成膜方法を提供すること。
【解決手段】チャンバ内にシリコンウエハを配置し、ＴｉＣｌ_４ガスおよびＨ_２ガスを含む処理ガスを導入しつつチャンバ内にプラズマを生成し、そのプラズマにより処理ガスの反応を促進してシリコンウエハ上にＴｉ膜を成膜するにあたり、チャンバ内にシリコンウエハが配置された状態でＴｉＣｌ_４ガスを導入した後、チャンバ内にプラズマを生成する。 （もっと読む）

【課題】半導体基板上に設けられる金属半導体化合物電極の界面抵抗を低減する半導体装置およびその製造方法を提供する。
【解決手段】半導体基板と、半導体基板上に形成され、Ｓを１×１０^２０ａｔｏｍｓ／ｃｍ^３以上含有する界面層と、界面層上に形成され、略全域にＳを１×１０^２０ａｔｏｍｓ／ｃｍ^３以上含有する金属半導体化合物層と、金属半導体化合物層上の金属電極を有することを特徴とする半導体装置。半導体基板上に金属膜を堆積し、第１の熱処理により、金属膜を半導体基板と反応させて、金属半導体化合物層を形成し、金属半導体化合物層に、飛程が金属半導体化合物層の膜厚未満となる条件でＳをイオン注入し、第２の熱処理により、Ｓを再配置することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】 低抵抗率のコンタクトを実現した半導体装置の製造方法を提供する。
【解決手段】半導体と接した第１の金属層を酸化防止用の第２の金属層で覆った状態で、第１の金属層のみをシリサイド化し、酸素混入のないシリサイド層を形成する。第１の金属層の材料として、半導体との仕事関数の差が所定の値となるような金属が用いられ、第２の金属層の材料として、アニール温度で第１の金属層と反応しない金属が用いられる。 （もっと読む）