高アスペクト比プラグの充填方法
【課題】高アスペクト比を有するプラグを充填する方法を提供する。
【解決手段】高アスペクト比を有するプラグを充填する本発明の方法においては、核形成層を、バイアの側壁上ではなく、バイアの底に形成する。プラグ充填はバイアの底からトップへの方向であり、側壁から内側へではない。得られるプラグは、無ボイドであり、継ぎ目無しである。
【解決手段】高アスペクト比を有するプラグを充填する本発明の方法においては、核形成層を、バイアの側壁上ではなく、バイアの底に形成する。プラグ充填はバイアの底からトップへの方向であり、側壁から内側へではない。得られるプラグは、無ボイドであり、継ぎ目無しである。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施の形態は、一般的には半導体製造に関する。より特定的には、本発明の実施の形態は、高アスペクト比プラグのためのプラグ充填方法に関する。
【背景技術】
【０００２】
既存のプラグ充填技術が提唱している技術は、金属の等角堆積またはスパッタリングによるトップから底までの充填である。例えば、半導体含有層（以下、半導体層という）上に形成された誘電体材料内にバイアを形成する。バイア内に、バイアの側壁から下方へ底まで導電性材料を堆積させる。導電性材料は、バイアの側壁から内側へ、及びバイアの底から上方へバイアを充填して行く。これは、バイアが充填された時に継ぎ目を生じさせる。また、従来技術は、典型的に側壁上に接着性バリアを使用する。
【０００３】
別の技術例では、バイアが、半導体層上に形成された誘電体材料内に形成される。導電性材料は、スパッタリングによってバイア内に堆積される。導電性材料をバイア内にスパッタさせる時に、導電性材料はバイアの側壁上に、及びバイアの底に集まる。導電性材料は、バイアの側壁から内側へ、及びバイアの底から上方へバイアを充填して行く。これはバイアが充填された時に継ぎ目を生じさせる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術の方法はプラグのアスペクト比に強く依存するので、アスペクト比が大きい場合にはプラグの質が大きく損なわれる。これらの方法では、プラグ充填物が側壁上に累積し、側壁から内側に成長する。よく知られている弱点の１つは、継ぎ目を生じることである。更に研磨との相互作用によって継ぎ目が露わになり、また更に、研磨時の副産物がそこに捕捉される恐れがある。ノードサイズが小さくなるにつれて、プラグアスペクト比に伴う問題がより重大になる。従って、例えば45ｎｍノード及びそれを越える技術の場合、高アスペクト比を有するプラグを充填するには完全に新しい世代のハードウェアが必要になる。
【課題を解決するための手段】
【０００５】
要望されているのは、プラグのアスペクト比には関係なく上述した諸問題を解消するプラグ充填方法である。
【図面の簡単な説明】
【０００６】
【図１】半導体層上に形成された誘電体層の側断面図である。
【図２ａ】誘電体層内にバイアを形成させた後の図１と類似の側断面図である。
【図２ｂ】バイアの底に核形成層を形成させた後の図２ａと類似の側断面図である。
【図２ｃ】バイア内に導電性充填材料を堆積させた後の図２ｂと類似の側断面図である。
【図２ｄ】バイア内に導電性充填材料を堆積させて無ボイド・継ぎ目無しプラグ充填を形成させた後の図２ｃと類似の側断面図である。
【図３ａ】核形成層を形成させるために、バイアの底にイオンを注入した後の半導体層上の誘電体層内に形成されたバイアの側断面図である。
【図３ｂ】バイア内に導電性充填材料を堆積させた後の図３ａに類似の側断面図である。
【図３ｃ】バイア内に導電性充填材料を堆積させて無ボイド・継ぎ目無しプラグ充填を形成させた後の図３ｂに類似の側断面図である。
【図４ａ】半導体層上に形成させたシリサイド層の側断面図である。
【図４ｂ】半導体層上に誘電体層及びバイアを形成させた後の図４ａと類似の側断面図である。
【図４ｃ】バイア内に導電性充填材料を堆積させた後の図４ｂと類似の側断面図である。
【図５】半導体層のトランジスタのＮまたはＰ領域に対応する部分上に特定的に形成されたシリサイド層の側断面図である。
【発明を実施するための形態】
【０００７】
図面を簡易化し、明瞭にするために、図面に描かれている要素は必ずしも正確な縮尺になってはいないことを理解されたい。例えば、明瞭化のために若干の要素の寸法は、他の要素に対して誇張されている。更に、適切であると考えられる場合には、参照番号を、対応する、または類似する要素を指示するために種々の図において反復して使用している。
【０００８】
以下の詳細な説明における多くの特定の細部の記述は、本発明を完全に理解するためになされたものである。しかしながら、当業者には理解されるように、本発明はこれらの細部を用いることなく実現することができる。また、本発明を不明瞭にすることがないように、公知の方法、手順、構成要素、及び回路は記述しないこととする。
【０００９】
核形成層をバイアの底面だけに形成させ、導電性充填材料がそこから上方へ成長できるようにし、側壁上には核形成層が存在しないようにすることによって、導電性充填材料の側壁から内側への成長が防がれる。従って、無ボイド・継ぎ目無しプラグを達成することができる。
【００１０】
「堆積によって形成させた核形成層を使用する無ボイド・継ぎ目無しプラグの形成」
核形成層を堆積によってバイアの底面上に形成させることにより、その後に充填材料を該表面から上方へ成長させることが可能になる。図１は、半導体層２１５上に形成させた誘電体層２１０を示している。
【００１１】
図２ａに示すように、バイア２０５を誘電体層２１０内に形成する。バイア２０５は、例えばエッチングのようないろいろな方法で形成することができる。バイア２０５は半導体層２１５を通って伸びているので、バイア２０５の底面２３０は半導体層２１５の部分２３５である。バイア２０５の側壁２２５も図示されている。バイア２０５は、「バイア２０５の高さ２４０÷バイア２０５の幅２４５」で定義されるアスペクト比を有している。一実施の形態では、このアスペクト比は、少なくとも10：１（即ち、高さ２４０が、幅２４５の少なくとも10倍）である。
【００１２】
図２ｂに示すように、核形成層２５０はバイア２０５の底面２３０上だけに形成される。つまり、核形成層２５０は半導体層２１５の部分２３５上に形成されるのである。
【００１３】
核形成層２５０は、その後に充填材料を堆積させるための核形成サイトとして働かせるために、十分な厚みにすべきである。核形成層２５０にある厚みをもたせることによって、核形成層２５０自体が底面上に堆積され、側壁と接触することを理解されたい。本明細書において、側壁上に核形成層も導電性層も存在しないという場合、バイアの底面上に堆積され、側壁と接触している核形成層２５０のことではないことを理解されたい。
【００１４】
核形成層２５０は、その後にバイア２０５内に堆積される充填材料が、核形成層２５０自体から上方へ成長するのを助長する。底からトップまでの成長だけを達成するために、側壁上には核形成層または導電性層を形成させたり、または存在させたりはしない。これは、その後に充填材料が側壁から内側へ成長することを排除する。側壁上には充填材料が存在しないことが好ましいのであるが、已むを得ず側壁上にごく少量の充填材料が堆積し得ることを理解されたい。例えば、若干のスポッティングが側壁上に出現し得る。しかしながら、この量は、側壁からの連続成長であることも、または側壁からの重大な成長を助長するような十分な量であることも、または核形成サイトのように働くことがあってもならない。主たる成長は、核形成層２５０からバイアのトップまで上方へ向かわなくてはならない。導電性材料の成長の厚みはバイアの高さに等しくあるべきで、これは各側壁からの成長が各バイアの幅の半分の厚みの中央で出遭うのとは異なる。
【００１５】
核形成層２５０は、金属、シリサイド、ホウ化物、及び窒化物のような導電性材料からなることができる。導電性材料は、チタン（Ｔi）、タングステン（Ｗ）、またはそれらの何等かの合金を含むことができる。
【００１６】
一実施の形態では、核形成層２５０は、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、またはプラズマ強化化学蒸着（ＰＥＣＶＤ）のような堆積によって形成させる。特定の実施の形態では、核形成層２５０は平行スパッタリングによって形成させる。どのような堆積法を使用するにしても、バイアの底面上だけに核形成サイトの形成を可能にするように、堆積は一方向性とすべきである。側壁上に重大な成長、または連続累積が存在することは防がなければならない。
【００１７】
次いで、図２ｃに示すように導電性充填材料２５５が、側壁２２５から内側へではなく、核形成層２５０上に底から上方へ堆積される。導電性充填材料２５５をバイア２０５内に堆積させる時、バイア２０５の高さに等しい高さまで充填すべきである。成長方向は、プラグのジオメトリ及び形状によって限定される。更に、核形成層、または導電性層、またはバリアを、側壁上に存在させるべきではない。
【００１８】
この場合も、側壁上に充填材料が存在しないことが好ましいのではあるが、已むを得ず側壁上にごく少量の充填材料が堆積し得る（例えば、側壁上に若干のスポッティングが出現する）ことを理解されたい。しかしながら、この量は、側壁からの連続成長であることも、または側壁からの重大な成長を助長するような十分な量であることも、または核形成サイトのように働くことがあってもならない。更に、導電性充填材料を、誘電体層２１０の上面またはバイア２０５のトップコーナー上に重大に成長または累積させてはならない。誘電体層２１０の上面上の、またはバイア２０５のトップコーナー上の充填材料の堆積を僅かにして何等の連続成長をももたらさない、または核形成サイトとして働かないようにしなければならない。主たる成長は、核形成層２５０からバイアの頂部まで上方へ向かわせるべきである。これにより、大きい高さと極めて狭い幅を有する高アスペクト比プラグを処理する場合でも、側壁から内側へではなく、底からトップへ成長させることが可能になる。
【００１９】
導電性充填材料は、例えば、チタン、タングステン、及びそれらの合金からなることができる。導電性充填材料２５５は、例えば、ＰＶＤ、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、またはＰＥＣＶＤによって堆積させることができる。
【００２０】
図２ｄは、導電性充填材料２５５がバイア２０５を完全に充填し、バイアのトップに達した時のプラグ２６０を示している。狭いプラグ幅及び大きいプラグ高さを有する高アスペクト比の場合でも、トップにおけるコンタクトクロージャが防がれ、無ボイド・継ぎ目無しプラグ形成が達成される。
【００２１】
「イオン注入により形成された核形成層を使用する無ボイド・継ぎ目無しプラグの形成」
代替として、金属イオン注入によってバイアの底面に核形成層を形成させることができる。図３ａに示すように、バイア３０５は、図１−２ａ、ｂの場合と同様の手法で、誘電体材料３１０内に形成される。図３ａに示すように、核形成層３６５はイオン注入によって形成される。
【００２２】
核形成層３６５は、バイア３０５の底面３３０内に（即ち、半導体層３１５の部分３３５内に）金属イオンを注入することによって形成される。事後に充填材料を堆積させるための核形成層３６５として働かせるために、十分な量のイオンを注入すべきである。線量は応用に依存して変化させることができ、また例えばE 16原子／ｃｍ2程度の大きさを有することができる。
【００２３】
側壁にイオンが注入されないようにするために、イオンは、基体ベースに可能な限り90°に近づけて注入すべきである。側壁上にイオンを注入しないことが好ましいのではあるが、例えばバイアの底付近の側壁上に僅かな量のイオン注入が出現し得ることを理解されたい。しかしながら、注入されるイオンの量は、その後に側壁から充填材料が連続成長するのを助長したり、または核形成サイトのように働くのに十分な量であってはならない。更に、導電性充填材料を、誘電体層３１０の上面またはバイア３０５のトップコーナー上に重大に成長または累積させてはならない。誘電体層３１０の上面上の、またはバイア３０５のトップコーナー上の充填材料の何等かの堆積を僅かにし、何等の連続成長ももたらさない、または核形成サイトとして働かないようにしなければならない。更に、側壁上に核形成層または導電性層は形成されず、または存在しない。その後の充填材料の主たる成長は、核形成層３５０からバイアのトップまで上方へ向かわせるべきである。
【００２４】
次いで、図３ｂに示すように、導電性充填材料３５５が、バイア３０５の底からトップに到達するように核形成層３６５上に堆積される。導電性充填材料が、側壁３２５から内側へ成長することがあってはならない。成長方向は、プラグのジオメトリ及び形状によって限定される。この場合も、側壁上に充填材料が堆積されるのは好ましくないが、已むを得ず僅かな量の充填材料が側壁上に堆積し得る（例えば若干のスポッティングが側壁上に出現し得る）ことを理解されたい。しかしながら、この量は、側壁からの連続成長であることも、または側壁からの重大な成長を助長するような十分な量であることも、または核形成サイトのように働くことがあってもならない。主たる成長は、核形成層３５０からバイアのトップまで上方へ向かわせるべきである。これにより、大きい高さと極めて狭い幅を有する高アスペクト比プラグを処理する場合、側壁から内側へではなく、底からトップまでの成長が可能になる。
【００２５】
導電性充填材料は、例えば、チタン、タングステン、及びそれらの合金からなることができる。導電性充填材料３５５は、例えば、ＰＶＤ、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、またはＰＥＣＶＤによって堆積させることができる。図３ｃに示すように、導電性充填材料３５５がバイアを完全に充填し、無ボイド・継ぎ目無しプラグ３６０がもたらされる。
【００２６】
「始めにコンタクト金属にシリサイド層を使用する無ボイド・継ぎ目無しプラグの形成」
代替として、半導体層と、バイアを形成する前の誘電体層との間にシリサイド層を形成することができる。シリサイド層は、バイアを形成する時の核形成層として使用することができる。
【００２７】
図４ａに示すように、半導体層４１５上にシリサイド層４７５を形成させる。シリサイド層４７５は、例えばケイ化タングステン（ＷＳix）、ケイ化チタン（ＴiＳix）、ケイ化コバルト（ＣoＳix）、及びケイ化ニッケル（ＮiＳix）のような導電性材料からなることができる。シリサイド層は、例えば、金属をＰＶＤまたはＣＶＤによって堆積させ、次いで基体のＳiと反応させてシリサイドを形成させることによって、またはシリサイドを堆積させることによって形成することができる。
【００２８】
次いで、図４ｂに示すように、誘電体層４１０を半導体層４１５の上に形成させ、両層の間にシリサイド層４７５が挟まれるようにする。バイア４０５を誘電体層４１０内に形成する。バイア４０５は、例えばエッチングによる等、いろいろな手法で形成することができる。バイア４０５はシリサイド層４７５まで伸びているので、バイア４０５の底面４３０はシリサイド層４７５の一部分４３５である。バイア４０５は、「バイア４０５の高さ４４０÷バイア４０５の幅４４５」として定義されるアスペクト比を有している。一実施の形態では、このアスペクト比は、少なくとも10対１（即ち、高さ４４０が、幅４４５の少なくとも10倍）である。
【００２９】
シリサイド層４７５は、シリサイド層４７５の部分４３５がバイア４０５の底面４３０においてのみ核形成層として働くことを可能にするように、十分な厚みとすべきである。核形成層は、その後にバイア４０５内に堆積される充填材料が核形成層自体から上方へ成長するのを助長する。底からトップへの成長だけを達成させるために、側壁４２５上に核形成層または導電性層を形成させたり、または存在させてはならない。
【００３０】
次に、図４ｃに示すように、核形成層として働くシリサイド層４７５の部分の上に導電性充填材料４５５を底から上方へ堆積させる。側壁４２５上には核形成層も、または導電性層も存在しないから、その後に充填材料が側壁４２５から内側へ成長することは防がれる。この場合も、側壁４２５上に充填材料が存在するのは好ましくないが、已むを得ず僅かな量の充填材料が側壁４２５上に堆積し得る（例えば若干のスポッティングが側壁４２５上に出現し得る）ことを理解されたい。しかしながら、この量は、側壁４２５からの連続成長であることも、または側壁４２５からの重大な成長を助長するような十分な量であることも、または核形成サイトとして働くことがあってもならない。更に、導電性充填材料を、誘電体層４１０の上面またはバイア４０５のトップコーナー上に重大に成長または累積させてはならない。誘電体層４１０の上面上の、またはバイア４０５のトップコーナー上の充填材料の何等かの堆積は僅かにし、何等の連続成長ももたらさない、または核形成サイトとして働かないようにしなければならない。主たる成長は、核形成層４３５からバイアのトップへ上方に向かわせるべきである。
【００３１】
導電性充填材料は、例えば、チタン、タングステン、及びそれらの合金からなることができる。導電性充填材料４５５は、例えば、ＰＶＤ、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、またはＰＥＣＶＤによって堆積させることができる。図４ｃに示すように、導電性充填材料４５５がバイアを完全に充填し、無ボイド・継ぎ目無しプラグ４６０が得られる。
【００３２】
図５を参照する。一実施の形態では、シリサイド層５７５は、特定的に、トランジスタのＮまたはＰドープ領域に対応する半導体層５１５の部分５３７上に形成されている。例えば、シリサイド領域は、ＣＭＯＳトランジスタのソースまたはドレイン領域上に選択的に形成することができる。
【００３３】
図示のように、ポリシリコン層５８０及びゲート誘電体層５３９が半導体層５１５上に形成され、シリサイド層５７５は半導体層５１５のドープされた領域が位置している部分５３７上に形成されている。誘電体層５１０は、半導体層５１５、ポリシリコン層５８０、及びシリサイド層５７５上に形成されている。
【００３４】
次いで、バイア５０５（図５では、プラグ５６０を形成するために、導電性充填材料で充填されている）が誘電体層５１５内に形成される。バイア５０５はシリサイド層５７５まで伸びているので、バイア５０５の底面５３０はシリサイド層５７５の部分５３５である。次に、導電性充填材料が、図４ｂ−ｃと同様の手法で、側壁５２５から内側へではなく、核形成層として働く部分５３５上に、底から上方へ堆積される。誘電体層５１０上に金属ライン５３８が形成され、バイアを回路基板の別の部分に電気的に結合する。
【００３５】
若干の実施の形態を図示し、説明したがこれらの実施の形態は単なる例示に過ぎず、本発明を限定するものではないことを理解されたい。また、当業者ならば多くの変更が可能であろうから、本発明は図示し、説明した特定の構造及び配列に限定されるものでもないことを理解されたい。
【符号の説明】
【００３６】
２０５、３０５、４０５、５０５ バイア
２１０、３１０、４１０、５１０ 誘電体層
２１５、３１５、４１５、５１５ 半導体層
２２５、３２５、４２５、５２５ バイアの側壁
２３０、３３０、４３０、５３０ バイアの底面
２３５、３３５、４３５、５３７ 半導体層の一部分
２４０、３４０、４４０ バイアの高さ
２４５、３４５、４４５ バイアの幅
２５０、３６５ 核形成層
２５５、３５５、４５５ 導電性充填材料
２６０、３６０、４６０、５６０ プラグ
４７５、５７５ シリサイド層
５３８ 金属ライン
５３９ ゲート誘電体層
５８０ ポリシリコン層
【技術分野】
【０００１】
本発明の実施の形態は、一般的には半導体製造に関する。より特定的には、本発明の実施の形態は、高アスペクト比プラグのためのプラグ充填方法に関する。
【背景技術】
【０００２】
既存のプラグ充填技術が提唱している技術は、金属の等角堆積またはスパッタリングによるトップから底までの充填である。例えば、半導体含有層（以下、半導体層という）上に形成された誘電体材料内にバイアを形成する。バイア内に、バイアの側壁から下方へ底まで導電性材料を堆積させる。導電性材料は、バイアの側壁から内側へ、及びバイアの底から上方へバイアを充填して行く。これは、バイアが充填された時に継ぎ目を生じさせる。また、従来技術は、典型的に側壁上に接着性バリアを使用する。
【０００３】
別の技術例では、バイアが、半導体層上に形成された誘電体材料内に形成される。導電性材料は、スパッタリングによってバイア内に堆積される。導電性材料をバイア内にスパッタさせる時に、導電性材料はバイアの側壁上に、及びバイアの底に集まる。導電性材料は、バイアの側壁から内側へ、及びバイアの底から上方へバイアを充填して行く。これはバイアが充填された時に継ぎ目を生じさせる。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
従来技術の方法はプラグのアスペクト比に強く依存するので、アスペクト比が大きい場合にはプラグの質が大きく損なわれる。これらの方法では、プラグ充填物が側壁上に累積し、側壁から内側に成長する。よく知られている弱点の１つは、継ぎ目を生じることである。更に研磨との相互作用によって継ぎ目が露わになり、また更に、研磨時の副産物がそこに捕捉される恐れがある。ノードサイズが小さくなるにつれて、プラグアスペクト比に伴う問題がより重大になる。従って、例えば45ｎｍノード及びそれを越える技術の場合、高アスペクト比を有するプラグを充填するには完全に新しい世代のハードウェアが必要になる。
【課題を解決するための手段】
【０００５】
要望されているのは、プラグのアスペクト比には関係なく上述した諸問題を解消するプラグ充填方法である。
【図面の簡単な説明】
【０００６】
【図１】半導体層上に形成された誘電体層の側断面図である。
【図２ａ】誘電体層内にバイアを形成させた後の図１と類似の側断面図である。
【図２ｂ】バイアの底に核形成層を形成させた後の図２ａと類似の側断面図である。
【図２ｃ】バイア内に導電性充填材料を堆積させた後の図２ｂと類似の側断面図である。
【図２ｄ】バイア内に導電性充填材料を堆積させて無ボイド・継ぎ目無しプラグ充填を形成させた後の図２ｃと類似の側断面図である。
【図３ａ】核形成層を形成させるために、バイアの底にイオンを注入した後の半導体層上の誘電体層内に形成されたバイアの側断面図である。
【図３ｂ】バイア内に導電性充填材料を堆積させた後の図３ａに類似の側断面図である。
【図３ｃ】バイア内に導電性充填材料を堆積させて無ボイド・継ぎ目無しプラグ充填を形成させた後の図３ｂに類似の側断面図である。
【図４ａ】半導体層上に形成させたシリサイド層の側断面図である。
【図４ｂ】半導体層上に誘電体層及びバイアを形成させた後の図４ａと類似の側断面図である。
【図４ｃ】バイア内に導電性充填材料を堆積させた後の図４ｂと類似の側断面図である。
【図５】半導体層のトランジスタのＮまたはＰ領域に対応する部分上に特定的に形成されたシリサイド層の側断面図である。
【発明を実施するための形態】
【０００７】
図面を簡易化し、明瞭にするために、図面に描かれている要素は必ずしも正確な縮尺になってはいないことを理解されたい。例えば、明瞭化のために若干の要素の寸法は、他の要素に対して誇張されている。更に、適切であると考えられる場合には、参照番号を、対応する、または類似する要素を指示するために種々の図において反復して使用している。
【０００８】
以下の詳細な説明における多くの特定の細部の記述は、本発明を完全に理解するためになされたものである。しかしながら、当業者には理解されるように、本発明はこれらの細部を用いることなく実現することができる。また、本発明を不明瞭にすることがないように、公知の方法、手順、構成要素、及び回路は記述しないこととする。
【０００９】
核形成層をバイアの底面だけに形成させ、導電性充填材料がそこから上方へ成長できるようにし、側壁上には核形成層が存在しないようにすることによって、導電性充填材料の側壁から内側への成長が防がれる。従って、無ボイド・継ぎ目無しプラグを達成することができる。
【００１０】
「堆積によって形成させた核形成層を使用する無ボイド・継ぎ目無しプラグの形成」
核形成層を堆積によってバイアの底面上に形成させることにより、その後に充填材料を該表面から上方へ成長させることが可能になる。図１は、半導体層２１５上に形成させた誘電体層２１０を示している。
【００１１】
図２ａに示すように、バイア２０５を誘電体層２１０内に形成する。バイア２０５は、例えばエッチングのようないろいろな方法で形成することができる。バイア２０５は半導体層２１５を通って伸びているので、バイア２０５の底面２３０は半導体層２１５の部分２３５である。バイア２０５の側壁２２５も図示されている。バイア２０５は、「バイア２０５の高さ２４０÷バイア２０５の幅２４５」で定義されるアスペクト比を有している。一実施の形態では、このアスペクト比は、少なくとも10：１（即ち、高さ２４０が、幅２４５の少なくとも10倍）である。
【００１２】
図２ｂに示すように、核形成層２５０はバイア２０５の底面２３０上だけに形成される。つまり、核形成層２５０は半導体層２１５の部分２３５上に形成されるのである。
【００１３】
核形成層２５０は、その後に充填材料を堆積させるための核形成サイトとして働かせるために、十分な厚みにすべきである。核形成層２５０にある厚みをもたせることによって、核形成層２５０自体が底面上に堆積され、側壁と接触することを理解されたい。本明細書において、側壁上に核形成層も導電性層も存在しないという場合、バイアの底面上に堆積され、側壁と接触している核形成層２５０のことではないことを理解されたい。
【００１４】
核形成層２５０は、その後にバイア２０５内に堆積される充填材料が、核形成層２５０自体から上方へ成長するのを助長する。底からトップまでの成長だけを達成するために、側壁上には核形成層または導電性層を形成させたり、または存在させたりはしない。これは、その後に充填材料が側壁から内側へ成長することを排除する。側壁上には充填材料が存在しないことが好ましいのであるが、已むを得ず側壁上にごく少量の充填材料が堆積し得ることを理解されたい。例えば、若干のスポッティングが側壁上に出現し得る。しかしながら、この量は、側壁からの連続成長であることも、または側壁からの重大な成長を助長するような十分な量であることも、または核形成サイトのように働くことがあってもならない。主たる成長は、核形成層２５０からバイアのトップまで上方へ向かわなくてはならない。導電性材料の成長の厚みはバイアの高さに等しくあるべきで、これは各側壁からの成長が各バイアの幅の半分の厚みの中央で出遭うのとは異なる。
【００１５】
核形成層２５０は、金属、シリサイド、ホウ化物、及び窒化物のような導電性材料からなることができる。導電性材料は、チタン（Ｔi）、タングステン（Ｗ）、またはそれらの何等かの合金を含むことができる。
【００１６】
一実施の形態では、核形成層２５０は、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、またはプラズマ強化化学蒸着（ＰＥＣＶＤ）のような堆積によって形成させる。特定の実施の形態では、核形成層２５０は平行スパッタリングによって形成させる。どのような堆積法を使用するにしても、バイアの底面上だけに核形成サイトの形成を可能にするように、堆積は一方向性とすべきである。側壁上に重大な成長、または連続累積が存在することは防がなければならない。
【００１７】
次いで、図２ｃに示すように導電性充填材料２５５が、側壁２２５から内側へではなく、核形成層２５０上に底から上方へ堆積される。導電性充填材料２５５をバイア２０５内に堆積させる時、バイア２０５の高さに等しい高さまで充填すべきである。成長方向は、プラグのジオメトリ及び形状によって限定される。更に、核形成層、または導電性層、またはバリアを、側壁上に存在させるべきではない。
【００１８】
この場合も、側壁上に充填材料が存在しないことが好ましいのではあるが、已むを得ず側壁上にごく少量の充填材料が堆積し得る（例えば、側壁上に若干のスポッティングが出現する）ことを理解されたい。しかしながら、この量は、側壁からの連続成長であることも、または側壁からの重大な成長を助長するような十分な量であることも、または核形成サイトのように働くことがあってもならない。更に、導電性充填材料を、誘電体層２１０の上面またはバイア２０５のトップコーナー上に重大に成長または累積させてはならない。誘電体層２１０の上面上の、またはバイア２０５のトップコーナー上の充填材料の堆積を僅かにして何等の連続成長をももたらさない、または核形成サイトとして働かないようにしなければならない。主たる成長は、核形成層２５０からバイアの頂部まで上方へ向かわせるべきである。これにより、大きい高さと極めて狭い幅を有する高アスペクト比プラグを処理する場合でも、側壁から内側へではなく、底からトップへ成長させることが可能になる。
【００１９】
導電性充填材料は、例えば、チタン、タングステン、及びそれらの合金からなることができる。導電性充填材料２５５は、例えば、ＰＶＤ、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、またはＰＥＣＶＤによって堆積させることができる。
【００２０】
図２ｄは、導電性充填材料２５５がバイア２０５を完全に充填し、バイアのトップに達した時のプラグ２６０を示している。狭いプラグ幅及び大きいプラグ高さを有する高アスペクト比の場合でも、トップにおけるコンタクトクロージャが防がれ、無ボイド・継ぎ目無しプラグ形成が達成される。
【００２１】
「イオン注入により形成された核形成層を使用する無ボイド・継ぎ目無しプラグの形成」
代替として、金属イオン注入によってバイアの底面に核形成層を形成させることができる。図３ａに示すように、バイア３０５は、図１−２ａ、ｂの場合と同様の手法で、誘電体材料３１０内に形成される。図３ａに示すように、核形成層３６５はイオン注入によって形成される。
【００２２】
核形成層３６５は、バイア３０５の底面３３０内に（即ち、半導体層３１５の部分３３５内に）金属イオンを注入することによって形成される。事後に充填材料を堆積させるための核形成層３６５として働かせるために、十分な量のイオンを注入すべきである。線量は応用に依存して変化させることができ、また例えばE 16原子／ｃｍ2程度の大きさを有することができる。
【００２３】
側壁にイオンが注入されないようにするために、イオンは、基体ベースに可能な限り90°に近づけて注入すべきである。側壁上にイオンを注入しないことが好ましいのではあるが、例えばバイアの底付近の側壁上に僅かな量のイオン注入が出現し得ることを理解されたい。しかしながら、注入されるイオンの量は、その後に側壁から充填材料が連続成長するのを助長したり、または核形成サイトのように働くのに十分な量であってはならない。更に、導電性充填材料を、誘電体層３１０の上面またはバイア３０５のトップコーナー上に重大に成長または累積させてはならない。誘電体層３１０の上面上の、またはバイア３０５のトップコーナー上の充填材料の何等かの堆積を僅かにし、何等の連続成長ももたらさない、または核形成サイトとして働かないようにしなければならない。更に、側壁上に核形成層または導電性層は形成されず、または存在しない。その後の充填材料の主たる成長は、核形成層３５０からバイアのトップまで上方へ向かわせるべきである。
【００２４】
次いで、図３ｂに示すように、導電性充填材料３５５が、バイア３０５の底からトップに到達するように核形成層３６５上に堆積される。導電性充填材料が、側壁３２５から内側へ成長することがあってはならない。成長方向は、プラグのジオメトリ及び形状によって限定される。この場合も、側壁上に充填材料が堆積されるのは好ましくないが、已むを得ず僅かな量の充填材料が側壁上に堆積し得る（例えば若干のスポッティングが側壁上に出現し得る）ことを理解されたい。しかしながら、この量は、側壁からの連続成長であることも、または側壁からの重大な成長を助長するような十分な量であることも、または核形成サイトのように働くことがあってもならない。主たる成長は、核形成層３５０からバイアのトップまで上方へ向かわせるべきである。これにより、大きい高さと極めて狭い幅を有する高アスペクト比プラグを処理する場合、側壁から内側へではなく、底からトップまでの成長が可能になる。
【００２５】
導電性充填材料は、例えば、チタン、タングステン、及びそれらの合金からなることができる。導電性充填材料３５５は、例えば、ＰＶＤ、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、またはＰＥＣＶＤによって堆積させることができる。図３ｃに示すように、導電性充填材料３５５がバイアを完全に充填し、無ボイド・継ぎ目無しプラグ３６０がもたらされる。
【００２６】
「始めにコンタクト金属にシリサイド層を使用する無ボイド・継ぎ目無しプラグの形成」
代替として、半導体層と、バイアを形成する前の誘電体層との間にシリサイド層を形成することができる。シリサイド層は、バイアを形成する時の核形成層として使用することができる。
【００２７】
図４ａに示すように、半導体層４１５上にシリサイド層４７５を形成させる。シリサイド層４７５は、例えばケイ化タングステン（ＷＳix）、ケイ化チタン（ＴiＳix）、ケイ化コバルト（ＣoＳix）、及びケイ化ニッケル（ＮiＳix）のような導電性材料からなることができる。シリサイド層は、例えば、金属をＰＶＤまたはＣＶＤによって堆積させ、次いで基体のＳiと反応させてシリサイドを形成させることによって、またはシリサイドを堆積させることによって形成することができる。
【００２８】
次いで、図４ｂに示すように、誘電体層４１０を半導体層４１５の上に形成させ、両層の間にシリサイド層４７５が挟まれるようにする。バイア４０５を誘電体層４１０内に形成する。バイア４０５は、例えばエッチングによる等、いろいろな手法で形成することができる。バイア４０５はシリサイド層４７５まで伸びているので、バイア４０５の底面４３０はシリサイド層４７５の一部分４３５である。バイア４０５は、「バイア４０５の高さ４４０÷バイア４０５の幅４４５」として定義されるアスペクト比を有している。一実施の形態では、このアスペクト比は、少なくとも10対１（即ち、高さ４４０が、幅４４５の少なくとも10倍）である。
【００２９】
シリサイド層４７５は、シリサイド層４７５の部分４３５がバイア４０５の底面４３０においてのみ核形成層として働くことを可能にするように、十分な厚みとすべきである。核形成層は、その後にバイア４０５内に堆積される充填材料が核形成層自体から上方へ成長するのを助長する。底からトップへの成長だけを達成させるために、側壁４２５上に核形成層または導電性層を形成させたり、または存在させてはならない。
【００３０】
次に、図４ｃに示すように、核形成層として働くシリサイド層４７５の部分の上に導電性充填材料４５５を底から上方へ堆積させる。側壁４２５上には核形成層も、または導電性層も存在しないから、その後に充填材料が側壁４２５から内側へ成長することは防がれる。この場合も、側壁４２５上に充填材料が存在するのは好ましくないが、已むを得ず僅かな量の充填材料が側壁４２５上に堆積し得る（例えば若干のスポッティングが側壁４２５上に出現し得る）ことを理解されたい。しかしながら、この量は、側壁４２５からの連続成長であることも、または側壁４２５からの重大な成長を助長するような十分な量であることも、または核形成サイトとして働くことがあってもならない。更に、導電性充填材料を、誘電体層４１０の上面またはバイア４０５のトップコーナー上に重大に成長または累積させてはならない。誘電体層４１０の上面上の、またはバイア４０５のトップコーナー上の充填材料の何等かの堆積は僅かにし、何等の連続成長ももたらさない、または核形成サイトとして働かないようにしなければならない。主たる成長は、核形成層４３５からバイアのトップへ上方に向かわせるべきである。
【００３１】
導電性充填材料は、例えば、チタン、タングステン、及びそれらの合金からなることができる。導電性充填材料４５５は、例えば、ＰＶＤ、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、またはＰＥＣＶＤによって堆積させることができる。図４ｃに示すように、導電性充填材料４５５がバイアを完全に充填し、無ボイド・継ぎ目無しプラグ４６０が得られる。
【００３２】
図５を参照する。一実施の形態では、シリサイド層５７５は、特定的に、トランジスタのＮまたはＰドープ領域に対応する半導体層５１５の部分５３７上に形成されている。例えば、シリサイド領域は、ＣＭＯＳトランジスタのソースまたはドレイン領域上に選択的に形成することができる。
【００３３】
図示のように、ポリシリコン層５８０及びゲート誘電体層５３９が半導体層５１５上に形成され、シリサイド層５７５は半導体層５１５のドープされた領域が位置している部分５３７上に形成されている。誘電体層５１０は、半導体層５１５、ポリシリコン層５８０、及びシリサイド層５７５上に形成されている。
【００３４】
次いで、バイア５０５（図５では、プラグ５６０を形成するために、導電性充填材料で充填されている）が誘電体層５１５内に形成される。バイア５０５はシリサイド層５７５まで伸びているので、バイア５０５の底面５３０はシリサイド層５７５の部分５３５である。次に、導電性充填材料が、図４ｂ−ｃと同様の手法で、側壁５２５から内側へではなく、核形成層として働く部分５３５上に、底から上方へ堆積される。誘電体層５１０上に金属ライン５３８が形成され、バイアを回路基板の別の部分に電気的に結合する。
【００３５】
若干の実施の形態を図示し、説明したがこれらの実施の形態は単なる例示に過ぎず、本発明を限定するものではないことを理解されたい。また、当業者ならば多くの変更が可能であろうから、本発明は図示し、説明した特定の構造及び配列に限定されるものでもないことを理解されたい。
【符号の説明】
【００３６】
２０５、３０５、４０５、５０５ バイア
２１０、３１０、４１０、５１０ 誘電体層
２１５、３１５、４１５、５１５ 半導体層
２２５、３２５、４２５、５２５ バイアの側壁
２３０、３３０、４３０、５３０ バイアの底面
２３５、３３５、４３５、５３７ 半導体層の一部分
２４０、３４０、４４０ バイアの高さ
２４５、３４５、４４５ バイアの幅
２５０、３６５ 核形成層
２５５、３５５、４５５ 導電性充填材料
２６０、３６０、４６０、５６０ プラグ
４７５、５７５ シリサイド層
５３８ 金属ライン
５３９ ゲート誘電体層
５８０ ポリシリコン層
【特許請求の範囲】
【請求項１】
半導体含有層上に誘電体層を形成するステップと、
上記誘電体層内にバイアを形成するステップと、
を含み、上記バイアは、上記バイアの底面が上記半導体含有層の一部分であるように上記半導体含有層まで伸びており、
上記バイアの側壁上にではなく、上記バイアの底面上のみに核形成層を形成するステップと、
継ぎ目無しプラグ充填を得るために、上記核形成層上に導電性充填材料を上記バイアのトップまで堆積するステップと、
を更に含み、上記導電性充填材料は、上記側壁から内側へではなく、上記底から上方へ堆積させる、
ことを特徴とする方法。
【請求項２】
上記核形成層は、金属、シリサイド、ホウ化物、及び窒化物からなるグループから選択された少なくとも１つの導電性材料からなることを特徴とする請求項１に記載の方法。
【請求項３】
上記核形成層は、チタンからなることを特徴とする請求項１に記載の方法。
【請求項４】
上記核形成層を形成するステップは、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、及びプラズマ強化化学蒸着（ＰＥＣＶＤ）からなるグループから選択された一方向性堆積技術からなることを特徴とする請求項１に記載の方法。
【請求項５】
上記核形成層を形成するステップは、平行化スパッタリングからなることを特徴とする請求項１に記載の方法。
【請求項６】
上記核形成層を形成するステップは、上記半導体含有層の一部分内へのイオン注入からなることを特徴とする請求項１に記載の方法。
【請求項７】
上記バイアの高さは、上記バイアの幅の少なくとも10倍であることを特徴とする請求項１に記載の方法。
【請求項８】
上記核形成層上に堆積される導電性充填材料は、チタン、タングステン、及びそれらの合金からなるグループから選択された少なくとも１つの導電性材料からなることを特徴とする請求項１に記載の方法。
【請求項９】
上記核形成層上に導電性充填材料を堆積させるステップは、ＰＶＤ、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、及びＰＥＣＶＤからなるグループから選択された１つの堆積技術からなることを特徴とする請求項１に記載の方法。
【請求項１０】
上記バイアを形成するステップは、エッチングによることを特徴とする請求項１に記載の方法。
【請求項１１】
半導体含有層と誘電体層との間にシリサイド層を形成するステップと、
上記誘電体層内にバイアを形成するステップと、
を含み、上記バイアは、上記バイアの底面が上記シリサイド層の一部分であるように上記シリサイド層まで伸びており、上記シリサイド層の一部分は、上記バイアの側壁上にではなく、上記バイアの底面上においてのみ核形成層として働き、
継ぎ目無しプラグ充填を得るために、上記シリサイド層の一部分上に導電性充填材料を上記バイアのトップまで堆積させるステップと、
を更に含み、上記導電性充填材料は、上記側壁から内側へではなく、上記底から上方へ堆積させる、
ことを特徴とする方法。
【請求項１２】
上記シリサイド層は、ケイ化タングステン（ＷＳix）、ケイ化チタン（ＴiＳix）、ケイ化コバルト（ＣoＳix）、及びケイ化ニッケル（ＮiＳix）からなるグループから選択された少なくとも１つの材料からなることを特徴とする請求項１１に記載の方法。
【請求項１３】
上記バイアの高さは、上記バイアの幅の少なくとも10倍であることを特徴とする請求項１１に記載の方法。
【請求項１４】
上記導電性充填材料は、チタン、タングステン、及びそれらの合金からなるグループから選択された少なくとも１つの導電性材料からなることを特徴とする請求項１１に記載の方法。
【請求項１５】
上記シリサイド層の一部分上に導電性充填材料を堆積するステップは、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、及びプラズマ強化化学蒸着（ＰＥＣＶＤ）からなるグループから選択された１つの堆積技術からなることを特徴とする請求項１１に記載の方法。
【請求項１６】
上記バイアを形成するステップは、エッチングによることを特徴とする請求項１１に記載の方法。
【請求項１７】
半導体含有層上に誘電体層を形成するステップと、
上記誘電体層内にバイアを形成するステップと、
を含み、上記バイアは、上記バイアの底面が上記半導体含有層の一部分であるように上記半導体含有層まで伸びており、上記バイアの高さは上記バイアの幅の少なくとも10倍であり、
上記バイア内に核形成層を形成するステップ、
を更に含み、上記核形成層は上記バイアの底面上に形成され、上記バイアは、その側壁またはトップコーナー上に他の核形成層または導電性接着剤を有しておらず、
無ボイド・継ぎ目無しプラグ充填を得るために、導電性充填材料が上記バイアの側壁またはトップコーナーから内側へではなく、上記核形成層から上記バイアのトップまで上方へ成長するように、上記バイア内に上記導電性充填材料を堆積するステップ、
を更に含む、
ことを特徴とする方法。
【請求項１８】
上記核形成層は、金属、シリサイド、ホウ化物、及び窒化物からなるグループから選択された少なくとも１つの導電性材料からなることを特徴とする請求項１７に記載の方法。
【請求項１９】
上記核形成層を形成するステップは、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、及びプラズマ強化化学蒸着（ＰＥＣＶＤ）からなるグループから選択された一方向性堆積技術からなることを特徴とする請求項１７に記載の方法。
【請求項２０】
上記核形成層を形成するステップは、上記半導体含有層の一部分内へのイオン注入からなることを特徴とする請求項１７に記載の方法。
【請求項１】
半導体含有層上に誘電体層を形成するステップと、
上記誘電体層内にバイアを形成するステップと、
を含み、上記バイアは、上記バイアの底面が上記半導体含有層の一部分であるように上記半導体含有層まで伸びており、
上記バイアの側壁上にではなく、上記バイアの底面上のみに核形成層を形成するステップと、
継ぎ目無しプラグ充填を得るために、上記核形成層上に導電性充填材料を上記バイアのトップまで堆積するステップと、
を更に含み、上記導電性充填材料は、上記側壁から内側へではなく、上記底から上方へ堆積させる、
ことを特徴とする方法。
【請求項２】
上記核形成層は、金属、シリサイド、ホウ化物、及び窒化物からなるグループから選択された少なくとも１つの導電性材料からなることを特徴とする請求項１に記載の方法。
【請求項３】
上記核形成層は、チタンからなることを特徴とする請求項１に記載の方法。
【請求項４】
上記核形成層を形成するステップは、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、及びプラズマ強化化学蒸着（ＰＥＣＶＤ）からなるグループから選択された一方向性堆積技術からなることを特徴とする請求項１に記載の方法。
【請求項５】
上記核形成層を形成するステップは、平行化スパッタリングからなることを特徴とする請求項１に記載の方法。
【請求項６】
上記核形成層を形成するステップは、上記半導体含有層の一部分内へのイオン注入からなることを特徴とする請求項１に記載の方法。
【請求項７】
上記バイアの高さは、上記バイアの幅の少なくとも10倍であることを特徴とする請求項１に記載の方法。
【請求項８】
上記核形成層上に堆積される導電性充填材料は、チタン、タングステン、及びそれらの合金からなるグループから選択された少なくとも１つの導電性材料からなることを特徴とする請求項１に記載の方法。
【請求項９】
上記核形成層上に導電性充填材料を堆積させるステップは、ＰＶＤ、ＣＶＤ、ＡＬＤ、ＭＯＣＶＤ、及びＰＥＣＶＤからなるグループから選択された１つの堆積技術からなることを特徴とする請求項１に記載の方法。
【請求項１０】
上記バイアを形成するステップは、エッチングによることを特徴とする請求項１に記載の方法。
【請求項１１】
半導体含有層と誘電体層との間にシリサイド層を形成するステップと、
上記誘電体層内にバイアを形成するステップと、
を含み、上記バイアは、上記バイアの底面が上記シリサイド層の一部分であるように上記シリサイド層まで伸びており、上記シリサイド層の一部分は、上記バイアの側壁上にではなく、上記バイアの底面上においてのみ核形成層として働き、
継ぎ目無しプラグ充填を得るために、上記シリサイド層の一部分上に導電性充填材料を上記バイアのトップまで堆積させるステップと、
を更に含み、上記導電性充填材料は、上記側壁から内側へではなく、上記底から上方へ堆積させる、
ことを特徴とする方法。
【請求項１２】
上記シリサイド層は、ケイ化タングステン（ＷＳix）、ケイ化チタン（ＴiＳix）、ケイ化コバルト（ＣoＳix）、及びケイ化ニッケル（ＮiＳix）からなるグループから選択された少なくとも１つの材料からなることを特徴とする請求項１１に記載の方法。
【請求項１３】
上記バイアの高さは、上記バイアの幅の少なくとも10倍であることを特徴とする請求項１１に記載の方法。
【請求項１４】
上記導電性充填材料は、チタン、タングステン、及びそれらの合金からなるグループから選択された少なくとも１つの導電性材料からなることを特徴とする請求項１１に記載の方法。
【請求項１５】
上記シリサイド層の一部分上に導電性充填材料を堆積するステップは、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、及びプラズマ強化化学蒸着（ＰＥＣＶＤ）からなるグループから選択された１つの堆積技術からなることを特徴とする請求項１１に記載の方法。
【請求項１６】
上記バイアを形成するステップは、エッチングによることを特徴とする請求項１１に記載の方法。
【請求項１７】
半導体含有層上に誘電体層を形成するステップと、
上記誘電体層内にバイアを形成するステップと、
を含み、上記バイアは、上記バイアの底面が上記半導体含有層の一部分であるように上記半導体含有層まで伸びており、上記バイアの高さは上記バイアの幅の少なくとも10倍であり、
上記バイア内に核形成層を形成するステップ、
を更に含み、上記核形成層は上記バイアの底面上に形成され、上記バイアは、その側壁またはトップコーナー上に他の核形成層または導電性接着剤を有しておらず、
無ボイド・継ぎ目無しプラグ充填を得るために、導電性充填材料が上記バイアの側壁またはトップコーナーから内側へではなく、上記核形成層から上記バイアのトップまで上方へ成長するように、上記バイア内に上記導電性充填材料を堆積するステップ、
を更に含む、
ことを特徴とする方法。
【請求項１８】
上記核形成層は、金属、シリサイド、ホウ化物、及び窒化物からなるグループから選択された少なくとも１つの導電性材料からなることを特徴とする請求項１７に記載の方法。
【請求項１９】
上記核形成層を形成するステップは、物理蒸着（ＰＶＤ）、化学蒸着（ＣＶＤ）、原子層堆積（ＡＬＤ）、金属有機化学蒸着（ＭＯＣＶＤ）、及びプラズマ強化化学蒸着（ＰＥＣＶＤ）からなるグループから選択された一方向性堆積技術からなることを特徴とする請求項１７に記載の方法。
【請求項２０】
上記核形成層を形成するステップは、上記半導体含有層の一部分内へのイオン注入からなることを特徴とする請求項１７に記載の方法。
【図１】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図２ｄ】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図４ａ】
【図４ｂ】
【図４ｃ】
【図５】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図２ｄ】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図４ａ】
【図４ｂ】
【図４ｃ】
【図５】
【公開番号】特開２０１０−１５７７００（Ｐ２０１０−１５７７００Ａ）
【公開日】平成２２年７月１５日（２０１０．７．１５）
【国際特許分類】
【外国語出願】
【出願番号】特願２００９−２６９２７９（Ｐ２００９−２６９２７９）
【出願日】平成２１年１１月５日（２００９．１１．５）
【出願人】（５０９３２５６９５）
【出願人】（５０９３２５７０９）
【出願人】（５０９３２５７１０）
【出願人】（５０９３２５７３２）
【出願人】（５０９３２５７４３）
【Ｆターム（参考）】
【公開日】平成２２年７月１５日（２０１０．７．１５）
【国際特許分類】
【出願番号】特願２００９−２６９２７９（Ｐ２００９−２６９２７９）
【出願日】平成２１年１１月５日（２００９．１１．５）
【出願人】（５０９３２５６９５）
【出願人】（５０９３２５７０９）
【出願人】（５０９３２５７１０）
【出願人】（５０９３２５７３２）
【出願人】（５０９３２５７４３）
【Ｆターム（参考）】
[ Back to top ]