【課題】二酸化炭素の排出量を低減しつつ、塗布法により高いスループットで絶縁膜を形成し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板上に、シリコン含有化合物を溶剤に溶解してなる塗布液を供給する工程、前記半導体基板を回転させて、前記シリコン含有化合物を含む塗布膜を形成する工程、前記半導体基板の裏面に、少なくとも一部がα−ピネンであるリンス液を供給してバックリンスを施し、裏面を洗浄する工程、前記バックリンス後の前記半導体基板を乾燥して前記リンス液を除去する工程、および、前記半導体基板を熱処理して前記塗布膜から前記溶剤を除去し、前記シリコン含有化合物を含む絶縁膜を得る工程を具備することを特徴とする。 （もっと読む）

【課題】本発明は、エッチング工程における、高アスペクト比用途の異方性フィーチャの形成方法を提供する。
【解決手段】開示された方法は、側壁パッシベーション管理技法を通して、高アスペクト比のフィーチャのプロファイルと寸法の制御を有利に促進する。一実施形態において、側壁パッシベーションは酸化パッシベーション層をエッチング層の側壁及び／又は底部に選択的に形成することによって管理される。他の実施形態において、側壁のパッシベーションは余分な再堆積層を定期的に除去して平坦で均一なパッシベーション層をその上に維持することによって管理される。平坦で均一なパッシベーション層により、欠陥及び／又は下層のオーバーエッチングを起こすことなく、高アスペクト比のフィーチャを、基板上の高及び低フィーチャ密度領域の双方に所望の深さ及び垂直プロファイルの限界寸法に適した形で徐々にエッチングすることが可能となる。 （もっと読む）

【課題】低減された誘電率を有する誘電体、およびその製造方法を提供する。
【解決手段】第１の態様では、低減された誘電率を有する誘電体を製造する第１の方法を提供する。第１の方法は、（１）基板上のトレンチを含む誘電体層を形成するステップと、（２）誘電体の実効誘電率を減少させるために、トレンチの側壁および底部のうちの少なくとも一方に沿って、誘電体層内に複数の空隙を形成することにより、誘電体層内にクラッディング領域を形成するステップとを含む。他の多数の態様を提供する。 （もっと読む）

【課題】 配線間容量の低減が図れるだけでは無く、リーク電流が有るにしても少ない配線技術を提供することである。
【解決手段】 ポーラス構造の絶縁膜上に非ポーラス構造の絶縁膜を設ける成膜工程と、前記絶縁膜に対して配線膜用溝を形成する溝形成工程と、前記配線膜用溝に導体材料を充填する充填工程と、前記充填工程の後でＣＭＰを行うＣＭＰ工程とを有する配線膜形成方法であって、
前記成膜工程で設けられた絶縁膜に対して、前記ＣＭＰ工程の前において、酸化処理を施す酸化工程
を有する。 （もっと読む）

【課題】ビアファーストデュアルダマシンプロセスを用いた半導体装置の製造における、配線マスク工程で使用するアライメントマークの視認性を高める。
【解決手段】アライメントマークを不透明な金属や金属化合物を含んで形成し、アライメントマークのパターン開口領域と非開口領域とに色彩が相違して視認される材料を配置することにより、高い視認性のアライメントマークを得ることが可能で、マスク工程の合わせずれを低減させ、デバイスの歩留まりおよび信頼性を向上することができる。
（もっと読む）

【課題】配線抵抗のバラツキを低減できる半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板（１１）上に設けられ、トレンチ又はホールとしての複数の凹部（１２ａ、１２ｂ）を有する絶縁膜１２の上に、第１の導電膜（１３）を形成する。次に、第１の導電膜（１３）の表面層（１３ａ）を除去する。次に、第１の導電膜（１３）の上に第２の導電膜（１４）を形成する。次に、第１の導電膜（１３）及び第２の導電膜（１４）における複数の凹部（１２ａ、１２ｂ）の外部に存在する部分を除去する。 （もっと読む）

【課題】配線の接続抵抗を低減し、かつ、接続信頼性の向上を図ることができる半導体装置の製造方法を提供する。
【解決手段】本実施形態に係る半導体装置の製造方法は、第１導電層４が形成された基板１上に、層間絶縁膜６を形成する工程と、層間絶縁膜６に第１導電層４を露出させる接続孔９を形成する工程と、接続孔９に露出した第１導電層４の表面を酸化して、酸化膜１０を形成する工程と、酸化膜１０を選択的に除去して、第１導電層４の表面を窪ませる工程と、接続孔９内に第２導電層を埋め込む工程とを有する。 （もっと読む）

【課題】キャパシタを有する半導体装置において、漏洩電流の発生を抑制しつつ、形状を均一化し、ショートを発生しにくくする。
【解決手段】円筒状の溝１４内のキャパシタ３０は、ＴｉＮからなる下部電極３１と、ＨｆＯ₂からなる容量絶縁膜３２と、ＰＶＤ（physical vapor deposition）法により形成されたＴｉＮからなるＰＶＤ−ＴｉＮ膜３３およびＣＶＤ法により形成されたＴｉＮ膜３４からなる上部電極３５とを備えている。 （もっと読む）

【課題】薄膜トランジスタにおいて、薄膜トランジスタ上に形成される配線の段切れを防止する。
【解決手段】絶縁表面上に設けられ、ソース領域と、ドレイン領域と、チャネル領域と、ソース領域とチャネル領域との間及びドレイン領域とチャネル領域との間に形成された低濃度不純物領域と、を含む半導体層と、半導体層上に設けられたゲイト絶縁膜と、ゲイト絶縁膜上に設けられたゲイト電極と、ゲイト電極の表面に設けられたゲイト電極の酸化物と、ゲイト電極の酸化物を介してゲイト電極の側面に設けられ、且つゲイト電極の側面から低濃度不純物領域と重なる領域まで延在するように設けられた窒化珪素膜と、窒化珪素膜及びゲイト電極の酸化物を介してゲイト電極の側面に設けられ、且つ窒化珪素膜を介して低濃度不純物領域と重なるように設けられたサイドウォールと、を有する薄膜トランジスタを含む。 （もっと読む）

【課題】基板における銅部材の表面およびその周辺部を確実に洗浄し、均一性の高い銅表面を露出させることが可能な基板洗浄装置および基板洗浄方法を得ること。
【解決手段】基板を保持する基板保持手段と、銅に対する選択比が高く銅酸化物を選択的にエッチング除去する薬液を前記基板の表面に供給する銅酸化物除去薬液供給手段と、前記基板の表面に、銅を酸化する作用を有する酸化剤を供給する酸化剤供給手段と、前記基板の表面に水洗用の純水を供給する純水供給手段と、を備える。 （もっと読む）

【課題】ＴＦＴ基板の製造工程の工程数を削減し、製造処理時間を短縮し、よって製造コストを大幅に低減でき、且つ、製造歩留りを向上させる方法を及びそのＴＦＴ基板を提供することを目的とする。
【解決手段】ゲート配線及びゲート絶縁膜と、第１のシリコン層及び第２のシリコン層と、ソース・ドレイン配線及びソース・ドレイン電極と、前記ソース・ドレイン電極に電気的に接続され、透明導電膜から成る画素電極と、を具備したＴＦＴ基板であって、前記ソース・ドレイン配線又は前記ソース・ドレイン電極の少なくとも一方が、前記透明導電膜上の金属膜から成ることを特徴とするＴＦＴ基板を提供する。この結果、透明導電膜とソース・ドレイン配線又はソース・ドレイン電極の形状を共通化でき、共通のマスクで成形することができる。その結果、使用するマスクの数を削減することができる。 （もっと読む）

【課題】金属線上に金属キャップ層を形成する半導体デバイスの製造方法を提供する。
【解決手段】露出した金属表面を有する基板を準備する工程４００と、金属表面を還元する還元工程４１０と、不活性又は還元の雰囲気下で、基板をチャンバへ移動４２０し、金属層の堆積を行う工程４３０と、を含む。 （もっと読む）

【課題】動作安定性などの品質を向上させるとともに、製造工程の工程数を削減することによって、製造コストを大幅に低減できることが可能なＴＦＴ基板及びＴＦＴ基板の製造方法の提案を目的とする。
【解決手段】ＴＦＴ基板１は、ガラス基板１０と、このガラス基板１０上に形成され、上面がゲート絶縁膜３０に覆われ、かつ、側面が陽極酸化されることにより（陽極酸化部２６により）絶縁されたゲート電極２３及びゲート配線２４と、ゲート電極２３上のゲート絶縁膜３０上に形成された第一の酸化物層としてのｎ型酸化物半導体層４０と、ｎ型酸化物半導体層４０上に、チャンネル部４６によって隔てられて形成された第二の酸化物層としての酸化物導電体層５０を備えている。 （もっと読む）

【課題】接続孔に埋め込まれる配線材料の埋め込み特性を向上させ、信頼性の高いデュアルダマシン配線構造の製造方法を提供することにある。
【解決手段】下層配線１１上に層間絶縁膜１３を形成し、当該層間絶縁膜１３に、上層配線を下層配線１１に接続するための接続孔、及び上層配線を埋め込むための配線溝を形成した後、配線溝と接続孔の接続部における層間絶縁膜１３の角部１１２をエッチングし、接続孔に傾斜面を形成する。然る後、接続孔及び配線溝内に、配線材料１１５を埋め込むことによって、下層配線１１と上層配線が接続孔プラグで接続されたデュアルダマシン配線構造を製造する。 （もっと読む）

【課題】基板上に形成され開口面積が異なる複数の貫通部を組み合わせた形状のパターンを有するレジスト膜のパターン内への金属膜の埋め込み成膜を短時間で良好に行うことができる金属膜作製方法及び金属膜作製装置を提供する。
【解決手段】開口面積が異なる複数の貫通部を組み合わせた形状のパターンを基板３上にパターニングしたレジスト膜３０のパターンの底部から順に前駆体２４を吸着させてこの前駆体２４の金属成分のみを析出させて金属膜を形成する成膜反応と、金属膜を塩素ラジカルでエッチングするエッチング反応とを共存させながら貫通部内に金属膜を形成し、レジスト膜３０のパターンの中で開口面積が最小の貫通部を金属膜によって完全に埋めた時点で金属膜の表面に金属酸化膜を形成した後、金属膜で完全に埋められていない残りの貫通部内への金属膜の埋め込みを行う。 （もっと読む）

【課題】ＦＵＳＩ化されたゲート電極を有する半導体装置においても、ストレッサ膜を有効に形成できるようにして、半導体装置の電気的特性を向上できるようにする。
【解決手段】半導体装置は、半導体基板１の上に形成され、ニッケルによりフルシリサイド化されたフルシリサイドゲート電極２４Ａを有するｎ型ＭＩＳトランジスタ１００Ａと、ニッケルによりフルシリサイド化されたフルシリサイドゲート電極２４Ｂを有するｐ型ＭＩＳトランジスタ１００Ｂとを有している。半導体基板１上には、該半導体基板１におけるフルシリサイドゲート電極２４Ａの下側部分のチャネル領域に応力歪みを生じさせるストレッサ膜である第２の下地絶縁膜１７が、少なくともフルシリサイドゲート電極２４Ａを覆うように形成されている。 （もっと読む）

【課題】工程数を増やすことなく、段切れ不良、及びコンタクト不良を防ぐ方法を提供し、それにより動作性能および信頼性の高い集積回路を作製することを課題とする。
【解決手段】配線の乗り越え部分において、回折格子パターン或いは半透膜からなる光強度低減機能を有する補助パターンを設置したフォトマスクまたはレチクルを配線形成用のフォトリソグラフィ工程に適用し、２層構造の下層配線となる導電層を形成し、下層配線が下層配線１層目と、１層目の幅より短い２層目の幅を有するようにレジストパターンを形成し、急峻な段差を緩和することを目的とした下層配線を形成する。 （もっと読む）

銅相互接続線（１４）上にキャッピング層を形成する方法。その方法は、相互接続線（１４）およびそれが埋め込まれた誘電体層を覆うアルミニウム層（２０）を供給する工程からなる。これは、堆積および化学的暴露によって達成され得る。ついで構造は、アニーリング、あるいは、例えば窒素原子を含む雰囲気下での、さらなる化学的暴露のような処理に供され、Ａｌの銅線（１４）への内部拡散および金属間化合物ＣｕＡｌＮの拡散バリヤを形成する窒化を生じさせる。
（もっと読む）

【課題】複雑な工程を必要とせず、低コストでＣｕ膜の欠陥発生を充分に抑制することができるＣｕ配線形成方法を得る。
【解決手段】本発明のＣｕ配線形成方法は、ウェハ上にＣｕ膜をめっきにより形成する工程と、前記めっきを行った後に、前記Ｃｕ膜の表面に防食剤処理を行う工程と、前記防食剤処理を行った後に、前記Ｃｕ膜をアニールする工程とを有する。または、前記めっきを行った後に、前記ウェハを非酸化的雰囲気に保管するようにしてもよい。 （もっと読む）

【課題】
導電層の損傷を防ぐことができるを配線基板とその製造方法並びに表示装置を提供すること。
【解決手段】
本発明の一態様にかかる配線基板は、ガラス基板１０と、ガラス基板１０上に設けられた庇状のソース配線と、ソース配線２を覆うように設けられた層間絶縁膜８と、層間絶縁膜８の上に設けられ、ソース配線２の庇状の箇所の上に配置された画素電極６と、前記第１の導電層の庇状の部分に対応する箇所に設けられたテーパー状の塗布絶縁膜２１とを備えるものである。 （もっと読む）