【目的】多層配線の容量低減を図る半導体装置の製造方法或いは半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に犠牲膜を形成する犠牲膜形成工程（Ｓ１０４）と、犠牲膜上に絶縁膜を形成する絶縁膜形成工程（Ｓ１０６）と、犠牲膜と絶縁膜とに複数の第１の開口部を形成する第１の開口部形成工程（Ｓ１０８）と、複数の第１の開口部に導電性材料を堆積させる導電性材料堆積工程（Ｓ１１４）と、複数の第１の開口部に堆積した各導電性材料間の領域のうち、導電性材料のピッチが最小となる最小寸法領域とは異なる絶縁膜の所定の領域に第２の開口部を形成する第２の開口部形成工程（Ｓ１１６）と、第２の開口部を介して最小寸法領域に位置する犠牲膜を含む犠牲膜を除去する犠牲膜除去工程（Ｓ１１８）と、を備えたことを特徴とする。 （もっと読む）

【課題】 基板上の膜を処理する方法の提供。
【解決手段】 一態様において、方法は、シリコンと、炭素とを含み、所望により酸素及び/又は窒素を含んでもよい薄層を膜上に堆積させることによりフォトレジストが膜から除去された後のパターン形成された低誘電率膜を処理するステップを含む。薄層は、パターン形成された低誘電率膜に炭素を多く含む疎水性表面を与える。薄層は、また、続いての湿式洗浄プロセスと、低誘電率膜上に続いて堆積される層の前駆物質による浸透から低誘電率膜を保護する。 （もっと読む）

【課題】コンタクト抵抗を下げて適切な値にできるコンタクト部の形成方法を提供する。
【解決手段】コンタクトホールの形成方法では、（１）基板上に第１の導電膜を成膜したのち、該第１の導電膜をパターニングして第１の電極配線を形成する第１の工程と、（２）該基板上に絶縁膜を成膜する第２の工程と、（３）該絶縁膜にコンタクトホールを形成する第３の工程と、（４）該絶縁膜上に第２の導電膜を成膜したのち、該第２の導電膜をパターニングして第２の電極配線を形成する第４の工程とを含むコンタクトホールの形成方法であって、該コンタクトホールのコンタクト抵抗を下げるために、該第１の導電膜をパターニングした後であって、該絶縁膜を成膜する前に、第１の導電膜の表面を酸化雰囲気下でＵＶ光を照射するＵＶ処理をすることで表面を酸化処理する。 （もっと読む）

【課題】配線間リークの増大や製品歩留まりの低下を引き起こすことなく銅配線のエレクトロマイグレーション耐性を向上させることで、高信頼性の銅配線を有する半導体装置およびその製造方法を提供する。
【解決手段】銅層配線層表面全面に金属酸化膜層１４を形成することにより、配線抵抗の上昇や線間リークの増大、歩留まり低下を引き起こすことなく、配線層表面にのみ銅原子の拡散を抑制する金属酸化物層１４を均一に形成することが可能となり、エレクトロマイグレーション耐性の高い銅配線を得ることが可能となる。 （もっと読む）

【課題】 不純物を添加後の拡散層に対して高温長時間の熱処理を施すことなく、メモリセルの拡散層に対して高温長時間の熱処理を施すことにより、メモリセルにおいては、ワード線抵抗の低抵抗化・リフレッシュ特性の向上等のＤＲＡＭに必要な性能を満足しつつ、周辺回路のトランジスタにおいては、ロジックデバイス並みの特性を有する半導体記憶装置及びその製造方法を提供する。
【解決手段】 周辺回路の形成に先立って、メモリセルの電極を形成すると共に、メモリセルの第１のコンタクトを形成する。形成した電極及び第１のコンタクトの上にマスク層を形成する。拡散層上に周辺回路を形成する。形成したマスク層を貫通して第１のコンタクトに接続する第２のコンタクトを形成する。 （もっと読む）

【課題】ゲート電極のシリサイド化の際に形成された金属シリサイドに起因する短絡の発生を防止し、半導体装置の製造歩留まりを向上することができる半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板上に、シリコンを含む配線パターンが形成され、配線パターン上に金属膜が形成される。次いで、熱処理により上記配線パターンがシリサイド化される。そして、当該シリサイド化に伴う上記配線パターンの膨張により、目的とする領域外に成長した金属シリサイドに対して、当該配線パターンの近傍に形成される導電体パターンとの短絡を防止する処理を行う。上記短絡防止は、酸化処理や除去処理により達成される。例えば、酸化処理は、フッ素と酸素とを含むガスから生成されるプラズマにより行うことができる。 （もっと読む）

【課題】ＴｉＮを含む金属膜上におけるレジスト除去速度の低下を抑え、レジスト残りが発生することがない安定したレジスト除去を実現できるようにする。
【解決手段】半導体装置の製造方法は、基板１０の上に窒化チタンを含む金属膜１２を形成する工程（ａ）と、金属膜１２の上に酸化膜１３を形成する工程（ｂ）と、酸化膜１３の上にレジストパターン１４を形成する工程（ｃ）と、レジストパターン１４をマスクとして金属膜１３を選択的にエッチングする工程（ｄ）と、工程（ｄ）よりも後に、レジストパターン１４を酸素プラズマにより除去する工程（ｅ）とを備えている。 （もっと読む）

【目的】多孔質絶縁膜の吸着サイトの修復と共に表面に露出した空孔を塞ぐ両プロセスを効率よく行なう半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基板上に多孔質絶縁材料を用いた多孔質絶縁膜を形成するｌｏｗ−ｋ膜形成工程（Ｓ１０４）と、ｌｏｗ−ｋ膜に開口部を形成する配線溝形成工程（Ｓ１１６）と、前記開口部にＳｉ−ＯＨ基を置換する所定のガスを供給して、前記開口部表面のｌｏｗ−ｋ膜の膜質を修復する膜質修復工程（Ｓ１２２）と、前記膜質の修復を行なった後に、膜質修復に用いたガスと同じ前記所定のガスを用いて前記開口部表面のポアシーリングを行なうポアシーリング工程（Ｓ１２４）と、を備えたことを特徴とする。 （もっと読む）

【課題】半導体装置の生産性を向上させる。
【解決手段】複数の基板をセットし（ステップＳ１）、強誘電体キャパシタを有する半導体装置の製造プロセスを開始する（ステップＳ２）。次に、複数の基板に強誘電体層が形成された後、形成された強誘電体層がダメージを受ける（ステップＳ３）。続いて、複数の基板の処理順序を並び替える（ステップＳ４）。そして、ダメージを受け得るプロセス毎に、複数の基板の処理順序を並び替えて、プロセス処理を行う。これにより、同じロット内の基板間に発生するリテンション特性のばらつきが減少し、半導体装置の生産性が向上する。 （もっと読む）

【課題】Ｃｕ層とＡｌ含有層とを接続する際に生じるＣｕ−Ａｌ相互拡散による配線抵抗上昇を防止できるようにする。
【解決手段】Ｃｕ材により構成される金属層１０と、Ａｌ材により構成される金属層１４との間に、金属層１０側から金属層１４側にかけて、Ｔｉ層２０ａ、ＴｉＯｘ層２０ｂ、ＴｉＮ層２０ｃ、Ｔｉ層２０ｄの順に構成する。 （もっと読む）

【課題】銅または銅合金等の金属を配線材料とする半導体装置の製造において、金属層が効率的に除去され、かつ金属残り、ディッシング、エロージョン等の研磨不良の発生が抑制された高品位の被研磨面を与えることができる、基板処理方法を提供する。
【解決手段】本発明の半導体基板の処理方法は、バリア層上の金属層を研磨する第１の処理工程と、前記第１の処理工程後において、前記絶縁層の上に残留する金属層を、酸化性の処理液を供給することにより酸化させる第２の処理工程と、前記第２の処理工程後において、酸化処理された金属層を、化学機械研磨用水系分散体を用いて研磨する第３の処理工程と、を含む。 （もっと読む）

【課題】導体材料がキャパシタ電極材料に到達するのを抑制可能な半導体装置及びその製造方法を提供すること。
【解決手段】本発明の第１の態様に係る半導体装置は、半導体基板と；前記半導体基板上に形成される下部電極と、前記下部電極上に形成される容量絶縁膜と、前記容量絶縁膜上に形成される上部電極より構成されるキャパシタと；前記上部電極及び下部電極上に形成されるコンタクトホールと；前記コンタクトホール内に形成される、酸素を含有したバリア層と；内面に前記バリア層が形成された前記コンタクトホールに充填される導体層とを備える。 （もっと読む）

【課題】銅配線のバリア界面調整のための方法および装置
【解決手段】バリア層と銅層との間の接着性は、銅の堆積前にバリア層を金属リッチにすることおよび銅の堆積前にバリア層が曝露される酸素の量を制限することによって向上させることができる。あるいは、バリア層と銅層との間の接着性に優れた方式で銅配線内に銅層を堆積させることを可能にするために、バリア層の上に機能化層を堆積させることができる。方法は、統合システム内において、銅配線構造を被覆するために金属バリア層を堆積させることを含み、金属バリア層を堆積させた後、基板は、金属バリア酸化物の形成を阻止するために制御環境内において搬送され処理される。方法は、また、統合システム内において金属層の上に機能化層を堆積させることも含む。エレクトロマイグレーションの問題を阻止するために、方法は、さらに、金属バリア層の上に機能化層が堆積された後に、統合システム内において銅配線構造内に銅層を堆積させることを含む。 （もっと読む）

【課題】透明電極に電圧を供給するための配線が、低抵抗で、高い腐食耐性及び機械的強度を有すること
【解決手段】本発明にかかる電子機器は、透明基板２１と、透明基板２１上に形成された透明電極２２と、透明基板２１上に形成され、透明電極２２に接続された金属配線２４ｂと、金属配線２４ｂの外表面を覆う金属酸化物膜２４ｃと、を備えている。また、本発明にかかる電子機器に用いられる金属配線２４ｂの金属酸化物膜２４ｃは陽極酸化法により形成される。 （もっと読む）

被加工物１００の表面を選択的に改質するために提供された方法及び装置である。被加工物１００の上部表面１３０と優先的に接触する被加工物表面作用装置１２０を用いる実施形態では、上部表面１３０の化学的改質は、フィールド領域１３０のキャビティ又はリセス１３２の表面に影響することなく、被加工物１００の所望のフィールド領域１３０上で実行される。被加工物表面作用装置は被加工物１００の表面１３０を形成する物質と化学的に反応性である化学活性物質１４０を含む。化学的活性物質１４０は被加工物１００の表面１３０と接触して表面を化学的に改質する薄膜又はコーティングの形態であってよい。ある実施形態では被加工物表面作用装置はローラ又は半透過性膜等の固相アプリケータの形態であってよい。被加工物表面を改質した後、被改質表面に物質が選択的に堆積されてよい。
（もっと読む）

【課題】銅とバリア層との間の接着性を向上させるための自己組織化原子層
【解決手段】実施形態は、エレクトロマイグレーション耐性に優れなおかつ銅配線のストレス誘起ボイドのリスクを低下させた方式で薄い共形バリア層と、銅層とを銅配線内に堆積させることを可能にすることによって、必要性を満たすものである。エレクトロマイグレーションおよびストレス誘起ボイドは、バリア層と銅層との間の接着性に影響される。銅配線内に銅層を堆積させることを可能にするために、バリア層の上に機能化層が堆積される。機能化層は、バリア層と銅層との間の接着性を向上させるために、バリア層および銅と強い結合を形成する。銅配線のエレクトロマイグレーション耐性を向上させるたために、銅配線の金属バリア層の上に機能化層を堆積させ、銅配線内における銅層の堆積を助けるための、基板の基板表面を調整する方法が提供される。方法は、統合システム内において、銅配線構造を被覆するために金属バリア層を堆積させることと、金属バリア層の表面を酸化させることとを含む。方法は、また、金属バリア層の酸化表面の上に機能化層を堆積させることと、金属バリア層の上に機能化層が堆積された後に、銅配線構造内に銅層を堆積させることとを含む。 （もっと読む）

【課題】無線通信によりデータの交信が可能な半導体装置において、復調信号を基に生成したクロックを利用するために引き起こされる誤動作するまたは応答しない等の動作不良を防止することを課題とする。
【解決手段】無線信号を受信するためのアンテナ回路と、アンテナ回路で受信した前記無線信号により電源を生成する電源回路と、電源が供給されるクロック発生回路と、を有し、クロック発生回路には、自己発振するリングオシレータと、リングオシレータの出力信号を適切な範囲の周波数に調整する分周器を設け、周波数の精度が高いクロックをもってディジタル回路部を駆動することで、誤動作するまたは応答しない等の動作不良を防止する。 （もっと読む）

【課題】本発明は、Ｓｉ基板と接続される配線パターンを備えた半導体装置の製造方法に関し、Ｓｉ基板上におけるＳｉノジュールの発生を十分に抑制すると共に、半導体装置の製造コストを低減することを課題とする。
【解決手段】開口部１６Ａ、１６Ｂを有した絶縁膜１２が形成されたＳｉ基板１１を、所定の温度Ｔ_ｘに加熱された温水に浸漬させて、開口部１６Ａ、１６Ｂに露出されたＳｉ基板１１上に所定の厚さＭ１、Ｍ２を有する酸化膜１３Ａ、１３Ｂを形成し、その後、開口部１６Ａ、１６Ｂを充填すると共に、絶縁膜１２の上面１２Ａに亘るように配線パターンを形成する。 （もっと読む）

【課題】表示品質の優れた表示装置を生産性よく製造することができる表示装置の製造方法を提供することを目的とする。
【解決手段】本発明に係る表示装置の製造方法は、ＴＦＴ１０８を備える基板１００を有する表示装置に関する方法である。まず、ＴＦＴ１０８を備える基板１００上にスルーホール１１を有する平坦化膜１０を成膜する。次に、スルーホール１１を介してＴＦＴ１０８のドレイン部と接続され、画素電極の少なくとも一部となる透明導電膜１２を成膜する。そして、透明導電膜１２を成膜後、ＴＦＴ１０８を備える基板１００に対してプラズマによる第１の表面処理を行う。さらに、プラズマによる第１の表面処理後、反射膜１３を成膜する。 （もっと読む）

【課題】書き込み特性及び電荷保持特性に優れ、また、書込み電圧を低減することが可能な不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、互いに離間して形成された一対の不純物領域１８ａ，１８ｂの間にチャネル形成領域１４を有する半導体層または半導体基板と、半導体層または半導体基板の上方であってチャネル形成領域１４と重なる位置に、第１の絶縁層１６、少なくとも一つ以上の層は、絶縁性であり、電荷を保持するトラップを有する層である異なる窒化化合物で形成される複数の層２０、第２の絶縁層２２、制御ゲート２４を有する。 （もっと読む）