【課題】低温プロセスのナノワイヤの製造を実現する。
【解決手段】封入されたナノワイヤを製造する方法であって、表面層を有する基板を提供することと、前記表面層にパターンを付け、ナノメートルサイズのフィーチャを形成することと、前記ナノメートルサイズのフィーチャ内に導電材料を配置し、前記基板上にナノワイヤを形成することと、前記表面層を除去することと、前記ナノワイヤ上に絶縁材料を配置することと、を含み、前記ナノワイヤ上に前記絶縁材料を配置することは、約３５０℃未満の温度で前記ナノワイヤ上に絶縁材料を配置することを含む。 （もっと読む）

【課題】印加電界の履歴によって抵抗値が変化する抵抗変化層を有するスイッチ素子を多層配線中に形成し、かつ配線又は抵抗変化層の表面がダメージを受けることを抑制できるようにする。
【解決手段】この半導体装置は、第１配線層１２、第２配線層１６、及びスイッチビア３５を備える。第１配線層１２は第１配線３２を有しており、第２配線層１６は第２配線３９を有している。スイッチビア３５は、第１配線３２と第２配線３９を接続する。またスイッチビア３５は、少なくとも底部に、抵抗変化層３３を有しているスイッチ素子を有している。抵抗変化層３３は、電界印加履歴に応じて抵抗値が変化する。 （もっと読む）

【課題】Ａｌ合金膜の腐食を抑制でき、透明導電膜との接触電気抵抗も低減された表示デバイスを製造する。
【解決手段】下記（１）〜（４）の工程によってＡｌ合金膜を透明導電膜と直接接触させる。（１）Ａｌよりも貴な金属元素を含むＡｌ合金膜を形成する第１の工程、（２）フォトリソグラフィおよびドライエッチングによってコンタクトホールを形成する第２の工程、（３）フォトリソグラフィで生成したフォトレジストの剥離を行なう第３の工程、（４）透明導電膜を形成する第４の工程と、をこの順序で包含し、第２の工程は、オーバーエッチングにおけるガスの流量比を、ＳＦ₆／（ＳＦ₆＋Ｏ₂）の比率で３０％以下に制御して前記Ａｌ合金膜の表面をＡｌの酸化物で覆う工程を含み、第３の工程は、ｐＨ１０．５以上のアルカリ溶液に接触させて前記Ａｌの酸化物を除去する工程を含む。 （もっと読む）

【課題】高融点バリアメタル層を形成すること無く、Ｓｉ膜又はＳｉを主成分とする膜と良好なコンタクト特性を実現するＡｌ合金膜を提供する。
【解決手段】半導体デバイス（ＴＦＴ）は、チャネル部１１を形成する様にＳｉ半導体膜７上に配設された被酸化のオーミック低抵抗Ｓｉ膜８と、オーミック低抵抗Ｓｉ膜８と直接に接続し、且つ、接続界面近傍に、少なくともＮｉ原子、Ｎ原子及びＯ原子を含むアルミニウム合金膜から成る、ソース電極９及びドレイン電極１０とを有する。 （もっと読む）

【課題】 反射防止膜を使用しなくてもアルミニウム配線パターンを高精度に形成できる半導体装置の製造方法を提供する。
【解決手段】 半導体基板１０上にアルミニウム層もしくはアルミニウム合金層３をバリアメタル層２を介して形成し、アルミニウム合金層３の表面にドライエッチングガスを用いて均一な微細凹凸を有する表面層３ａを形成する。そして、アルミニウム合金層上にフォトレジストを塗布し、フォトレジストを配線パターンを有するフォトマスクを用いて露光し、現像して配線パターンを形成し、フォトレジストをマスクにして、アルミニウム合金層をエッチングしアルミニウム配線５を形成する。表面層３ａを窒素および酸素条件下でアッシング処理して表面層３ａの凹凸より細かい凹凸を有する酸化膜を形成することによって反射率を大きく低下させることができる。 （もっと読む）

【課題】半導体装置の結晶欠陥発生を抑制することができる半導体装置の製造方法を提供する。
【解決手段】ウエハ上にＳＴＩ用のトレンチを形成し、そのトレンチに絶縁膜を埋め込む。次に、ウエハ表面に酸素を導入する。酸素導入は、酸素１００％雰囲気下で、１１００℃、６０秒間、ウエハ表面にＲＴＯ（Rapid Thermal Oxidation）を行う。その後、高温アニールを行う。ＳＲＡＭ製造プロセスにおいて、転位が発生するおそれのある高温アニール工程とソース／ドレイン部のイオン注入工程の前に酸素導入を行うため、ウエハの結晶強度を高めることができ、アニール工程やイオン注入工程によって発生する転位を抑えることができる。 （もっと読む）

第１の薄膜メタライゼーション層と第２の薄膜メタライゼーション層とを電気的に接続する回路ビアの形成のための手法が述べられる。ビアの形成では、第１のメタライゼーション層の陽極酸化に先立って、ビア接続領域に配置される陽極酸化バリア及び／又は補助パッドを使用する。バリアを形成するために使用される材料は、陽極酸化の際に陽極酸化液を実質的に透過せず、導電層とバリアとの間に酸化物が形成されることを阻止するものである。補助パッドは非陽極酸化性であり、陽極酸化の際に、パッドを通じて電流が流れることを実質的に防止するためにバリアによって覆われる。陽極酸化の後に、バリアは除去される。補助パッドが充分な導電性を有する場合には、バリアの除去後に第１のメタライゼーション層上に残存されてもよい。第２のメタライゼーション層が陽極酸化層上に配置され、ビア接続領域において第１の導電層と電気的に接触する。
（もっと読む）

【課題】アルミニウム系の配線材料として用いた場合でも、十分な耐ヒロック性に備えるとともに、ドライエッチングを適用でき、さらに、レジストマスクを剥離する際に用いる剥離液によって、配線がエッチングされることのない電気的固体装置、電気光学装置、および電気的固体装置の製造方法を提供すること。
【解決手段】電気光学装置１００において、素子基板１０上に走査線３ａなどの配線を形成するにあたって、ネオジウムを２ａｔｍ％未満含有するアルミニウム合金膜を用いるとともに、走査線３ａの上面および側面を酸化して表面保護膜３１ａを形成する。このため、走査線３ａは、耐ヒロック性が高いとともに、表面保護膜３１ａ、３１ｅによってアルカリ性の剥離液から保護される。 （もっと読む）

【課題】低温で良好な絶縁膜であるシリコン酸化膜を形成する。
【解決手段】シリコン基板１上にトレンチ１ａ、１ｂを形成し、シラザン結合を有するポリマーを有機溶媒に溶かした塗布剤を塗布して塗布膜を形成する。塗布膜に含まれる有機溶媒を気化させてポリマー膜を形成する。ポリマー膜に９０℃以下の温度で紫外線を照射し、そのポリマー膜を５０℃以上８０℃未満の温度の純水または水溶液中に浸漬することによってシリコン酸化膜３に転換する。 （もっと読む）

【課題】Ｃｕ配線中のＭｎの残留量を減らすことができる、半導体装置の製造方法を提供する。
【解決手段】第２バリア膜１３の形成後に、ＳｉＨ_４を含むガスを用いたＰＥＣＶＤ法により、Ｃｕ層２０上にＳｉおよびＯを含む絶縁材料からなる犠牲層２１が積層される。犠牲層２１にＳｉおよびＯが含まれるので、犠牲層２１の積層過程で、Ｃｕ層２０と犠牲層２１との界面にＭｎＳｉＯからなる反応生成膜２２が生じる。この反応生成膜２２の生成にＭｎが使用されることにより、Ｃｕ層２０に含まれるＭｎの量が減少する。よって、Ｃｕ層２０からなる第２Ｃｕ配線中のＭｎの残留量を減らすことができる。 （もっと読む）

【課題】 ＣＳＰと呼ばれる半導体装置において、封止膜が配線の表面および柱状電極の外周面から剥離しにくいようにし、且つ、配線間でショートが発生しにくいようにする。
【解決手段】 銅からなる配線７の表面および銅からなる柱状電極１０の外周面には針状構造の酸化銅膜１１が設けられている。これにより、酸化銅膜１１が無い場合と比較して、エポキシ系樹脂等からなる封止膜１２が配線７の表面および柱状電極１０の外周面から剥離しにくいようにすることができる。また、酸化銅膜１１を形成する前に、配線７下以外の領域における導電性を有する変質層Ｃを完全に除去することにより、変質層Ｃに起因する配線７間でのショートの発生を確実に防止することができる。 （もっと読む）

【課題】半導体装置とその製造方法において、強誘電体膜を備えたキャパシタの劣化を防止すること。
【解決手段】シリコン基板３０の上方に、下部電極６１、強誘電体膜よりなるキャパシタ誘電体膜６２と、上部電極６３とを有するキャパシタQを形成する工程と、キャパシタQ上に層間絶縁膜７１を形成する工程と、層間絶縁膜７１に、上部電極６３に達するホール５９ａを形成する工程と、ホール５９ａの内面、及びホール５９ａから露出する上部電極６３の表面に第１のバリア膜６７を形成する工程と、第１のバリア膜６７上に、第１のバリア膜６７よりも酸素濃度が高い第２のバリア膜６８を形成する工程と、第２のバリア膜６８の上方に導電膜７４を形成して、ホール５９ａを埋め込む工程とを含む半導体装置の製造方法による。 （もっと読む）

【課題】本発明は、画素部のＭＯＳトランジスタ上で異なる２層のシリサイドブロック膜の一部が重なるように形成して、白傷、暗電流を低減することを可能にする。
【解決手段】半導体基板１１に、光電変換部２１を備えた画素部１２とその周辺に形成された周辺回路部１３を有し、画素部１２のゲート電極３２の側壁にサイドウォール形成膜で形成された第１サイドウォール３３と、周辺回路部１３のゲート電極５２の側壁にサイドウォール形成膜で形成された第２サイドウォール５３と、光電変換部２１上および画素部１２のＭＯＳトランジスタ３０の一部上にサイドウォール形成膜で形成された第１シリサイドブロック膜７１と、画素部１２のＭＯＳトランジスタ３０上に、第１シリサイドブロック膜７１の一部上に重なる第２シリサイドブロック膜７２を有し、第１、第２シリサイドブロック膜７１、７２で画素部１２のＭＯＳトランジスタ３０上が被覆されている。 （もっと読む）

【課題】配線層の配線同士間の容量を低くしたままで、機械強度の低下を防ぐことが可能な半導体装置およびその製造方法を提供すること目的とする。
【解決手段】本発明に係る半導体装置およびその製造方法によれば、下地層１，２，３上に形成された第１の配線層６と、第１の配線層６と同一面内に形成され、所定の温度で気化する配線層間膜４とを備える。そして、第１の配線層６上、および、配線層間膜４上に形成された拡散防止膜７を備え、第１の配線層６に沿って第１の配線層６と同一面内にエアギャップ８が設けられている。 （もっと読む）

【課題】性能劣化を招く金属元素の半導体基板への侵入及び拡散を防ぐことのできる半導体基板の製造方法および半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体基板の製造方法は、半導体基板１の両面および側面に窒化膜２を形成する工程と、前記窒化膜２上の全面に、シリコンを含む酸化膜３および所定の金属を含む前駆体膜４Ａを積層する工程と、前記酸化膜３と前記前駆体膜４Ａとを反応させることにより、前記シリコンおよび前記所定の金属を含む自己形成バリア膜４を自己整合的に形成する工程と、を含む。 （もっと読む）

【課題】半導体装置の製造方法において、絶縁膜の誘電率を低く維持すると共に、半導体装置の信頼性を高めること。
【解決手段】シリコン基板１の上方に層間絶縁膜２９を形成する工程と、層間絶縁膜２９に配線溝２９ａを形成する工程と、層間絶縁膜２９の上面と配線溝２９ａの中とに導電膜２７を形成する工程と、導電膜２７を研磨することにより、層間絶縁膜２９の上面から導電膜２７を除去すると共に、配線溝２９ａの中に導電膜２７を残す工程と、導電膜２７の表面を還元性プラズマに曝す工程と、導電膜２７の表面にシリサイド層３４を形成する工程と、シリサイド層３４の表面に窒化層３６を形成する工程と、炭素を含むガス又は液に層間絶縁膜２９の上面を曝す工程と、層間絶縁膜２９の上面に紫外線を照射する工程と、導電膜２７の上にバリア絶縁膜４０を形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】ハロゲンによる銅の腐食を生じさせずに銅を異方性エッチングすることができる銅の異方性ドライエッチング方法を提供すること。
【解決手段】基板に形成された銅膜を異方的にドライエッチングする銅の異方性ドライエッチング方法は、銅膜に対して異方性酸化処理を施す工程と、酸化処理によって形成された酸化銅をハロゲンを含有しない有機酸によりドライエッチングする工程とを含む。 （もっと読む）

【課題】トランジスタ特性を劣化させずに形成される小型の半導体装置、及びその製造方法を提供する。
【解決手段】半導体基板と、前記半導体基板上に形成されるゲート絶縁膜と、前記半導体基板上に前記ゲート絶縁膜を介して形成されるゲート電極と、前記ゲート電極の上面に形成される第１窒化シリコン膜と、前記ゲート電極の側面に形成される保護絶縁膜と、前記保護絶縁膜の側面に形成される第２窒化シリコン膜と、前記保護絶縁膜の上面に形成され、その底面が前記第１窒化シリコン膜の底面よりも上部に形成される第３窒化シリコン膜とを備える。 （もっと読む）

【課題】Ｌｏｗ−Ｋ膜へのダメージを抑制するとともに、フローが冗長化せずかつ微細化にも対応可能な半導体装置の製造方法を得ることを目的とする。
【解決手段】少なくとも１層以上の層間膜を備える半導体装置の製造方法であって、（ａ）層間膜であるＬｏｗ−Ｋ膜１０２上に形成されたマスクを用いて層間膜にトレンチ開口部１１０を形成する工程と、（ｂ）アッシングプロセスによりマスクを除去すると同時にビア開口部１０６およびトレンチ開口部１１０に側壁保護膜１１１を生成する工程を備える。さらに、（ｃ）ビア開口部１０６およびトレンチ開口部１１０にＣｕを埋め込む工程を備えて構成される。 （もっと読む）

【課題】ｐＭＯＳトランジスタ領域の窒化膜除去とｎＭＯＳ側への後退抑制を両立する半導体装置の製造方法を得る事を目的とする。
【解決手段】本発明の一実施形態に係る半導体装置の製造方法は、（ａ）窒化膜１６の表面に選択的にレジスト膜１７を成膜する工程、（ｂ）レジスト膜１７をマスクとして窒化膜１６をエッチングすると同時にレジスト膜１７をもエッチングし、薄膜化され端面が退避されたレジスト膜１７に覆われた窒化膜１６を残す工程を備えて構成される。残される窒化膜１６に対する工程（ａ）におけるレジスト膜１７のオーバー露光量は５０ｎｍ以上であり、工程（ｂ）における窒化膜１６のレジスト膜１７に対する選択比は０．８〜１．２である。 （もっと読む）