【課題】スルーホールの深さを正確に制御して、特定の配線層に選択的にエアギャップを形成した半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、半導体素子を有する半導体基板１と、半導体基板１の上方に形成され、配線１０ａ、１０ｂ、１０ｃ、１０ｄ、配線１０ｃ、１０ｄの周囲のエアギャップ１０１、およびエアギャップ１０１に連続するスルーホール１０２含む配線構造と、スルーホール１０２下に形成されたスルーホールストッパー１０３と、を有する。 （もっと読む）

【課題】カーボンナノチューブを有するプラグ配線において良好な電気的接続を得ることができるカーボンナノチューブ配線及びその製造方法を提供する。
【解決手段】第１配線層１２上に層間絶縁膜１３が形成され、層間絶縁膜１３上に第２配線層１４が形成されている。第１配線層１２と第２配線層１４との間の層間絶縁膜１３内にはコンタクト孔１５が形成される。コンタクト孔１５内には、一端が第１配線層１２に接続され、他端が第２配線層１４に接続された複数のカーボンナノチューブ１６が形成されている。さらに、層間絶縁膜１３と第２配線層１４との間にはストッパ膜１７が形成され、ストッパ膜１７の一部は複数のカーボンナノチューブ１６の前記他端間に充填されている。 （もっと読む）

【課題】層間絶縁膜の膜強度を十分に確保する。
【解決手段】第１の配線層絶縁膜と、第１の配線層絶縁膜に埋め込み形成されている複数の第１の銅配線８と、第１の銅配線８上及び第１の配線層絶縁膜上に形成されている層間絶縁膜（第２の低誘電率膜１０）と、を有する。層間絶縁膜上に形成されている第２の配線層絶縁膜と、第２の配線層絶縁膜に埋め込み形成されている複数の第２の銅配線１６と、を有する。第１、第２の配線層絶縁膜は、第１、第２の低誘電率膜（第１の低誘電率膜４、第３の低誘電率膜１１）を含む。層間絶縁膜は、第１及び第２の配線層絶縁膜よりも高強度である。 （もっと読む）

【課題】上層の配線が導電体や不純物拡散層からずれていても、上層の配線を導電体や不純物拡散層に接続することができるようにする。
【解決手段】第１プラグ２１０は第１絶縁層２００に埋め込まれており、不純物拡散層１１０に接続している。第２プラグ３１０は第２絶縁層３００に埋め込まれており、第１プラグ２１０に接続している。第３プラグ４１０は第３絶縁層４００に埋め込まれており、第２プラグ３１０に接続している。第１配線５１０は第３絶縁層４００の表面に位置しており、第３プラグ４１０に接続している。平面視において、第２プラグ３１０は、上面及び底面の幅が第１プラグ２１０及び第３プラグ４１０の上面及び底面の幅がより大きく、かつ中心が、第１プラグ２１０の中心及び第３プラグ４１０の中心の少なくとも一方からずれている。そして第１プラグ２１０の中心は第３プラグ４１０の中心からずれている。 （もっと読む）

【課題】内部回路の状態を正確に判定することができる、半導体装置を提供すること。
【解決手段】半導体装置１は、基板１１上に複数の絶縁層１２１Ａ〜１２１Ｊからなる絶縁層群１２が積層されるとともに、回路形成領域Ａが形成されている。この半導体装置１は、複数の絶縁層１２１Ａ〜１２１Ｈ中に形成され、前記回路形成領域Ａを囲むように設けられた第一のシールリング１３と、この第一のシールリング１３の外側に設けられたビアチェーン１４と、ビアチェーン１４の外側に設けられるとともに、前記複数の絶縁層１２１Ａ〜１２１Ｊ中に形成され、前記回路形成領域Ａを囲むように設けられた第二のシールリング１５とを備える。 （もっと読む）

【課題】グラフェンのバリスティック（弾道）伝導性を利用し、パターン形状によらず電気抵抗の上昇を抑えることができ、さらにエレクトロマイグレーションやストレスマイグレーション等のマイグレーションに対する耐性に優れた低抵抗配線を備えた半導体装置を提供する。
【解決手段】本発明の一態様に係る半導体装置１００は、配線層絶縁膜５中に形成されたシングルダマシン構造を有する配線１０と、コンタクト層絶縁膜２中に形成され、上層の配線１０と下層の導電部材１を電気的に接続するコンタクト３と、コンタクト層絶縁膜２と配線層絶縁膜５との間に形成されたエッチングストッパ膜４と、配線層絶縁膜５上に形成された拡散防止膜６と、を有する。配線１０は、芯材１４と、芯材１４の底面および両側面に接するグラフェン層１３と、グラフェン層１３の底面および両側面に接する触媒層１２と、触媒層１２の底面および両側面に接する下地層１１とを含む。 （もっと読む）

【課題】絶縁層へのコンタクトホール形成時における、導電層の浸食や破損の抑制された電界効果型トランジスタの製造方法、電界効果型トランジスタ、表示装置、及び電磁波検出器を提供する。
【解決手段】導電層形成工程によって形成されたソース電極２０Ａ、ドレイン電極２０Ｂ、及び画素電極２０Ｃを含む導電層２０上に、該導電層２０及び酸化物半導体層１８を覆うように、無機材料を主成分とする無機絶縁層２３を形成する。そして、この無機絶縁層２３上にフォトレジスト膜３０を形成してパターン状に露光した後に、現像工程において、現像液を用いて現像することでレジストパターン３０Ｂ’を形成する。現像工程では、この現像液をエッチング液として用いて、無機絶縁層２３の内のレジストパターン３０Ｂ’から露出した領域を除去することによって導電層２０の一部を露出させて、無機絶縁層２２にコンタクトホール２７を形成する。 （もっと読む）

【課題】生産性に優れた半導体装置の製造方法、半導体装置、アクティブマトリクス装置、電気光学装置および電子機器を提供すること。
【解決手段】本発明の半導体装置の製造方法は、基板７の一方の面側に、トランジスタ４のゲート絶縁体層４４を形成する第１の工程と、ゲート絶縁体層４４上に、厚さ方向に貫通する貫通部９１を備える絶縁体層９を形成する第２の工程と、貫通部９１内の底部付近のゲート絶縁体層４４上、および、貫通部９１の周囲の絶縁体層９上に、気相成膜法により同時にかつ互いに接触しないようにそれぞれ電極を形成し、ゲート絶縁体層４４上に形成された電極を用いて、ゲート電極４５を形成するとともに、絶縁体層９上に形成された電極を用いて、画素電極６を形成する第３の工程とを有する。また、平面視で、貫通部９１の開口部の縁が、当該貫通部９１の底部の縁より内側に位置する。 （もっと読む）

【課題】
ボディ・コンタクトを半導体オン・インシュレータ・デバイスに設け、それにより、デバイスに寄生容量の低減をもたらすこと。
【解決手段】
１つの実施形態において、本発明は、絶縁層の上を覆うように配置された半導体層を含む基板であって、半導体層は、半導体ボディと、半導体ボディの外周の周りに存在する分離領域とを含む基板と、基板の半導体層の上を覆うゲート構造体であって、半導体ボディの上面の第１の部分上に存在するゲート構造体と、非シリサイド半導体領域によって半導体ボディの第１の部分から分離される半導体ボディの第２の部分と直接物理的に接触しているシリサイド・ボディ・コンタクトとを含む、半導体デバイスの製造方法を提供する。 （もっと読む）

【課題】ビアと配線の間に位置ずれが生じても、エアギャップとビアが繋がることを抑制できるようにする。
【解決手段】配線１６２は第１絶縁層１２０に埋め込まれており、上面が第１絶縁層１２０の上面より高い。エアギャップ１２８は、配線１６２と第１絶縁層１２０の間に位置している。第２絶縁層２００は、少なくとも第１絶縁層１２０上及びエアギャップ１２８上に形成されている。本図に示す例では、第２絶縁層２００は配線１６２を被覆していない。エッチングストッパー膜２１０は、少なくとも第２絶縁層２００上に形成されている。本図に示す例では、エッチングストッパー膜２１０は、第２絶縁層２００上及び配線１６２上に形成されている。第３絶縁層２２０はエッチングストッパー膜２１０上に形成されている。ビア２６２は第３絶縁層２２０に埋め込まれており、配線１６２に接続している。 （もっと読む）

集積回路装置が開示され、集積回路装置はＮＭＯＳゲート薄膜スタック（１２２）を覆う張力ストレス層（１４１）を有するデュアルストレスライナーＮＭＯＳデバイス（１１０）と、ＰＭＯＳゲート薄膜スタック（１２３）を覆う圧縮ストレス層（１４２）を有するデュアルストレスライナーＰＭＯＳデバイス（１１１）と、張力ストレス層（１４１）とＮＭＯＳゲート薄膜スタック（１２４）との間に延在するストレス低減層（１３１ａ）を有する低減ストレスのデュアルストレスライナーＮＭＯＳデバイス（１１２）と、圧縮ストレス層（１４２）とＰＭＯＳゲート薄膜スタック（１２５）との間に延在するストレス低減層（１３１ｂ）を有する低減ストレスのデュアルストレスライナーＰＭＯＳデバイス（１１３）とを含む。発明の実施形態において、追加の低減ストレスのデュアルストレスライナーＮＭＯＳデバイス（１１４）と低減ストレスのＰＭＯＳデバイス（１１５）とは、ストレス低減層（１３２ａ，１３２ｂ）の厚みおよび／または材料特性を変更することによって形成される。
（もっと読む）

【課題】高速電子による有機膜の改質効果を十分に発揮することができるプラズマエッチング方法を提供すること。
【解決手段】プラズマエッチングによりエッチング対象膜にホールを形成するにあたり、プラズマ生成用高周波電力印加ユニットをオンにして処理容器内にプラズマを生成する第１条件と、プラズマ生成用高周波電力印加ユニットをオフにして処理容器内のプラズマを消滅させる第２条件とを交互に繰り返し、第１の直流電源から、第１条件の期間よりも第２条件の期間のほうが印加電圧の絶対値が大きくなるように負の直流電圧を印加する。 （もっと読む）

【課題】導電プラグの酸化を抑止し、コンタクト抵抗の安定化された信頼性の高い半導体装置を実現する。
【解決手段】下部電極１０１と上部電極１０３とで強誘電体膜１０２を挟持してなる強誘電体キャパシタ構造１００と、導電プラグ１１０との間に、酸化しても導電性を有する導電材料（例えば金属）からなる導電層１１２を形成し、ここでは、導電プラグ１１０の下地膜を導電層１１２（Ａｇ，Ｎｉ，Ｃｕ，Ｚｎ，Ｉｎ，Ｓｎ，Ｉｒ，Ｒｕ，Ｒｈ，Ｐｄ，Ｏｓから選ばれた少なくとも１種を材料として形成される。）とする。 （もっと読む）

【目的】従来よりも比抵抗の低いＷ膜のプラグ或いは配線が得られる半導体装置の製造方法を提供することを目的とする。
【構成】本発明の一態様の半導体装置の製造方法は、基体上に絶縁膜を形成する工程（Ｓ１０４）と、前記絶縁膜に開口部を形成する工程（Ｓ１０６）と、前記開口部の少なくとも底面に、ルテニウム（Ｒｕ）膜を形成する工程（Ｓ１１２）と、前記Ｒｕ膜が形成された前記開口部内に、水素（Ｈ_２）還元による化学気相成長（ＣＶＤ）法によりタングステン（Ｗ）膜を埋め込む工程（Ｓ１１４）と、を備えたことを特徴とする。 （もっと読む）

【課題】半導体装置の製造方法において歩留まりを向上させること。
【解決手段】シリコン基板３０の上方に金属からなる第１の配線６６を形成する工程と、第１の配線６６の上に層間絶縁膜６９を形成する工程と、第１の配線６６の表面が露出する開口６９ａを層間絶縁膜６９に形成する工程と、開口６９ａの内面及び層間絶縁膜６９の表面に、上記金属の拡散を抑制するバリアメタル膜７２を形成する工程と、バリアメタル膜７２上に第１の導電膜７３を形成する工程と、第１の導電膜７３の表面を化学機械研磨法により研磨し、バリアメタル膜７２の表面を露出させる工程と、開口６９ａの内の第１の導電膜７３上及びバリアメタル膜７２上に、第２の導電膜８０を形成する工程と、第２の導電膜８０を、開口６９ａよりも拡大した領域に残して選択的に除去し、第２の配線８０ａを形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】配線間の容量の増加が抑制された半導体装置およびその製造方法を実現する。
【解決手段】本実施形態における半導体装置１０は、半導体基板１００と、半導体基板１００上に形成された層間絶縁膜１１０（第一の層間絶縁膜）と、層間絶縁膜１１０上に形成された、層間絶縁膜１１０よりも誘電率が低い層間絶縁膜１２０（第二の層間絶縁膜）と、層間絶縁膜１２０を貫通し、底部が層間絶縁膜１１０に入り込んでいるＣｕ配線１４１と、を備えている。Ｃｕ配線１４１は、下方に向かって幅が狭くなる形状を有しており、層間絶縁膜１２０におけるＣｕ配線１４１の側面の傾斜よりも、層間絶縁膜１１０におけるＣｕ配線１４１の側面の傾斜が大きくなっている。 （もっと読む）

【課題】シード膜の酸化を抑制して、電気的信頼性の低下を抑制することができる半導体装置の製造方法を提供する。
【解決手段】本発明の一の態様によれば、表面に凹部１ａを有する基板１００の少なくとも凹部１ａの内面１ｂ上に、シード膜５を形成する工程と、シード膜５上に、シード膜５の構成材料より酸化されやすい材料からなる保護膜６を形成する工程と、保護膜６に熱処理を施す工程と、熱処理が施された保護膜６の少なくとも一部を除去し、シード膜５の少なくとも一部を露出させる工程と、少なくとも一部が露出したシード膜５に電流を供給して、シード膜５上に凹部１ａに埋め込まれるように電解めっきによりめっき膜７を形成する工程と、凹部１ａに埋め込まれた部分以外のめっき膜７を除去する工程とを具備することを特徴とする、半導体装置の製造方法が提供される。 （もっと読む）

【課題】比誘電率の低い層間絶縁膜を用いた半導体装置において、プラズマ処理時の層間絶縁膜へのダメージを軽減でき、ダメージ層を除去する際に形成されるアンダーカットを抑制する。
【解決手段】基板上に比誘電率の低い材料からなる絶縁膜４を形成する。次に、前記絶縁膜上にチャンバ内でＳｉＯＣＨ膜５を形成し、前記チャンバ内にプラズマを発生させた状態で徐々に膜中のカーボン濃度を減らし、前記ＳｉＯＣＨ膜上に連続的にＳｉＯ_２膜６を形成する。前記ＳｉＯＣＨ膜と前記ＳｉＯ_２膜をハードマスクに用いて前記絶縁膜をプラズマ処理し、前記絶縁膜に溝７，８を形成する。その後、前記絶縁膜に形成した溝のエッチング表面をウェットエッチングし、プラズマ処理によるダメージ層と加工残渣物を除去する。 （もっと読む）

【課題】例えばエアギャップ構造の形成に好適な、半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、半導体基板上方に第１の絶縁膜を形成する工程と、第１の絶縁膜に溝を形成する工程と、第１の絶縁膜上面及び溝の内面を覆うように、Ｒｕを含む第１の金属層を形成する工程と、第１の金属層上に、銅を含む第２の金属層を形成する工程と、第１の絶縁膜上の第２の金属層及び第１の金属層を研磨し除去して、第１の絶縁膜を露出させ、溝内に形成された第１の金属層及び第２の金属層を残す工程と、研磨によって露出した第１の絶縁膜を上面から少なくとも一部除去する工程と、第１の絶縁膜の上方に、第１及び第２の金属層の少なくとも上面を覆う第２の絶縁膜を形成する工程とを有する。 （もっと読む）

【目的】、配線層とその下層のプラグ層との配線抵抗を抑えながら下層のプラグの埋め込み性を向上させることが可能な半導体装置を提供することを目的とする。
【構成】本発明の一態様の半導体装置は、Ｃｕ配線１０と、Ｃｕ配線１０の下層側でＣｕ配線１０と接触して接続されるＣｕプラグ２０と、Ｃｕプラグ２０の底面側及び側面側に配置された、Ｃｕに対してバリア性を有するＢＭ膜２４０と、Ｃｕ配線１０とＣｕプラグ２０との内Ｃｕプラグ２０側に選択的に、かつＣｕプラグ２０とＢＭ膜２４０との間に介在するように配置された、ＢＭ膜２４０よりも前記導電性材料に対して濡れ性が高いＲｕ膜２４２と、Ｃｕ配線１０とＣｕプラグ２０とが接触する箇所を少なくとも除くＣｕ配線１０の底面側と、Ｃｕ配線１０の側面側とに配置された、Ｃｕに対してバリア性を有するＢＭ膜２４４と、を備えたことを特徴とする。 （もっと読む）