【課題】 高温で保持されても動作不良を起こさない、信頼性の高い多層配線構造を実現する。
【解決手段】 第１配線１０２Ａと第２配線１１１とは、層間絶縁膜（ＳｉＯ₂ 膜１０４及びＦＳＧ膜１０５）中に形成されたビア１１０Ａを介して接続されている。第２配線１１１におけるビア１１０Ａの接続部分の近傍にダミービア１１０Ｂが接続されている。ダミービア１１０Ｂは、実使用時において閉回路の一部分とはならない。 （もっと読む）

プラズマ処理システムにおける、半導体基板上の所定の層を介して機能をエッチングするための方法。本方法は、上記プラズマ処理システムのプラズマ処理室に基板を置くことを含む。また本方法は、上記プラズマ処理室内へエッチャント混合気を流し込むことも含み、上記エッチャント混合気は所定の層をエッチングするように構成されている。本方法はさらに、エッチャント・ソース・ガスからのプラズマを打撃することを含む。さらに本方法は、上記基板にバイアスＲＦ信号を印加しながら、上記機能を少なくとも部分的に所定の層を介してエッチングすることを含む。上記バイアスＲＦ信号は約２７ＭＨｚ乃至約７５ＭＨｚの範囲のバイアスＲＦ周波数と、バイアスＲＦ電力成分とを有し、上記バイアスＲＦ電力成分は、エッチ機能を、基板の第２の層への、予め決められた選択性しきい値より高いエッチング選択性でエッチングさせるように構成され、または上記機能を、バイアスＲＦ周波数における予め決められたエッチ速度パラメータ及びエッチ・プロファイル・パラメータに従ってエッチングさせるように構成される。
（もっと読む）

【課題】 複数の高さのデバイスを含む集積回路構造体であって、このようなデバイスに形成されたコンタクトの高さを減少させるために保護層の高さを減少させた、改善された構造体を提供すること。
【解決手段】 単一の基板上に配置された複数の相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタ及び複数の垂直バイポーラ・トランジスタを含む集積回路構造体のための方法及び構造体が開示される。垂直バイポーラ・トランジスタは、ＣＭＯＳトランジスタより高さのあるデバイスである。この構造体においては、保護層が、基板の上に、及び、垂直バイポーラ・トランジスタとＣＭＯＳトランジスタとの間に配置される。配線層は保護層の上にある。垂直バイポーラ・トランジスタは、配線層と直接接触しており、ＣＭＯＳトランジスタは保護層を通って延びるコンタクトによって配線層に接続されている。 （もっと読む）

本発明は、半導体製品の製造方法に関するものである。この方法は、低ｋ材料層を形成して、該低ｋ材料層の中／上に導電性構造体を形成する工程と、該導電性構造体の少なくとも重複エリアにおいて、低ｋ材料に対して範囲制限処理を施すことにより、交差領域における誘電率の値を上昇させる。これにより、高い誘電率値を有する交差領域および材料において上記導電性構造体から容量が形成される。
（もっと読む）

【課題】レジスト剥離中における多孔質低誘電率材料の損傷を阻止する。
【解決手段】多孔質低誘電率層内に形状を形成する方法が提供される。先ず、基板の上に、多孔質低誘電率層が配される。次いで、多孔質低誘電率層の上に、パターン形成されたフォトレジストマスクが配される。次いで、多孔質低誘電率層内に、形状がエッチングされる。形状のエッチング後は、形状の上に保護層が成長される。そして、保護層の一部が除去されるように、パターン形成されたフォトレジストマスクが剥離され、形状内に、保護層で形成された保護壁を残留させる。 （もっと読む）

ドープされたシリコン基板製の半導体チップ２を含む半導体部品であって、前記チップは、半導体デバイスの中へドープされて構造化され、そして、コンタクトウインドウ中に内部接続メタライゼーション７を含み、前記半導体チップの前記内部接続メタライゼーションは、ワイヤボンド接続９によって、各外部接続メタライゼーションと接続され、前記内部接続メタライゼーションは、前記ドープされたシリコン基板上に開放格子構造体を有する補強システム８を含むことを特徴とする半導体部品。
（もっと読む）

【課題】 調整可能な反射防止コーティングを含む構造およびその形成方法を提供することである。
【解決手段】 調整可能なエッチング耐性反射防止（ＴＥＲＡ）コーティングを含む配線工程（ＢＥＯＬ）アプリケーションにおける配線構造が記載される。ＴＥＲＡコーティングは、例えば、シングルダマシン構造またはデュアルダマシン構造の中で取り入れられることができる。ＴＥＲＡコーティングは、配線構造を形成するリソグラフィマスクの一部として役に立つことができ、または、それは、ハードマスクとして、ケミカルメカニカルポリシング（ＣＭＰ）のストップ層として、またはＣＭＰ中の犠牲層として役立つことになる。 （もっと読む）

【課題】基板上の誘電体レイヤにおいてトレンチ深さまでトレンチをエッチングする方法を提供する。
【解決手段】ＡＲＣが前記誘電体レイヤ上に設けられる。厚さを有するフォトレジストマスクが前記ＡＲＣ上に形成される。前記ＡＲＣがエッチングされる。１：１および２：１の間であるフォトレジストに対する誘電体のエッチング選択性で、トレンチが前記誘電体レイヤ中へエッチングされる。 （もっと読む）

１つ以上のコンタクトプラグが通過して延びている基板と、上記基板上に形成された第１の層間絶縁膜とから、強誘電体キャパシタデバイス（例えばＦｅＲＡＭデバイス）が形成されている。上記第１の層間絶縁膜上にはスペーサ層が形成されていて、このスペーサ層上には第１の酸素バリア層が形成されていて、この第１の酸素バリア層上にはバッファ層が形成されている。上記バッファ層上において、上記バッファ層と上記コンタクトプラグとの間に下地材料の層が形成されていて、第１の電極と第２の電極との間に誘電体層が挟まれている。上記デバイスに第２の酸素バリア層が塗布される。上記スペーサ層があれば、上記下地材料と上記コンタクトプラグとの界面まで酸化が及ぶことが抑制される。なぜなら、上記界面が、上記第１の酸素バリア層の下に位置しているからである。この結果、電気コンタクトが破損することはない。
（もっと読む）

銅インターコネクトを覆う暴露されたバリヤー層を含むエッチングされた誘電体物質を有する集積回路(IC)構造からフォトレジスト層を除去する方法。バリヤー層は、5窒化ケイ素または炭化ケイ素のような物質によって構成される。本方法は、一酸化炭素(CO)をさらすガス混合物を反応器に供給する工程を含む。ついで、反応器内で、プラズマを発生させる。フォトレジスト層は、ついで、暴露されたバリヤー層をほとんどまたは全くエッチングすることなく選択的に除去される。
（もっと読む）

一形態によれば、半導体ダイに位置するシリサイド層(214)上にコンタクトを形成する方法は、コンタクトホール(208)の各側壁(206、207)、及び、コンタクトホール(208)の底部に位置する自然酸化物層(210)に、バリア層(202)を堆積するステップを含み、各側壁(206、207)は、絶縁層(204)のコンタクトホールによって形成される。コンタクトホール(208)の各側壁(206、207)、及び、酸化物層(210)にバリア層(202)を堆積する(150)ステップにおいて、バリア層(202)の厚さを、コンタクトホール(208)の上部が、コンタクトホール(208)の底部よりも厚くなるよう最適化してもよい。この形態によれば、バリア層(202)の一部分(219)及びコンタクトホール(208)の底部に位置する酸化物層(210)を除去し、シリサイド層(214)を露出させるステップを含む方法も提供される。
（もっと読む）

ソフト・リソグラフィのパターン化工程によって基板（２４）上にパターン化された自己組織化単分子層（２０）を形成する方法であって、その方法は、ａ）前記パターン化された自己組織化単分子層（２０）の必要なパターンを画定するためのパターン化手段（１０）を提供すること、ｂ）前記基板（２４）の表面（２２）上に自己組織化単分子層（２０）を形成すること、ｃ）前記パターン化手段（１０）を前記基板（２４）の前記表面に適用することであって、前記パターン化手段（１０）が前記基板表面の選択された領域に修飾剤を送達するように配置され、前記選択された領域が前記必要なパターン又はそのネガに対応し、前記修飾剤が化学物質を含み、且つ前記選択された領域で、前記自己組織化単分子層（１０）の分子と前記基板（２４）の前記表面との間の相互作用の強さを変えるように配置されること、並びにｄ）ステップｃ）の後、その分子と前記基板の前記表面との間でより低い相互作用の強さを示す前記自己組織化単分子層（２０）の領域を選択的に除去又は置換し、それによって前記必要なパターンを有する自己組織化単分子層（２０）を形成することを含む。修飾剤は、工程の要求に応じて、自己組織化単分子層の分子と基板の最上面との間の相互作用の強さを弱める又は高めるように選択されてもよい。
（もっと読む）

低Ｋ誘電体複合層（２６，２８）は、低ｋバリア層（２６）及びバリア層（２６）上の低Ｋ誘電体層（２８）により形成される。結果的に疎水性の上部表面を有するように堆積するバリア層（２６）を酸素プラズマで処理して表面を疎水性から親水性に改質する。後続の水を用いた洗浄は、バリア層（２６）の表面の改質に起因して歩留まりを低下させるバリア層（２６）上の欠陥を取り除くために非常に効果的である。水を用いた洗浄の後、低Ｋ誘電体層（２８）をバリア層（２６）の表面上に形成して低Ｋ誘電体である複合層（２６，２８）を完成させる。
（もっと読む）

ビアの中に有機プラグを形成する方法について記述する。ビアはシリコン含有誘電体を含む集積回路（ＩＣ）構造中に存在する。有機プラグを形成する方法は底部反射防止膜等の有機化合物を塗布することを含む。その有機化合物はビアを占める。そして、その方法は反応装置に一酸化二窒素（Ｎ_２Ｏ）ガスを供給することに進み、そして反応装置中でプラズマを生成する。有機化合物の多くの部分が除去されて、ビアを占める有機プラグを残す。有機プラグは、典型的には、デュアルダマシンプロセスにおいて形成される。 （もっと読む）

【課題】集束放射線（５２）によるヒューズ・リンク除去中に電気的構造体（２５）を保護するための構造および対応する形成方法を提供すること。
【解決手段】構造体（１）は、ヒューズ要素（２）と、保護プレート（１０）と、第１誘電体層（１４）と、第２誘電体層（４）とを含む。構造体（１）は、半導体デバイス（５）内に形成される。保護プレート（１０）は、ダマシン・プロセスを使用して第１誘電体層（１４）内に形成される。第２誘電体層（４）は、保護プレート（１０）および第１誘電体層（１４）上に形成される。ヒューズ要素（２）は、第２誘電体層（４）上に形成される。ヒューズ要素（２）は、レーザビーム（５２）で切断されるように構成される。第２誘電体層（４）の誘電率は、第１誘電体層（１４）の誘電率より大きい。保護プレート（１０）は、第１誘電体層（１４）をレーザビーム（５２）のエネルギーから遮蔽するように構成される。 （もっと読む）

底部電極（１１）及び又はキャパシタ誘電体上に導電性平滑化層（１６、１９）を形成することにより、幾何学的に高くされた電場を低下させると共に、電極を平滑化することで、形成されるＭＩＭキャパシタの信頼性を向上させることができる。一実施形態において、難溶性窒化物で形成された第１のキャッピング層（１４）上には、難溶性金属又は難溶性金属リッチ窒化物を含む第１の層（１６）が形成される。更に、キャパシタ誘電体上には、難溶性金属（１８）又は難溶性金属リッチ窒化物を含む第２の層（１９）が形成される。導電性平滑化層（１６、１９）は、例えば、ゲート電極とゲート誘電体との間のトランジスタ等の他の半導体装置にも使用される。
（もっと読む）

【課題】 低静電容量配線のための調節可能な自己整合型エアーギャップ誘電体を形成すること。
【解決手段】 調節可能で自己整合型の低静電容量集積回路のエアーギャップ構造は、相互接続層上で第二相互接続部に隣接する第一相互接続部と、該第一相互接続部及び該第二相互接続部の隣接する側部に沿って形成されたスペーサと、該第一相互接続部と該第二相互接続部との間に形成されたエアーギャップとを含む。エアーギャップは、第一相互接続部及び第二相互接続部の少なくとも一方の上面より上方で、かつ、該第一相互接続部及び該第二相互接続部の少なくとも一方の下面より下方に延び、スペーサ間の距離が該エアーギャップの幅を定める。エアーギャップは、第一相互接続部及び第二相互接続部の隣接する側部に自己整合する。 （もっと読む）

本発明は、電流が電気導体を流れるときに回路構成の少なくともさらにもう１つの部分に作用する磁界を生成する少なくとも１つの電気導体（４０）を有する集積回路構成を提供している。電気導体（４０）は、この回路構成のこの少なくともさらにもう１つの部分に向かって方向付けられた第１の側を有し、導電材料の主要線（４１）と、その第１の側に接続され、磁性材料から成る少なくとも１つの磁界形成ストリップ（４２）を備える。磁界形成ストリップ（４２）により、電気導体（４０）上の磁界プロファイルの不均一性が、低下される。
（もっと読む）

【課題】 製造されるポリシリコン・レジスタのシート抵抗の許容誤差をより正確に制御する精密ポリシリコン・レジスタを製造するためのプロセスを提供する。
【解決手段】 プロセスは、一般に、部分的に形成されたポリシリコン・レジスタを有するウェハに対して、エミッタ／ＦＥＴ活性化高速熱アニール（ＲＴＡ）を行うステップと、それに続いて、保護誘電体層をポリシリコン上に堆積させるステップと、ドーパントを該保護誘電体層を通して該ポリシリコンに注入して、ポリシリコン・レジスタの抵抗を定めるステップと、シリサイドを形成するステップとを含む。 （もっと読む）

半導体構成部品に導電性ビアを形成するための方法が開示される。この方法は、第１の表面及び反対側の第２の表面を有する基板１１２を設けるステップを含む。この基板に、第１の表面と反対側の第２の表面の間に延びる少なくとも１つの穴１１８が形成される。基板のこの少なくとも１つの穴を画定している側壁にシード層１２８が形成され、導電層１３０でコーティングされ、この少なくとも１つの穴の内部の残りの空間に、導電性材料又は非導電性充てん材料１３６が導入される。基板を貫通した導電性ビアを、ブラインド・ホールを使用して形成する方法も開示される。本発明の導電性ビアを含む基板を有する半導体構成部品及び電子システムも開示される。
（もっと読む）