【課題】 絶縁膜に埋め込まれた配線同士の間における短絡を防止する。
【解決手段】 基板１００上に形成されたＦＳＧ膜１０９に複数の配線用溝１１０を形成した後、各配線用溝１１０が完全に埋まるようにＦＳＧ膜１０９の上にバリアメタル膜（窒化タンタル膜１１１）及び配線用導電膜（銅膜１１２及び１１３）を順次堆積する。その後、各配線用溝１１０の外側の銅膜１１２及び１１３を研磨により除去した後、各配線用溝１１０の外側の窒化タンタル膜１１１を研磨により除去する。その後、研磨時に基板１００に付着した異物を除去した後、ＦＳＧ膜１０９の表面を研磨する。 （もっと読む）

【課題】銅配線の寿命を増大させ、同時に、密着性を高め、ストレスマイグレーション耐性を向上させる。
【解決手段】Ｃｕ１６とバリアメタル１２、あるいはＣｕ１６とキャップ層１９との界面近傍に、不純物１５を固溶させる、不純物１５を析出させる、非晶質Ｃｕ１４を存在させるまたはＣｕとの化合物を形成することにより、界面近傍の空孔を減らし、Ｃｕのエレクトロマイグレーション（ＥＭ）に対する界面拡散の寄与を減少させ、寿命を増大させ、同時に、密着性を高め、ストレスマイグレーション耐性を向上させた。 （もっと読む）

【課題】 配線遅延を抑止し配線の微細化及び多層配線化を可能とする配線構造、及び当該配線構造の材料に固有の諸問題、例えば一方の材料の他方の材料への溶出等の不都合を解決して、信頼性の高い配線構造を実現する。
【解決手段】 Ｃｕ配線１０１と電気的に接続されるWプラグ１０２を形成するに際して、■ＷＦ₆ガスを一定時間連続して供給する工程、■。ＷＦ₆ガス雰囲気を一定時間連続して排気除去する工程、■ＳｉＨ₄ガスを一定時間連続して供給する工程、■ＳｉＨ₄ガス雰囲気を一定時間連続して排気除去する工程からなる一連工程（工程■〜■）を繰り返し行い、Ｗ核形成を行う。 （もっと読む）

【課題】 ＣＭＯＳ製造技術を利用し、フォトマスキングを使用しないバック・エンド処理を利用する三次元ソレノイドの製造方法を開示する。
【解決手段】 この方法では、異なる残留応力ないし熱膨張係数を有する金属からなる二重層金属構造で各々形成された二つのサスペンド・アームが、二つのアームの中間にＡｌＣｕに形成された誘導コイルに結合されるように利用される。二酸化シリコンの絶縁層がサスペンド・アームから除去されると、アームの自由端が上方に湾曲し、誘導コイルが半導体基板の表面から三次元構造に立ち上がる。 （もっと読む）

【課題】本発明の課題は、多層構造の配線層に加わるパッケージの熱収縮による応力を効果的に緩和し、チップの保護膜であるパッシベーション膜のクラックの発生などを防止できる半導体装置を提供することである。
【解決手段】上記課題は、半導体基板１１上に層間絶縁膜１４を介して下層配線と１３上層配線１５とが形成される多層配線構造を備えた半導体装置において、層間絶縁膜１４の面積が広くとれるように該層間絶縁膜１４に開ける開口を小さくすることを特徴とする多層配線構造を備えた半導体装置にて解決される。 （もっと読む）

【課題】 アルミニウムを主成分とする導体膜パターンを有する半導体集積回路装置の信頼性を向上させる。
【解決手段】 アルミニウムを主成分とする導体膜１６ｄを有する第１層配線Ｌ１をドライエッチング法によってパターニングした後、その加工側壁の側壁保護膜１８およびエッチングマスクとして使用したフォトレジストパターン１７ａをプラズマアッシング処理によって除去する。続いて、絶縁膜１５ｂおよび第１層配線Ｌ１の表面に付着した塩素成分を、酸素ガスとメタノールガスとの混合ガスを用いたプラズマアッシング処理によって除去する。この際、フォトレジストパターン１７ａ等のアッシング除去処理時は、ウエハの主面温度が相対的に低くなるようにし、塩素成分の除去処理時は、ウエハの主面温度が相対的に高くなるようにする。また、それらのプラズマアッシング処理を別々の処理室で行う。 （もっと読む）

【課題】感光性絶縁膜を用いたダマシン配線法により、微細で信頼性の高い多層配線構造を形成する。
【解決手段】感光性ポリシラザンを主成分とした感光性絶縁膜で第１ビアホール６を有するビアホール用絶縁膜７を形成し、全面にスピン塗布法で第２の感光性絶縁膜８を形成する。そして、フォトリソグラフィ法による露光／現像のみで上記第１ビアホール６の上部に配線溝９あるいは第２ビアホール１０を形成する。そして、この配線溝９および第２ビアホール１０に導電体材料を埋め込んでデュアルダマシン配線を形成する。ここで、感光性絶縁膜の下層に反射防止機能を有しそのまま層間絶縁膜として使用できる絶縁膜を形成する。 （もっと読む）

【課題】 低コストにて歩留まり，信頼性，電気的特性の高い半導体装置を作製する。
【解決手段】 絶縁膜６０上の下層絶縁膜６１に銅の下層配線６２を形成（Ｓ６１）した後、プラズマＣＶＤ法により層間絶縁膜６３，ストッパ膜６４を順次形成し、ストッパ膜６４における下層配線６２上に孔６４ａを形成してから、ドライエッチングして層間絶縁膜６３にコンタクトホール６３ａを形成する（Ｓ６２）。その後、上層絶縁膜６５を形成しマスク６６を介してドライエッチングすることにより、上層絶縁膜６５に溝部６５ａを形成すると共に、コンタクトホール６３ａ中の上層絶縁膜６５を除去する（Ｓ６３）。そして、バリア膜６７を形成（Ｓ６４）した後、Ｃｕ−Ｎｉ膜，Ｃｕ−Ｚｎ膜，Ｃｕ−Ｚｎ−Ｎｉ膜のうち何れかを堆積してシード膜６８を形成する（Ｓ６５）。 （もっと読む）

【課題】 導体層の研磨中に導体層の剥がれを防止できる配線基板の製造方法を提供することを目的とする。
【解決手段】 基板１０の一方の面１０ａに少なくとも孔１０ｂを形成する工程と、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上と、孔１０ｂの内面上とに、めっき給電層１４を形成する工程と、電解めっきにより、めっき給電層１４を介して、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上に形成され、かつ孔１０ｂを埋め込む金属層１８を形成する工程と、金属層１８を研磨することにより、孔１０ｂに金属層１８が埋め込まれた金属層のパターン１７ａ，１７ｂを形成する工程とを有する。 （もっと読む）

【課題】 銅を配線材として用いても、微細な配線構造の形成が可能で、製造の工程数が少なく、低コスト化が可能な配線構造を提供する。
【解決手段】 半導体素子が形成された基板上に絶縁膜１０３が多層形成され、絶縁膜１０３に形成された配線溝およびビアホールに金属配線剤が充填されて、配線および接続プラグが形成された配線構造において、絶縁膜１０３のうち少なくとも一層が対電子線感光性を有する材料から形成されており、絶縁膜１０３の層間にはバリア絶縁膜１０４を有し、前記金属配線剤は銅を含むものである。 （もっと読む）

【課題】 半導体装置の層間絶縁膜などとして有用な低誘電率の膜を形成する方法と、この方法により形成される膜を提供すること。
【解決手段】 基材上に膜を成長させるのに十分な化学気相成長条件下で、シリルエーテル、シリルエーテルオリゴマー又は１以上の反応性基を有する有機ケイ素化合物を含む、有機ケイ素前駆物質を反応させて、約３．５以下の誘電率を有する層間絶縁膜を形成する。 （もっと読む）

【課題】 微細トランジスタと高耐圧トランジスタの線幅バラツキを低減する。
【解決手段】 Ｐ型の半導体基板１上の段差部を境にしてＰ型ウエル２及びＮ型ウエル３が形成されたものにおいて、段差低部に形成される前記Ｐ型ウエル２上に第１線幅を有する第１のトランジスタ（微細トランジスタ）が形成され、段差高部に形成される前記Ｎ型ウエル３上に第１のトランジスタよりも線幅の太い第２線幅を有する第２のトランジスタ（高耐圧トランジスタ）が形成されていることを特徴とする。 （もっと読む）

【課題】複数の半導体チップを配線基板に積層しても、半導体チップを積層した半導体装置の厚みおよび基板面積の増大および半導体チップ間の配線長の増加を招かない半導体チップ、その製造方法および半導体装置等を提供する。
【解決手段】半導体基板１３と、半導体基板１３の第１の面１４に形成された第１の外部電極２１と、半導体基板１３の第２の面１７に形成された第２の外部電極２２と、半導体基板１３に形成された貫通孔１６とを有し、貫通孔１６は第２の面１７となす内角が鈍角をなして形成された斜面１５に設けられ、第１の外部電極２１と第２の外部電極２２とは、貫通孔１６の内壁および斜面１５を経由して形成された導電パターン１９により電気的に接続されている。 （もっと読む）

【課題】 銅を配線材として用いても、微細な配線構造の形成が可能で、製造の工程数が少なく、低コスト化が可能な配線構造の製造方法を提供する。
【解決手段】 配線構造の製造方法が、半導体素子２０１の上にＷプラグ２０３（下層配線）が形成された基板上に、対電子線感光性を有する材料を含む第二層間絶縁膜２０４（絶縁膜）を形成する工程と、第二層間絶縁膜２０４に電子線を照射して、第二層間絶縁膜２０４を露光する工程と、第二層間絶縁膜２０４を現像して未露光部を除去し、配線溝および／またはビアホールおよび／またはコンタクトホールを形成する工程とを有する。 （もっと読む）

【課題】 物理的に接着力が向上し、電気的には接触抵抗が良好な特性を有する表示素子用配線及びこれを利用した薄膜トランジスタ基板並びにその製造方法を提供することを目的とする。
【解決手段】 表示素子用配線を、低融点金属の合金元素が少なくとも一つ以上合金されているＡｇ合金で形成する。液晶表示パネルにおいて、このような表示素子用配線を用いてゲート配線２２，２４，２６及びデータ配線６５，６６，６８を形成すれば、接触部で他の導電物質と連結される過程で腐食が発生して素子の特性を低下させるのを防止できる。 （もっと読む）

【課題】 上層配線層と下層配線層とを、アスペクト比の高いビアコンタクトで接続した多層配線構造を提供する。
【解決手段】 多層配線構造のビアコンタクト形成工程が、ビアホールの底面上に触媒層を設け、触媒層上にビアホールの上方に向ってめっき金属層を成長させ、めっき金属層でビアホールを充填する無電解めっき工程からなる。 （もっと読む）

【課題】シールドによる配線容量の増加を抑え、シールド効果も補償できる多層配線構造を提供する。
【解決手段】半導体基板１００上の酸化膜４上に所定の間隔で平行に配置された下層メタル配線３と、下層メタル配線３上の層間絶縁膜５上に下層メタル配線３と平行でかつ下層メタル配線３間に位置するように配置されたシールド用の配線メタル配線１と、メタル配線１上の層間絶縁膜６上に下層メタル配線３と重なるように配置された上層メタル配線２とから多層配線を構成し、シールド効果と同時に上層メタル配線２の全容量値の低減を図る。 （もっと読む）

【課題】 機械的強度が強く、かつ、放熱性に優れた半導体装置を提供する。
【解決手段】 シリコン基板１０上に形成される配線層のうち、第１層から第３層を、コンタクト部１１及びビア１４ａ，１４ｂにタングステン、配線１３ａ〜１３ｃに銅をそれぞれ用いてシングルダマシン工程によって形成し、第４層から第６層を、ビア１５ａ〜１５ｃ及び配線１３ｄ〜１３ｆに銅を用いてデュアルダマシン工程によって形成し、かつ、第４層から第６層におけるビア１５ａ〜１５ｃの径を第１層から第３層におけるコンタクト部１１及びビア１４ａ，１４ｂの径の１２．９倍以上とする。 （もっと読む）

【課題】 エレクトロマイグレーション耐性と、ストレスマイグレーション耐性を同時に向上させる多層配線構造及びその製造方法を提供する。
【解決手段】 ＡｌＣｕ膜１０３Ｃと、厚みが０〜１５ｎｍのＴｉ膜との反応によりＡｌ₃ Ｔｉ層１０３ＤをＡｌＣｕ膜とＴｉＮ膜の界面に形成することにより、界面拡散を抑制し、かつＡｌ₃ Ｔｉ層形成時に発生する引張り応力を低減し、ＥＭ耐性を向上させる。その後のＦＳＧ膜１０４ＡをＨＤＰ−ＣＶＤ法で成膜する際に、ウェハ裏面に不活性ガスを流してウェハを冷却し、ウェハ温度を４５０℃以下にすることにより、ＦＳＧとＡｌＣｕの熱膨張率差に起因するＡｌＣｕ膜の残留引張り応力の発生を低減し、ＳＭ耐性及びＥＭ耐性を向上させる。さらに、ＦＳＧ膜の上にＳｉＯＮ膜を設けることにより、ＦＳＧ膜の遊離フッ素の上方への拡散を阻止して、上層配線の剥がれを防止する。 （もっと読む）

【課題】 比抵抗の低い半導体基板の上であっても、その上に形成した高周波用伝送線路の伝送損失を抑制できるようにする。
【解決手段】 信号線１０３およびグランド線１０４と半導体基板１０１との間に介在する絶縁膜１０２と、信号線１０３の両側の半導体基板１０１に形成された溝１０５とを備え、信号線１０３およびグランド線１０５は、半導体基板１０１に接している辺より半導体基板１０１に垂直な隣辺の方が長い長方形状の断面を有する。 （もっと読む）