【課題】ダマシン配線に含まれる不純物の濃度を低下させて、配線中の欠陥を低減させる事が可能な半導体装置の製造方法を提供する。
【解決手段】ウェハＷ上の層間絶縁膜１に幅が０．３μｍ以下の細幅配線溝１ａ及び幅が０．３μｍを超える太幅配線溝１ｂを形成する。層間絶縁膜１上にバリアメタル膜２及びシード膜３を形成する。その後、細幅配線溝１ａ全体に埋め込まれ、かつ太幅配線溝１ｂの一部に埋め込まれるように膜４を電解めっき法により形成する。太幅配線溝１ｂの他の部分に埋め込まれるように膜４よりも不純物濃度が低い膜５をスパッタ法により形成する。熱処理により膜４中の不純物を膜５中に拡散して、配線膜６を形成する。最後に層間絶縁膜１上の不要なバリアメタル膜２及び配線膜６を除去し、細幅配線と太幅配線を形成する。 （もっと読む）

【課題】 セルフアライン形成技術によりセルフアライン形成領域の絶縁膜に形成されたコンタクトホールの径に比較してさらに開孔幅の大きな穴部を絶縁膜の上部に形成するためセルフアライン形成領域を再度エッチング処理する必要があったとしても、セルフアライン形成領域内のセルフアラインマスク膜に悪影響が及ぼされることなく、さらにセルフアライン形成領域に対して複数回に分けて接続配線を埋込み形成する必要をなくす。
【解決手段】 領域ＣＢ２に対して第１のコンタクトホール１６を形成した後、フォトレジスト３８、塗布型酸化膜３９、フォトレジスト４０の３層構造の多層レジスト構造４１を形成し、第５のシリコン酸化膜２３の上部に穴部２４および２５を形成する。 （もっと読む）

【課題】 多孔質絶縁膜を含む層間絶縁膜の誘電率を実効的に低減させ、微細で高信頼性のダマシン配線を有する半導体装置の実用化を容易にする。
【解決手段】 下層配線１上に多孔質の第１低誘電率膜２ｂを含む第１層間絶縁膜２が形成され、第１低誘電率膜２ｂに設けられたビアホール３の側壁に第１サイドウォールメタル４が形成され、その後に第１エッチングストッパー層２ａがエッチングされて下層配線１が露出される。そして、ビアホール３内にビアプラグ５が埋め込まれる。同様に、多孔質の第２低誘電率膜６ｂを含む第２層間絶縁膜６のトレンチ７内の側壁に第２サイドウォールメタル８設けられた後に第２エッチングストッパー層６ａがエッチングされ上記ビアプラグ５に接続する上層配線９が形成される。 （もっと読む）

【課題】 基板表面に配線用の微細凹部を形成した後の一連の配線形成処理を、ドライ処理とウェット処理の混合した処理を経ることなく連続的に安定して行えるようにする。
【解決手段】 表面に堆積した絶縁膜６２の内部に配線用の微細凹部６４を形成した基板Ｗを用意し、この基板Ｗの表面にウェット処理によりバリア層６８を形成し、このバリア層６８の表面にウェット処理によりシード層７０を形成し、このシード層形成後の基板の表面にウェット処理により配線層７２を形成する。 （もっと読む）

基板を処理する方法であって、フェニル基を含む有機シリコン化合物を含む処理ガスを処理チャンバに供給するステップと、処理ガスを反応させて低ｋ誘電物質によるダマシン又はデュアルダマシン適用においてバリヤ層として用いられる低ｋシリコンカーバイドバリヤ層を堆積させるステップとを含む、前記方法が提供される。低ｋシリコンカーバイドバリヤ層上に酸素を含まない有機シリコン化合物を含む処理ガスからのシリコン原子にフェニル基がほとんど結合されていないシリコンカーバイドキャップ層を堆積する方法が提供される。
（もっと読む）

【課題】半導体装置の更なる微細化に対応可能な、微細化されたコンタクトが確実に形成された素子特性に優れ、歩留まりの良い半導体装置、およびその製造方法を得る。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、前記ゲート電極を覆うエッチング保護膜を形成する工程と、前記エッチング保護膜を覆うように前記半導体基板上にバリアメタル層を形成する工程と、前記バリアメタル層上に導電性材料を堆積して導電性膜を形成する工程と、前記導電性膜上にレジストマスクを形成する工程と、前記レジストマスクをエッチングマスクとして前記導電性膜を選択的にエッチング除去してコンタクトを形成する工程と、前記レジストマスクを除去する工程と、前記半導体基板上における前記導電性膜がエッチング除去された領域に絶縁性材料を堆積して層間絶縁膜を形成する工程と、を含む。 （もっと読む）

【課題】 導電膜が正常にパターニングされて配線が形成されていることを、少ない労力で確認することができるようにする。
【解決手段】 層間絶縁膜８上に導電膜を形成する工程と、前記導電膜をパターニングすることにより、チップ領域１ａに配線１０ａ〜１０ｃを形成すると共に、スクライブライン１ｂ上に、複数のダミー配線３１〜３３を互いに平行に形成する工程と、複数のダミー配線３１〜３３相互間の抵抗値を測定する工程とを具備する。最外側に位置するダミー配線３１，３３それぞれに接続するパッド３４，３５を形成し、このパッド３４，３５に抵抗計の端子を接触させてもよい。 （もっと読む）

【課題】 工程を複雑にすることなく実装の際の強度及び精度を向上させることが可能な半導体装置及びその製造方法を提供する。
【解決手段】 ダイシングラインＤＬに沿って半導体基板１０の裏面に溝１４を形成する。さらに半導体基板１０の裏面からパッド電極１１に到達するビアホール１６を形成する。そして、ビアホール１６内に埋め込み電極１８を形成し、それと接続してダイシングラインＤＬ近傍に延びる配線層１９を形成する。配線層１９の端部には導電端子２１を形成する。そして、ダイシングラインＤＬに沿ったダイシングにより、裏面の端部に傾斜面１ｓを有した半導体装置１が完成する。半導体装置１がリフロー処理により回路基板３０に接続される際、流動性の増した導電性ペーストが、導電端子２１及び傾斜面１ｓを覆う。ここで、半導体装置１の外縁における回路基板３０上には、サイドフィレットを含む導電性ペースト４０ａ，４０ｂが形成される。 （もっと読む）

【課題】 貫通電極用の貫通孔の形成時間を短縮化することで生産性を向上させた半導体チップの製造方法を提供する。
【解決手段】 まず、第１の絶縁膜３をマスク部材としてシリコン基板１の上面側に第１のトレンチ７ａを例えばボッシュプロセスを用いて形成する。次に、第２の絶縁膜５をマスク部材としてシリコン基板１の裏面側に、第１のトレンチ７ａに連通する第２のトレンチ７ｂを同じくボッシュプロセスを用いて形成する。そして、これにより形成された貫通孔８内に絶縁膜を形成した後、その貫通孔８内に導電性材料を充填して貫通電極２を形成する。 （もっと読む）

本発明の方法は、動作レシピに従って半導体デバイスの構造を形成するプロセスを少なくとも１つ実行するステップを有する。この構造の電気的性能特性が測定される。測定で求めた電気的性能特性とその電気的性能特性の目標値とが比較される。この比較に基づいて、操作レシピの少なくとも１つのパラメータが決定される。システム（１０，１００）は、プロセス装置（３０〜８０，２００，２１０，２２０，２３０）、計測装置（３０〜８０，２５０）およびコントローラ（１４０）を備える。プロセス装置（３０〜８０，２００，２１０，２２０，２３０）は、操作レシピに従って半導体デバイスの構造を形成するプロセスを少なくとも１つ実行するように構成されている。計測装置（３０〜８０，２５０）は、構造の電気的性能特性を測定するように構成されている。コントローラ（１４０）は、測定で求めた電気的性能特性とその電気的性能特性の目標値とを比較して、この比較に基づいて操作レシピの少なくとも１つのパラメータを決定するように構成されている。
（もっと読む）

【課題】 半導体装置の小型化を可能にする。
【解決手段】 基板２１上のエピタキシャル層２２に、ゲート電極３２と、ｎ^-型オフセットドレイン領域３５、ｎ型オフセットドレイン領域３９およびｎ⁺型ドレイン領域４２からなるドレイン領域と、ｎ^-型ソース領域３６およびｎ⁺型ソース領域４３からなるソース領域とを有するＬＤＭＯＳＦＥを形成するとともに、ｎ型ウエル２７上に複数のショットキ電極５２を形成してショットキ電極５２およびｎ型ウエル２７間にショットキ接合を形成することでショットキダイオード素子を形成している。複数のショットキ電極５２はプラグ６３およびアノード電極７４を介して互いに電気的に接続されている。複数のショットキ接合部の間および両側に設けられたｎ⁺型半導体領域４４は、プラグ６３およびカソード電極７３を介して互いに電気的に接続されている。 （もっと読む）

【課題】 シリコンを含むＮ型の導電領域と直接接続される導電パターンの形成時に、Ｎ型の導電領域と接続される部分のコンタクト抵抗の増大を防止し、バリア膜の厚さ増大に伴う導電パターンの寄生容量の増大を防止できる半導体素子の製造方法を提供すること。
【解決手段】 シリコンを含むＮ型の導電領域（２０７）にＮ型の不純物をドープして、Ｎ型の高濃度不純物拡散領域（２１２）を形成する工程と、ＣＶＤ法を用いて高濃度不純物拡散領域（２１２）上にバリア用第１金属膜を蒸着し、高濃度不純物拡散領域（２１２）のシリコンと前記第１金属膜の金属とを反応させて、高濃度不純物拡散領域（２１２）と前記第１金属膜との間の界面に金属シリサイドを形成する工程、前記第１金属膜上に導電膜を形成する工程、及び、前記導電膜と前記第１金属膜とを選択的にエッチングして、導電パターンを形成する工程を含む。 （もっと読む）

【課題】 集積度を維持しつつ、エレクトロマイグレーション耐性およびストレスマイグレーション耐性が優れ、高信頼性を有する金属薄膜および多層配線の形成方法ならびにそのような金属薄膜および多層配線を備えた薄膜基板を提供する。
【解決手段】 基板１上に金属薄膜３および熱エネルギーを吸収する熱吸収層４を形成し、熱吸収層４に対して第１のパルスレーザビームＥ１を照射することにより金属薄膜３に対して第１の加熱処理を施して再結晶化し、熱吸収層４を所定の形状にパターニングして基板全面に対してさらに第２のパルスレーザビームＥ２を照射することにより、金属薄膜３に対して高温領域および低温領域を有する選択的な温度分布で第２の加熱処理を施し、低温領域を核として、金属薄膜３を面内において熱吸収層４の形状に基づいた態様で再結晶化するようにしたので、粒界３重点が存在しにくい金属配線を形成することができる。 （もっと読む）

【課題】 工程を大幅に増加させずに導電層を形成しやすい形状のコンタクトホールの形成、特にウェットエッチング後にドライエッチングをより確実に行うことによってコンタクトホールの形状不良を低減することができる半導体装置の製造方法を提供する。
【解決手段】 シリコン基板１上に形成されている層間絶縁膜２上に第１マスク３を形成する第１マスク形成工程と、層間絶縁膜２の途中までエッチングして第１凹部４ａを形成する第１エッチング工程と、第１マスク３を除去する第１マスク除去工程と、第１エッチング工程により形成された第１凹部４ａ内に開口部を有するように第２マスク５を形成する第２マスク形成工程と、層間絶縁膜をシリコン基板１の表面に達するまでエッチングしてコンタクトホール４を形成する第２エッチング工程と、第２マスク５を除去する第２マスク除去工程とを有する。 （もっと読む）

【課題】 シリコンゲルマニウム犠牲層を使用して半導体素子の微細パターンを形成する方法、及びそれを用いた自己整列コンタクトを形成する方法を提供する。
【解決手段】 基板上に導電性物質膜、ハードマスク膜及び側壁スペーサを含む導電ライン構造物を形成し、基板の全面に少なくとも導電ライン構造物の高さと同じであるか、またはそれ以上の高さにシリコンゲルマニウム（Ｓｉ_１−ＸＧｅ_Ｘ）犠牲層を形成し、犠牲層上にコンタクトホールを限定するフォトレジストパターンを形成した後、犠牲層を乾式エッチングすることで基板を露出させるコンタクトホールを形成し、ポリシリコンを使用してコンタクトホールを埋め込む複数のコンタクトを形成した後に残留する犠牲層を湿式エッチングした後、その領域にシリコン酸化物を満たして第１層間絶縁層を形成する半導体素子の自己整列コンタクトの形成方法。 （もっと読む）

【課題】 工数や手間の増大を招くことなく、半導体基板の汚染を防止できる貫通電極の形成方法を提供すること。
【解決手段】 シリコン基板１に非貫通孔を形成し、この非貫通孔の底面からシリコン基板１に不純物を添加して、不純物添加部２を形成する。非貫通孔の側面および底面に表面側絶縁膜３を形成し、表面側絶縁膜３の内側に埋め込み電極４を形成する。シリコン基板１の裏面部分を除去して、不純物添加部２を裏面に露出させる。シリコンに対してエッチングレートが高いエッチングによって、不純物添加部２を、埋め込み電極４に対してセルフアライメントした状態で除去できる。 （もっと読む）

【課題】 寄生容量の増加を抑制しつつ、所望のゲート耐圧を有するパワーＭＩＳＦＥＴを製造できる技術を提供する。
【解決手段】 基板上に多結晶シリコン膜を堆積し、その多結晶シリコン膜で溝部７、８を埋め込んだ後、その多結晶シリコン膜をパターニングすることにより、活性セル領域においては溝部７内にてゲート電極１１を形成し、ゲート配線領域においては溝部８内を埋め込み、一部が溝部８内から連続して溝部８の外部に延在し、ゲート電極１１と電気的に接続するゲート引き出し電極１２を形成し、溝部８外のゲート引き出し電極１２には、ゲート引き出し電極１２の端部から延在するスリット１４を形成する。その後、基板上に酸化シリコン膜１９およびＢＰＳＧ膜２０を堆積する。 （もっと読む）

【課題】半導体装置におけるセルフアラインドコンタクトを形成する製造方法であって、基板のコアエリアとターミネーションエリアの一部分まで拡張してトレンチをエッチングで形成する方法を提供する。
【解決手段】第一の酸化物はトレンチの壁部に隣接した前記基板上に生成される。ポリシリコン層は前記コアエリアと前記ターミネーションエリアに蒸着される。このポリシリコン層は、前記コアエリアの前記トレンチの一部分にゲート領域を形成するように選択的にエッチングされる。このポリシリコン層のエッチングは、また、前記ゲートインターコネクト領域の第一部分を前記ターミネーションエリアの前記トレンチ部分に形成し、ゲートインターコネクト領域の第二部分を前記ターミネーションエリアにおける前記トレンチの外側に形成する。 （もっと読む）

【課題】 誘電体膜の段差被覆性がよく、かつ誘電体物質の廃棄量を少なくする。
【解決手段】 下地膜８上に、パターニングされた下部電極１１を形成する工程と、インクジェット方式の塗布機構を用いて、下部電極１１上に誘電体物質を塗布する工程と、塗布された誘電体物質を加熱することにより、下部電極１１上に誘電体膜１２を形成する工程と、誘電体膜１２上に上部電極を形成する工程とを具備する。上部電極を形成する工程は、下地膜８上及び誘電体膜１２上に層間絶縁膜を形成する工程と、層間絶縁膜に、誘電体膜上に位置する開口部を形成する工程と、開口部の中及び層間絶縁膜上に導電体を堆積する工程と、層間絶縁膜上から導電体を除去することにより上部電極を形成する工程とを具備する。 （もっと読む）

導電構造（１００）のある実施態様は、第１の導電層（１１０）および第２の導電層（１２０）を有する。第２の導電層は、第１の導電層のほぼ全長にわたり、第１の導電層に接触している。第２の導電層は第１の導電層の上方にある。非導電層（１３０）は、第１の導電層および第２の導電層に接触している。電流は第１の導電層および第２の導電層を通じて伝搬する。
（もっと読む）