半導体集積回路装置の製造方法
【課題】 アルミニウムを主成分とする導体膜パターンを有する半導体集積回路装置の信頼性を向上させる。
【解決手段】 アルミニウムを主成分とする導体膜１６ｄを有する第１層配線Ｌ１をドライエッチング法によってパターニングした後、その加工側壁の側壁保護膜１８およびエッチングマスクとして使用したフォトレジストパターン１７ａをプラズマアッシング処理によって除去する。続いて、絶縁膜１５ｂおよび第１層配線Ｌ１の表面に付着した塩素成分を、酸素ガスとメタノールガスとの混合ガスを用いたプラズマアッシング処理によって除去する。この際、フォトレジストパターン１７ａ等のアッシング除去処理時は、ウエハの主面温度が相対的に低くなるようにし、塩素成分の除去処理時は、ウエハの主面温度が相対的に高くなるようにする。また、それらのプラズマアッシング処理を別々の処理室で行う。
【解決手段】 アルミニウムを主成分とする導体膜１６ｄを有する第１層配線Ｌ１をドライエッチング法によってパターニングした後、その加工側壁の側壁保護膜１８およびエッチングマスクとして使用したフォトレジストパターン１７ａをプラズマアッシング処理によって除去する。続いて、絶縁膜１５ｂおよび第１層配線Ｌ１の表面に付着した塩素成分を、酸素ガスとメタノールガスとの混合ガスを用いたプラズマアッシング処理によって除去する。この際、フォトレジストパターン１７ａ等のアッシング除去処理時は、ウエハの主面温度が相対的に低くなるようにし、塩素成分の除去処理時は、ウエハの主面温度が相対的に高くなるようにする。また、それらのプラズマアッシング処理を別々の処理室で行う。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装置の製造技術に関し、特に、レジスト膜をエッチングマスクとしたエッチング処理により、アルミニウム（Ａｌ）を主成分とする導体膜をパターニングした後のレジスト膜の除去技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】通常、アルミニウムを主成分とする導体膜のエッチング処理後のレジスト膜は、例えば酸素ガス（Ｏ2）とフッ素（Ｆ）を含むガスとの混合ガスを用いたプラズマ処理により灰化（アッシング（Ashing））することで除去している。しかし、この方法においては、エッチング処理時に上記導体膜の表面に付着した塩素（Ｃｌ）を充分に除去することができないので、エッチング処理後、ウエハを大気中に搬出した際またはウエハを洗浄する際に上記塩素と大気中の水分や洗浄液中の水とが反応することで塩酸を形成し上記導体膜を腐蝕させてしまう、いわゆるコロージョンの問題が発生する。そこで、酸素ガスと水素（Ｈ）を含むガスとの混合ガスを用いたプラズマ処理を施すと、レジスト膜の除去とともに、上記導体膜の表面に付着した塩素を良好に除去することができるので、上記腐蝕の発生を抑制できる。
【０００３】なお、アルミニウムを主成分とする導体膜のエッチング処理後のレジスト除去技術については、例えば特開平５−１０９６７３号公報に記載があり、ドライエッチング中に形成された側壁保護膜の硬化を防止するために、最初、酸素ガスとＣＨＦ3ガスとの混合ガスを用いたプラズマ処理により１００℃以下の低温状態でレジスト膜を除去した後、同じアッシングチャンバ内において酸素ガスとメタノールガス（ＣＨ3ＯＨ）との混合ガスを用いたプラズマ処理により残留塩素を揮発させる技術が開示されている。
【０００４】また、例えば特開平７−２５４５８９号公報には、試料台の温度を２００℃〜３００℃程度の高温にした状態で、酸素ガスと、メタノールガス等のような水素（Ｈ）を含むガスとの混合ガスを用いたプラズマ処理によりレジスト膜を除去する技術が開示されている。
【０００５】
【発明が解決しようとする課題】ところが、上記レジスト膜の除去技術においては、以下の課題があることを本発明者は見出した。
【０００６】すなわち、酸素ガスと水素（Ｈ）を含むガスとの混合ガスを用いたプラズマ処理を施すと腐蝕の発生を抑制することができるが、この場合は処理時のステージ温度をある程度高くしないと塩素成分を効率良く除去することができず生産性の上で問題となるので、ステージ温度を高くした状態で処理を行わざるを得ない。しかし、ステージ温度を高くした状態でレジスト膜の除去処理を行うと、上記導体膜の側壁に形成された側壁保護膜が硬化してしまい除去することが難しくなってしまうという新たな課題が生じる。上記側壁保護膜は、導体膜をエッチングする際に導体膜の側壁に被着したものでそのまま残しておくと、塩素を含むことから導体膜の腐蝕の問題を引き起こしたり、また、アルミニウムを含み導電性を有することから短絡不良を引き起こしたりする等、半導体集積回路装置の信頼性や歩留まりの低下の原因となる。
【０００７】本発明の目的は、アルミニウムを主成分とする導体膜パターンを有する半導体集積回路装置の信頼性を向上させることのできる技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】すなわち、本発明は、レジスト膜および側壁膜の除去を主目的として相対的に低温の状況下において酸素を有するガスを用いたプラズマ処理を施した後、塩素を除去することを主目的として相対的に高温の状況下において酸素ガスと水素を含むガスとの混合ガスを用いたプラズマ処理を施す工程を有するものである。
【００１１】
【発明の実施の形態】本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１２】１．ウエハとは、集積回路の製造に用いるシリコン単結晶基板（半導体ウエハ；一般にほぼ平面円形状）、サファイア基板、ガラス基板、その他の絶縁、半絶縁または半導体基板等並びにそれらの複合的基板を言う。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等のような半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin-Film-Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００１３】２．デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面を言う。
【００１４】以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１５】また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１６】さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１７】同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１９】また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。
【００２０】以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２１】図１は、アルミニウム（Ａｌ）を主成分とする配線の腐蝕発生モデルの説明図を示している。絶縁膜５０上に形成された配線５１は、例えば導電性バリア膜５１ａ上に主導体膜５１ｂを介して導電性バリア膜５１ｃが積層された異種金属積層構造を有している。相対的に薄い導電性バリア膜５１ａ，５１ｃは、例えばチタン（Ｔｉ）やチタンタングステン（ＴｉＷ）等のような高融点金属膜または窒化チタン（ＴｉＮ）等のような高融点金属窒化膜あるいはそれらの積層膜によって形成されている。相対的に厚い主導体膜５１ｂは、例えばアルミニウム−シリコン（Ｓｉ）−銅（Ｃｕ）合金またはアルミニウム−銅合金等のようなアルミニウムを主成分とする導体膜によって形成されている。ところで、このような配線５１は、通常、塩素（Ｃｌ）を含むガスを用いたドライエッチング処理によって形成されているため、そのパターン形成後の絶縁膜５０や配線５１の表面には塩素成分が多量に付着している。このように塩素成分が多量に付着したまま配線５１が大気や洗浄液に晒されると大気中の水分や洗浄液中の水が配線５１の表面に付着することにより塩酸（ＨＣｌ）水溶液が形成される結果、配線５１中のアルミニウムが塩酸と反応し、アルミニウム腐蝕に起因する異物５２が生成される。異物５２は水酸化アルミニウム（Ａｌ（ＯＨ）3）を含み導電性を有する。特に配線５１が上記のようにアルミニウムを主成分とする導体膜５１ｂと高融点金属系の導電性バリア膜５１ａ，５１ｃとの積層構造で構成される場合には、異種金属間の接触電位差による電池効果により、腐蝕が加速される。
【００２２】次に、図２は、アルミニウムを主成分とする配線の腐蝕発生による不具合の説明図を示している。配線５１の外部に湧き出した導電性の異物５２は、隣接する配線５１に接触し短絡不良が発生する。また、配線５１中のアルミニウムが水溶液中に析出し腐蝕するため、配線５１中のアルミニウムが無くなる。すなわち、配線５１が細くなったところに電流が流れるため、エレクトロマイグレーションやストレスマイグレーションを引き起こし、配線５１の断線不良が発生する。
【００２３】次に、図３および図４は、電池作用による配線の腐蝕発生モデルの説明図を示している。図３はアルミニウム−銅による電池作用を示し、図４はアルミニウム−窒化チタンによる電池作用を示している。符号５３は、塩酸水溶液を示している。
【００２４】銅または窒化チタンによる陰極反応は、次式で示される。
【００２５】すなわち、Ｏ2＋４ｅ＋２Ｈ2Ｏ→４ＯＨ-２Ｈ+＋２ｅ→Ｈ2↑である。一方、アルミニウムによる陽極反応は、次式で示される。
【００２６】すなわち、Ａｌ→Ａｌ3+＋３ｅＡｌ3+＋３ＯＨ-→Ａｌ（ＯＨ）3このように陰極で生成されたＯＨ-イオンが、陽極で生成されたアルミニウムイオン（Ａｌ3+）と結合されて水酸化アルミニウム（Ａｌ（ＯＨ）3）等を含む異物を生成する。
【００２７】そこで、酸素ガスと水素（Ｈ）を含むガスとの混合ガスを用いたプラズマ処理を施すと、レジスト膜の除去とともに、上記導体膜の表面に付着した塩素を良好に除去することができるので、上記腐蝕の発生を抑制できる。しかし、この場合には、塩素等の除去効率を考慮すると、ステージ温度を１５０℃程度またはそれ以上の高温とした状態で処理しなければならないが、ステージ温度を高くした状態でレジスト膜の除去処理を行うと、上記導体膜の側壁に形成された側壁保護膜が硬化してしまい除去することが難しくなってしまうという新たな課題が生じる。
【００２８】そこで、本実施の形態においては、レジスト膜および側壁膜の除去を主目的として相対的に低温状況下において酸素を有するガスを用いたプラズマ処理をウエハに対して施した後（第１処理工程）、塩素の除去を主目的として相対的に高温状況下において酸素ガスと水素を含むガスとの混合ガスを用いたプラズマ処理を施すようにする（第２処理工程）。これにより、導体膜のエッチング処理時に導体膜表面に付着した塩素成分を大気や洗浄液に晒される前に良好に除去することができるので、導体膜の腐蝕の発生を抑制または防止できる。また、導体膜のエッチング工程時に導体膜の側壁に形成された側壁膜を除去してしまってから塩素成分の除去処理を行うので、レジスト膜の除去処理後に側壁膜が除去できなくなってしまうといった不具合を回避できる。したがって、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。
【００２９】特に第１処理工程および第２処理工程を異なる処理室で行うようにする。これにより、第１、第２処理工程のウエハ処理温度（ステージ温度またはウエハ表面温度）を短時間で設定することができので、スループットを大幅に向上させることが可能となる。また、第１、第２処理工程でのウエハ処理温度の設定精度を向上させることができるので、狙い通りの処理が可能となり、半導体集積回路装置の歩留まりや信頼性を向上させることが可能となる。
【００３０】次に、図５は、本実施の形態の半導体集積回路装置の製造工程で用いた半導体製造装置１の一例を示している。
【００３１】この半導体製造装置１は、処理部２，３を有している。処理部２は、導体膜のエッチング処理およびそのエッチング処理時にマスクとして用いたレジスト膜の除去処理等を一貫して行う枚葉式の処理部である。ここには、中央の搬送室２ａと、搬送室２ａの周囲に設置された複数の処理室２ｂ〜２ｄと、複数のロードロック室２ｅとを有する放射状型のマルチチャンバ構造の処理部２が例示されている。
【００３２】上記搬送室２ａは、例えば搬送アーム等のような搬送手段によってウエハ４を各室に搬入したり、ウエハ４を各室から搬出して目的とする他の場所に移動したりする真空室である。上記処理室２ｂは、導体膜に対してレジスト膜をエッチングマスクとして用いたエッチング処理を施すための真空処理室であり、例えば２室設置されている。処理室２ｂを２室設けることにより、エッチング処理能力を向上させることができる。上記処理室２ｃは、エッチング処理後のレジスト膜等を除去する上記第１処理工程の処理を施すための真空処理室であり、例えば１室設置されている。上記処理室２ｄは、エッチング処理後の塩素成分を除去する上記第２処理工程の処理を施すための真空処理室であり、例えば２室設置されている。処理室２ｄを２台設けたのは、処理室２ｄでの処理時間が処理室２ｃよりも長いので、その処理時間の差を短縮または無くすためである。これら処理室２ｃ，２ｄの装置構造としては、例えば平行平板型のプラズマアッシング装置、バレル型のアッシング装置、マイクロ波アッシング装置、誘導結合型プラズマアッシング装置またはヘリコン波プラズマアッシング装置を用いることができる。上記ロードロック室２ｅは、処理室を大気に開放しないでウエハ４の搬入および搬出を行うことを目的とした真空室である。各ロードロック室２ｅ内には、複数枚のウエハ４を収容する１つのウエハカセットがセッティングされる。
【００３３】また、上記処理部３は、上記レジスト膜除去処理後の洗浄処理、乾燥処理およびベーク処理等を一貫して行う処理部であり、処理室３ａ〜３ｃを有している。処理室３ａは、アルカリ系の洗浄液または酸系の洗浄液を用いた洗浄処理を行うための枚葉式処理カップである。また、処理室３ｂは、水洗および水洗後の乾燥を行うための洗浄乾燥処理用の枚葉式処理カップである。処理室３ｃは、ベーク処理用の枚葉式処理室である。なお、処理部３での処理は大気中で行われる。
【００３４】次に、本実施の形態の半導体集積回路装置の製造方法の一例を図６〜図１４によって説明する。ここでは、例えばＣＭＩＳ（Complementary MIS）回路を有する半導体集積回路装置の製造方法に本発明の技術思想を適用した場合について説明する。
【００３５】図６はその半導体集積回路装置の製造工程中におけるウエハ４の要部断面図、図７は図６の要部拡大断面図をそれぞれ示している。ウエハ４を構成する半導体基板（以下、単に基板という）４Ｓは、例えば１〜１０Ωcm程度の比抵抗を有するｐ型のシリコン（Ｓｉ）単結晶からなり、その主面（デバイス面）には、分離部５が選択的に形成されている。ここには、例えばＬＯＣＯＳ（Local Oxidization of Silicon）法等によって形成された酸化シリコン（ＳｉＯ2等）膜からなる分離部５が例示されているが、溝形の分離部（ＳＧＩ（Shallow Groove Isolation）またはＳＴＩ（Shallow Trench Isolation））としても良い。溝型の分離部の場合は、基板４Ｓの主面に形成された溝内に、例えば酸化シリコン膜が埋め込まれることで形成される。
【００３６】また、基板４Ｓには、その主面から基板４Ｓの所定の深さに渡ってｐ型ウエルＰＷＬおよびｎ型ウエルＮＷＬが選択的に形成されている。ｐ型ウエルＰＷＬには、例えばホウ素が導入され、ｎ型ウエルＮＷＬには、例えばリンが導入されている。そして、このｐ型ウエルＰＷＬおよびｎ型ウエルＮＷＬの領域において上記分離部５に囲まれた活性領域には、ｎＭＩＳＱｎおよびｐＭＩＳＱｐが形成されている。
【００３７】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート絶縁膜６は、例えば厚さ６ｎｍ程度の酸化シリコン膜からなる。ここでいうゲート絶縁膜６の膜厚とは、二酸化シリコン換算膜厚であり、実際の膜厚と一致しない場合もある。ゲート絶縁膜６は、酸化シリコン膜に代えて酸窒化シリコン膜で構成しても良い。すなわち、ゲート絶縁膜６と基板４Ｓとの界面に窒素を偏析させる構造としても良い。酸窒化シリコン膜は、酸化シリコン膜に比べて膜中における界面準位の発生を抑制したり、電子トラップを低減したりする効果が高いので、ゲート絶縁膜６のホットキャリア耐性を向上でき、絶縁耐性を向上させることができる。また、酸窒化シリコン膜は、酸化シリコン膜に比べて不純物が貫通し難いので、酸窒化シリコン膜を用いることにより、ゲート電極材料中の不純物が基板４Ｓ側に拡散することに起因する、しきい値電圧の変動を抑制することができる。酸窒化シリコン膜を形成するには、例えば基板４ＳをＮＯ、ＮＯ2またはＮＨ3といった含窒素ガス雰囲気中で熱処理すれば良い。
【００３８】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート電極７は、例えば低抵抗多結晶シリコン膜上に、例えば窒化タングステン（ＷＮ）膜等のようなバリアメタル膜を介してタングステン（Ｗ）膜等のようなメタル膜を積層した構造を有する、いわゆるポリメタルゲート構造とされている。ただし、ゲート電極構造は、これに限定されるものではなく、例えば低抵抗多結晶シリコン膜の単体膜構造としても良し、例えば低抵抗多結晶シリコン膜上に、例えばチタンシリサイド（ＴｉＳｉx）膜またはコバルトシリサイド（ＣｏＳｉx）膜を積層した構造を有する、いわゆるポリサイド構造としても良い。このようなゲート電極７の側面には、例えば酸化シリコン膜からなるサイドウォール８が形成されている。また、ゲート電極７の上面には、例えば酸化シリコン膜または窒化シリコン（Ｓｉ3Ｎ4等）膜等からなるキャップ膜ＣＰが形成されている。ｎＭＩＳＱｎおよびｐＭＩＳＱｐのチャネルは、ゲート電極７の直下の基板１Ｓ部分に形成される。
【００３９】ｎＭＩＳＱｎのソースおよびドレイン用の半導体領域９は、ｎ-型の半導体領域９ａおよびｎ+型の半導体領域９ｂを有する、いわゆるＬＤＤ（Lightly DopedDrain）構造とされている。ｎ-型の半導体領域９ａは、上記チャネルに隣接する位置に形成されている。また、ｎ+型の半導体領域９ｂは、ｎ-型の半導体領域９ａ分だけチャネルから離れた位置にｎ-型の半導体領域９ａと電気的に接続された状態で形成されている。ｎ-型の半導体領域およびｎ+型の半導体領域には、共に、例えばリン（Ｐ）またはヒ素（Ａｓ）が導入されているが、ｎ-型の方がｎ+型よりも不純物濃度が低くされている。このｎ-型の半導体領域９ａの各々の下方には、ｐ型の半導体領域１０が形成されている。この半導体領域１０は、パンチスルーストッパ領域またはハロー領域とも呼ばれ、短チャネル効果を抑制または防止するための領域であり、例えばホウ素が導入されることで形成されている。
【００４０】一方、ｐＭＩＳＱｐのソースおよびドレイン用の半導体領域１１は、ｐ-型の半導体領域１１ａおよびｐ+型の半導体領域１１ｂを有する、いわゆるＬＤＤ構造とされている。ｐ-型の半導体領域１１ａは、上記チャネルに隣接する位置に形成され、ｐ+型の半導体領域１１ｂは、そのｐ-型の半導体領域１１ａ分だけチャネルから離れた位置にｐ-型の半導体領域１１ａと電気的に接続された状態で形成されている。ｐ-型の半導体領域１１ａおよびｐ+型の半導体領域１１ｂには、共に、例えばホウ素が導入されているが、ｐ-型の方がｐ+型よりも不純物濃度が低くされている。このｐ-型の半導体領域１１ａの各々の下方には、ｎ型の半導体領域１２が形成されている。この半導体領域１２は、パンチスルーストッパ領域またはハロー領域とも呼ばれ、短チャネル効果を抑制または防止するための領域であり、例えばリンまたはヒ素が導入されることで形成されている。
【００４１】このような基板１Ｓの主面上には、絶縁膜１５ａ，１５ｂが下方から順に堆積されている。相対的に薄い絶縁膜１５ａは、例えば窒化シリコン膜等からなり、相対的に厚い絶縁膜１５ｂは、例えば酸化シリコン膜等からなる。絶縁膜１５ａは、絶縁膜１５ａ，１５ｂにコンタクトホールＣＮＴを穿孔する際に、酸化シリコン膜と窒化シリコン膜とのエッチング選択比が大きくなる条件とすることによりエッチングストッパとして機能する。すなわち、コンタクトホールＣＮＴを形成する際に、最初は酸化シリコン膜がエッチングされ易い条件でエッチング処理をし、窒化シリコン膜からなる絶縁膜１５ａが露出された時点で今度は窒化シリコン膜がエッチングされ易い条件でエッチング処理する。これにより、基板１Ｓや分離部５を過剰にエッチングしてしまう不具合を抑制または防止できる。
【００４２】上記絶縁膜１５ｂの上面は平坦化されている。この絶縁膜１５ｂの材料としてリフロー性の高いＢＰＳＧ (Boron-doped Phospho Silicate Glass)膜やスピン塗布法により形成されるＳＯＧ(Spin On Glass)膜を採用しても良い。これにより、互いに隣接するゲート電極７，７の狭いスペースを埋め込むことができる。上記コンタクトホールＣＮＴの底部からは基板１Ｓの主面の一部およびゲート電極７の一部が露出されている。そして、この絶縁膜１５ｂの上面およびコンタクトホールＣＮＴ内（底面および側面）には、薄い導体膜１６ａが形成され、コンタクトホールＣＮＴ内にはその導体膜１６ａを介してプラグ１６ｂが埋め込まれている。
【００４３】導体膜（第２導体膜）１６ａは、例えばチタン（Ｔｉ）等のような高融点金属膜上に窒化チタン（ＴｉＮ）等のような高融点金属窒化膜が積層された構造を有しており、その厚さは、例えば１００ｎｍ程度である。導体膜１６ａの材料として、チタンタングステン（ＴｉＷ）等のような高融点金属またはモリブデンシリサイド（ＭｏＳｉｘ）等のような高融点金属シリサイドを用いても良い。また、プラグ１６ｂは、例えばタングステン（Ｗ）等のような高融点金属膜からなる。導体膜１６ａは、各種金属原子や半導体原子が移動するのを抑制または阻止するためのバリア機能、プラグ１６ｂ等と絶縁膜１５ａ，１５ｂおよび基板１Ｓとの接着性を向上させる機能、プラグ１６ｂのＣＶＤ（Chemical Vapor Deposition）成膜時の下地膜としての機能、エレクトロマイグレーションやストレスマイグレーション耐性を向上させる機能等のような種々の機能を有している。このような構成は、導体膜１６ａをスパッタリング法によって堆積した後、その上にプラグ１６ｂ形成用の導体膜をＣＶＤ法によって堆積し、さらにそのプラグ１６ｂ形成用の導体膜を異方性のドライエッチング法によってエッチバックすることにより形成されている。
【００４４】この導体膜１６ａ，１６ｂ上には、導体膜１６ｃ〜１６ｆが、例えばスパッタリング法等によって下層から順に堆積されている。最も薄い導体膜（第２導体膜）１６ｃ，１６ｅは、例えば厚さ１〜３ｎｍ程度のチタン等のような高融点金属膜からなり、導体膜１６ａ，１６ｂ，１６ｆと導体膜１６ｄとの接着性を向上させる機能を有している。最も厚い導体膜（第１導体膜）１６ｄは、例えば厚さ５００ｎｍ程度のアルミニウム（Ａｌ）の単体膜、アルミニウム−シリコン（Ｓｉ）−銅（Ｃｕ）合金膜、アルミニウム−シリコン合金またはアルミニウム−銅合金膜等のようなアルミニウムを主成分とする導体膜からなり、配線の主要導体材料とされている。２番目に薄い導体膜（第２導体膜）１６ｆは、例えば厚さ１００ｎｍ程度の窒化チタン等のような高融点金属窒化膜からなり、エレクトロマイグレーションやストレスマイグレーション耐性を向上させる機能や露光処理時の光の散乱を低減または防止する反射防止機能を有している。導体膜１６ｆの材料として、チタンタングステン（ＴｉＷ）等のような高融点金属またはモリブデンシリサイド（ＭｏＳｉｘ）等のような高融点金属シリサイドを用いても良い。
【００４５】この導体膜１６ｆ上には、配線形成時にエッチングマスクとして使用されるフォトレジストパターン（以下、単にレジストパターンという）１７ａがフォトリソグラフィ技術（すなわち、露光処理、現像処理およびベーク処理等のような一連の処理）によって形成されている。ここではレジストパターン１７ａがネガ型のレジスト膜の場合を例示するが、ポジ型のレジスト膜を用いた場合にも本実施の形態を適用できる。また、本実施の形態は、レジストパターン１７ａが、可視光や紫外線（波長３６５ｎｍのｉ線等）露光用のノボラック系のレジスト材料で構成される場合やエキシマレーザ露光（波長２４８ｎｍのＫｒＦ、波長１９３ｎｍのＡｒＦ、波長１５７ｎｍのＦ2等）用の化学増幅型のレジスト材料で構成される場合のいずれでも適用できる。レジストパターン１７ａの厚さは、加工する導体膜の厚さ等によって変わるので一概には言えないが、例えば１．３μｍ〜１．５μｍ程度である。
【００４６】本実施の形態においては、このような構造を有する複数枚のウエハ４をウエハカセットに収容した状態で上記図５に示した半導体製造装置１のロードロック室２ｅに搬入する。半導体製造装置１では、真空状態に維持された搬送室２ａ内の搬送アームによってロードロック室２ｅのウエハカセットからウエハ４を１枚づつ取り出してエッチング処理用の処理室２ｂ内に搬入する。エッチング処理用の処理室２ｂでは、例えばＢＣｌ3、Ｃｌ2またはＳｉＣｌ4等のような塩素系のガスを用いた異方性のドライエッチング処理（例えばＲＩＥ；Reactive Ion Etching）をウエハ４に対して施すことにより、上記レジストパターン１７ａから露出する導体膜１６ａ，１６ｃ〜１６ｆをエッチング除去する。このエッチング処理に際しては、導体膜１６ａ，１６ｃ〜１６ｆ（およびレジストパターン１７ａ）の側壁に側壁保護膜を形成する。ここでは、主としてレジストパターン１７ａのエッチング生成物が導体膜１６ａ，１６ｃ〜１６ｆの加工側壁に重合して吸着し、側壁保護膜を形成する。これにより、エッチング処理中において、導体膜１６ａ，１６ｃ〜１６ｆの加工側壁を、中性のエッチング種やわずかなイオン衝撃等から保護することができるので、アンダーカットの発生を抑制または防止することができ、垂直エッチングを達成することができ、導体膜１６ａ，１６ｃ〜１６ｆの加工精度を向上させることが可能となる。
【００４７】図８は上記エッチング処理後のウエハ４の要部断面図、図９は図８の導体膜１６ａ，１６ｃ〜１６ｆの要部拡大断面図をそれぞれ示している。上記エッチング処理により導体膜１６ａ，１６ｃ〜１６ｆによって構成される第１層配線Ｌ１を形成する。この段階では、図９に示すように、導体膜１６ａ，１６ｃ〜１６ｆおよびレジストパターン１７ａの側壁に上記側壁保護膜（側壁膜）１８が形成されている。側壁保護膜１８は、後続の絶縁膜の成膜工程で異常成長の原因となったり、側壁保護膜１８中に残留した塩素等のようなハロゲンがアルミニウム等を主体とする導体膜１６ｄの腐蝕を引き起こしたり、アルミニウムを含み導電性を有することから短絡不良を引き起こしたりする等、半導体集積回路装置の信頼性や歩留まりの低下の原因となるので、上記エッチング処理後は除去することが好ましい。また、この段階では、この側壁保護膜１８、絶縁膜１５ｂおよびレジストパターン１７ａの表面に、エッチングに寄与した塩素（Ｃｌ）が多量に付着している。
【００４８】次いで、図５に示した半導体製造装置１では、真空状態に維持された搬送室２ａ内の搬送アームによってエッチング処理用の処理室２ｂからウエハ４を取り出し、そのウエハ４を処理室２ｃに搬入する。処理室２ｃでは、例えば酸素ガス（Ｏ2）とフッ素を含むガスとの混合ガスを用いたプラズマアッシング処理を１枚のウエハ４に対して施すことにより、レジストパターン１７ａおよび側壁保護膜１８をアッシング除去する（第１処理工程）。この場合のレジスト膜等の除去機構については後述する。
【００４９】本実施の形態においては、処理室２ｃでの処理中においてウエハ４の主面の温度を、後続の塩素除去目的のプラズマ処理時におけるウエハ４の主面の温度よりも低くする。具体的には、ウエハ４の主面の温度を、例えば常温（約２０℃）よりは高く、１２０℃以下、１００℃以下または８０℃以下あるいは８０℃前後とする。このウエハ４の主面の温度を１２０℃以上にすると、レジストパターン１７ａや側壁保護膜１８が硬化し除去することが難しくなる。また、あまり温度を上げるとフッ素を含むガス中の原子のアタックにより導体膜１６ｆが除去される恐れもある。ウエハ４の主面の温度は、ウエハ４を載置するステージの温度とプラズマから供給される熱とで設定されるが、一般的に、ステージ温度の−５℃〜−１０℃程度がウエハ４の主面の温度とされる。
【００５０】また、上記フッ素を含むガスとしては、例えばＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ8またはＳＦ6がある。このフッ素を含むガスを導入すると、フッ素原子がレジスト膜から水素（Ｈ）を引き抜くことにより高分子の骨格を不安定にし、反応性に富む状態にする。そして、フッ素原子は酸素原子とレジスト膜との反応の活性化エネルギーを下げる働きをする。また、フッ素が酸素プラズマ中の原子状酸素の割合を増加させる。これらにより、レジストパターン１７ａや側壁保護膜１８等のアッシングレートを向上させることができるので、処理効率を向上させることが可能となる。したがって、スループットを向上させることができ、半導体集積回路装置の生産性を向上させることが可能となる。また、フッ素原子の導入により、ナトリウム（Ｎａ）汚染を軽減させることができるので、半導体集積回路装置の歩留まりや信頼性を向上させることができる。さらに、フッ素を含むガスを用いることにより、絶縁膜１５ｂの上面も若干除去されるので、絶縁膜１５ｂ上の有機ポリマー残渣等のような異物も除去できる。
【００５１】また、処理室２ｃでの処理時間は、レジストパターン１７ａの膜厚等によっても変わるので一概には言えないが、例えば３０秒程度である。
【００５２】図１０は上記処理室２ｃでのレジストパターン１７ａおよび側壁保護膜１８の除去処理（第１処理工程）後の第１層配線Ｌ１の要部拡大断面図を示している。レジストパターンおよび側壁保護膜は除去されている。この段階では、配線Ｌ１および絶縁膜１５ｂの表面には塩素成分が付着している。
【００５３】次いで、図５に示した半導体製造装置１では、処理室２ｃでの処理が終了したウエハ４を、真空状態に維持された搬送室２ａ内の搬送アームによって処理室２ｃから取り出し処理室２ｄに搬入する。処理室２ｄでは、例えば酸素ガス（Ｏ2）とＨ+またはＯＨ-またはその両方を解離により生成するガスとの混合ガスを用いたプラズマアッシング処理を１枚のウエハ４に対して施すことにより、塩素成分を除去する（第２処理工程）。この場合の塩素成分除去機構については後述する。
【００５４】本実施の形態においては、この処理室２ｄでの処理中において、塩素成分を効率良く除去するために、ウエハ４の主面の温度を、上記第１処理工程でのウエハ４の主面の温度よりも高くする。具体的には、ウエハ４の主面の温度を、例えば１５０℃〜３５０℃程度、好ましくは１８０℃〜２５０℃程度、例えば２００℃程度とした。上記３５０℃は、本実施の形態の処理室２ｄが供給可能な最高温度である。この場合のウエハ４の主面の温度も、ウエハ４を載置するステージの温度とプラズマから供給される熱とで設定され、一般的に、ステージ温度の−５℃〜−１０℃程度とされる。このようにウエハ４の主面温度を高温にすることにより、ウエハ４の表面の塩素成分を効率的に除去できるので、スループットを向上させることができ、半導体集積回路装置の生産性を向上させることが可能となる。
【００５５】また、仮に１つの処理室で上記第１，第２処理工程の処理を行えば、ステップ毎にステージ温度を変えなければならないので、連続的な処理に時間がかかる。ウエハ４は１枚毎に処理されるので複数枚のウエハ４を処理するとなると膨大な時間がかかるようになり、半導体集積回路装置の生産性（量産性）が著しく低下する。これに対して、本実施の形態においては、処理室２ｃ，２ｄを分けているので、各々の処理時におけるウエハ４の主面温度の設定時間を短縮できるので、スループットを大幅に向上させることができ、半導体集積回路装置の生産性（量産性）を向上させることが可能となる。
【００５６】また、仮に１つの処理室で上記第１，第２処理工程の処理を行えば、ステップ毎にステージ温度を変えなければならないので、各ステップのウエハ４の主面温度が処理されるウエハ４毎に変わってしまう（ばらつきが大きくなる）結果、ウエハ４毎に処理結果が異なる場合が生じる。これに対して、本実施の形態においては、処理室２ｃ，２ｄを分けているので、各々の処理時におけるウエハ４の主面温度の設定精度を向上させることができるので、狙い通りの処理が可能となり、処理の再現性を向上させることができる結果、半導体集積回路装置の歩留まりや信頼性を向上させることが可能となる。
【００５７】上記Ｈ+またはＯＨ-またはその両方を解離により生成するガスとしては、例えば水素ガス（Ｈ2）、水蒸気（Ｈ2Ｏ）、メタノール（ＣＨ3ＯＨ）、エタノール（Ｃ2Ｈ5ＯＨ）、プロパノール（Ｃ3Ｈ7ＯＨ、ＩＰＡ；Isopropylalcohol）、ブタノール（Ｃ4Ｈ9ＯＨ）またはアセトン（ＣＨ3ＣＯＣＨ）等がある。本実施の形態では、例えばメタノール（ＣＨ3ＯＨ）ガスを用いたが、水蒸気（Ｈ2Ｏ）は、安全性が高く取り扱い易い上、環境面の上でも好ましい。また、プロパノールも半導体集積回路装置の製造工程（例えば蒸気乾燥工程）で用いられ使い慣れていることから取り扱い易い。このようなガスを導入することにより、解離してできたＨ+やＯＨ-により残留塩素成分を除去する。処理室２ｄでの処理も、残留レジストパターン、残留側壁保護膜または絶縁膜１５ｂ表面の残留有機ポリマー膜を除去する能力を有している。したがって、ウエハ４の表面の残留レジストパターン、残留側壁保護膜または絶縁膜１５ｂ表面の残留有機ポリマー膜を処理室２で除去される場合もある。
【００５８】処理室２ｄでの処理時間は、処理室２ｄでのステージ温度に律則されるので一概には言えないが、塩素成分を良好に除去することを考慮すると上記レジストパターンおよび側壁保護膜の除去を目的とした処理室２ｃでの処理時間よりも長く、例えば９０秒〜１２０秒程度である。このように本実施の形態においては、処理室２ｄでの処理時間が処理室２ｃでの処理時間よりも長いので、処理室２ｄの数を処理室２ｃよりも多く設置している。例えば処理室２ｃが１台なのに対して処理室２ｄを２台設けている。これにより、処理室２ｃ，２ｄ間の処理時間差を短縮または無くすことができるので、処理室２ｃの処理から処理室２ｄへの処理をスムーズに進めることができ、全体的な処理効率を向上させることが可能となっている。したがって、半導体集積回路装置の生産性（量産性）を維持または向上させることが可能となっている。
【００５９】図１１は上記処理室２ｄでの塩素成分除去処理（第２処理工程；防蝕処理）後の第１層配線Ｌ１の要部拡大断面図を示している。ウエハ４および第１層配線Ｌ１の表面の塩素（Ｃｌ）成分が大幅に低減されている。このため、第１層配線Ｌ１の腐蝕（コロージョン）を抑制または防止することが可能となる。また、既に側壁保護膜１８は除去されているので、ウエハ４の主面を高温にしても側壁保護膜１８等が硬化する問題は生じない。
【００６０】次いで、図５に示した半導体製造装置１では、処理室２ｄでの処理が終了したウエハ４を、真空状態に維持された搬送室２ａ内の搬送アームによって処理室２ｃから取り出し、そのウエハ４をロードロック室２ｅのウエハカセット内に収容する。ロードロック室２ｅのウエハカセットは大気中に出され、処理部２から隣の処理部３に搬送される。この処理部３ではウエハ４を１枚ずつ洗浄する。まず、処理室３ａ内にウエハ４を搬入し、ウエハ４の表面を、例えばアルカリ系の洗浄液（三菱ガス化学（ＥＬＭＣ２０等）により洗浄する。アルカリ系の洗浄液に代えて酸性の洗浄液を用いる場合もある。続いて、ウエハ４を処理室３ｂに移し、ウエハ４の表面を、例えば純水により洗浄する。洗浄処理に際しては超音波洗浄を使用することにより、洗浄効果を向上させることができ、また、洗浄時間を短縮させることができる。その後、処理室３ｂ内においてウエハ４に対して、例えばスピン乾燥処理を施す。その後、乾燥処理後のウエハ４を処理室３ｃに移し、ベーク処理を施す。
【００６１】図１２は上記のウエット洗浄処理後のウエハ４の要部断面図、図１３は図１２の要部拡大断面図をそれぞれ示している。この段階では、第１層配線Ｌ１および絶縁膜１５ｂの表面の塩素成分が除去されている。
【００６２】また、図１４は図１２および図１３に続く半導体集積回路装置の製造工程中のウエハ４の要部断面図を示している。ここには、第１層配線Ｌ１と同様のエッチング処理およびその後の上記処理（第１、第２処理工程を含む）を経て形成された第２層配線Ｌ２および第３層配線Ｌ３が形成されている。したがって、第２、第３層配線Ｌ２，Ｌ３においても配線腐蝕を抑制または防止できる。上記側壁保護膜の問題も回避できる。エッチング処理からその後の処理を効率的に進めることができる。第２、第３層配線Ｌ２，Ｌ３の導体膜１６ａは、例えば窒化チタンの単体膜で形成されている。第２層配線Ｌ２の導体膜１６ｄの厚さは、第１層配線Ｌ１の導体膜１６ｄよりも厚く、第３層配線Ｌ３の導体膜１６ｄの厚さは、第２層配線Ｌ２の導体膜１６ｄよりも厚く形成されている。これ以外の第２、第３層配線Ｌ２，Ｌ３の構成は、上記第１層配線Ｌ１と同じである。
【００６３】また、配線層間の絶縁膜１５ｃ，１５ｅ，１５ｆ，１５ｈ，１５ｉは、例えばＴＥＯＳ（Tetraethoxysilane）ガスを用いたプラズマＣＶＤ法によって堆積された酸化シリコン膜からなる。隣接配線間の絶縁膜１５ｄ，１５ｇは、例えばＣＶＤ法で形成された酸化シリコン膜からなり、平坦化のために形成されている。また、表面保護膜を形成する絶縁膜１５ｊは、例えば窒化シリコン膜からなり、その上の表面保護膜を形成する絶縁膜１５ｋは、例えばポリイミド樹脂からなる。
【００６４】第２層配線Ｌ２は、絶縁膜１５ｃ，１５ｅに形成されたスルーホールＴＨ内の導体膜１６ａおよびプラグ１６ｂを通じて第１層配線Ｌ１と電気的に接続されている。第３層配線Ｌ３は、絶縁膜１５ｆ，１５ｈに形成されたスルーホールＴＨ内の導体膜１６ａおよびプラグ１６ｂを通じて第２層配線Ｌ２と電気的に接続されている。絶縁膜１５ｋ，１５ｊの一部には、第３層配線Ｌ３の一部が露出されるような開口部１９が形成されている。この開口部１９から露出される第３層配線Ｌ３の一部は、ボンディングパッド（外部端子）部ＢＰを形成している。この第３層配線Ｌ３のボンディングパッド部ＢＰの上面では、導体膜１６ｆが除去されており、開口部１９からは第３層配線Ｌ３の導体膜１６ｄが露出されている。
【００６５】次に、図１５および図１６は、レジスト膜の除去および塩素成分の除去（防蝕処理）のモデルを示している。なお、図１５および図１６では、上記第１、第２処理工程での作用を一緒に示している。
【００６６】図１５は、上記第１処理工程の処理ガスとして、例えば酸素ガス（Ｏ2）とＣＦ4との混合ガスを用い、上記第２処理工程の処理ガスとして、例えば酸素ガス（Ｏ2）とメタノール（ＣＨ3ＯＨ）ガスとの混合ガスを用いた場合を示している。
【００６７】まず、第１処理工程では、酸素ガス（Ｏ2）が解離することで生成された酸素ラジカル（Ｏ*）と、ＣＦ4が解離することで生成されたフッ素ラジカル（Ｆ*）とがレジスト膜にアタックすることにより、ＣＯx、Ｈ2ＯおよびＨＦが生成され、レジストパターン１７ａおよび側壁保護膜１８が除去される。これを化学式で示すと、例えば次の通りである。
【００６８】Ｏ2 →２Ｏ*ＣＦ4→ＣＦx*＋（４−Ｘ）Ｆ*Ｃ，Ｈ，Ｏ（レジスト）＋Ｏ*＋Ｆ* → ＣＯx＋Ｈ2Ｏ↑＋ＨＦ↑続く、第２処理工程では、メタノール（ＣＨ3ＯＨ）が解離することで生成されたＨ+と残留する塩素成分（Ｃｌ-）とが反応して塩酸（ＨＣｌ）が生成される。真空中で生成された塩酸（ＨＣｌ）は、すぐに揮発される。これにより、塩素成分を除去される。これを化学式で示すと、例えば次の通りである。
【００６９】
ＣＨ3ＯＨ → ＣＨx*＋（３−Ｘ）Ｈ+＋ＯＨ-ＣＨx*＋（３−Ｘ）Ｈ+＋Ｃｌ- → ＣＨxＣｌy↑＋ＨＣｌ↑次に、図１６は、上記第１処理工程の処理ガスとして、例えば酸素ガス（Ｏ2）を用い、上記第２処理工程の処理ガスとして、例えば酸素ガス（Ｏ2）と水蒸気（Ｈ2Ｏ）ガスとの混合ガスを用いた場合を示している。
【００７０】まず、第１処理工程では、酸素ガス（Ｏ2）が解離することで生成された酸素ラジカル（Ｏ*）がレジスト膜にアタックすることにより、ＣＯxおよびＨ2Ｏが生成され、レジストパターン１７ａおよび側壁保護膜１８が除去される。これを化学式で示すと、例えば次の通りである。
【００７１】Ｏ2 →２Ｏ*Ｃ，Ｈ，Ｏ（レジスト）＋Ｏ* → ＣＯx＋Ｈ2Ｏ↑続く、第２処理工程では、水蒸気（Ｈ2Ｏ）が解離することで生成されたＨ+と残留する塩素成分（Ｃｌ-）とが反応して塩酸（ＨＣｌ）が生成される。この塩酸は上記と同様に、すぐに揮発され、塩素成分を除去することができる。これを化学式で示すと、例えば次の通りである。
【００７２】Ｈ2Ｏ → Ｈ+＋ＯＨ-Ｈ+＋Ｃｌ- → ＨＣｌ↑以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７３】例えば前記実施の形態では放射状型のマルチチャンバ装置を用いた場合について説明したが、これに限定されるものではなく、例えば中央の搬送室とその両側に処理室を配置する線形型のマルチチャンバ装置を用いても良い。
【００７４】また、前記実施の形態では積層構造を有する導体膜のパターニング時に用いたレジストパターンのアッシング技術について説明したが、導体膜がアルミニウムを主成分とする導体膜の単体膜で形成されている場合にも本発明を適用できる。
【００７５】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＣＭＩＳ回路を有する半導体集積回路装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable Programmable Read Only Memory）等のようなメモリ回路を有する半導体集積回路装置の製造方法、マイクロプロセッサ等のような論理回路を有する半導体集積回路装置の製造方法あるいは上記メモリ回路と論理回路とを同一基板に設けている混載型の半導体集積回路装置の製造方法にも適用できる。また、フラットパネルディスプレイやマイクロマシンの製造方法にも適用できる。本発明は、レジスト膜をエッチングマスクとしてアルミニウムを主成分とする導体膜をパターニング後、エッチングマスクとして用いたレジスト膜をアッシング除去する工程を有する技術に適用できる。
【００７６】
【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００７７】すなわち、レジスト膜および側壁膜の除去を主目的として相対的に低温の状況下において酸素を有するガスを用いたプラズマ処理を施した後、塩素を除去することを主目的として相対的に高温の状況下において酸素ガスと水素を含むガスとの混合ガスを用いたプラズマ処理を施す工程を有することにより、半導体集積回路装置の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】アルミニウムを主成分とする配線の腐蝕発生モデルの説明図である。
【図２】アルミニウムを主成分とする配線の腐蝕発生による不具合の説明図である。
【図３】電池作用による配線の腐蝕発生モデルの説明図である。
【図４】電池作用による配線の腐蝕発生モデルの説明図である。
【図５】本発明の一実施の形態である半導体集積回路装置の製造工程で用いた半導体製造装置の一例の説明図である。
【図６】本発明の一実施の形態である半導体集積回路装置の製造工程中におけるウエハの要部断面図である。
【図７】図６の要部拡大断面図である。
【図８】図６および図７に続く半導体集積回路装置の製造工程中におけるウエハの要部断面図である。
【図９】図８の要部拡大断面図である。
【図１０】図８および図９に続く半導体集積回路装置の製造工程中におけるウエハ上の配線の要部拡大断面図である。
【図１１】図１０に続く半導体集積回路装置の製造工程中におけるウエハ上の配線の要部拡大断面図である。
【図１２】図１１に続く半導体集積回路装置の製造工程中におけるウエハの要部断面図である。
【図１３】図１２の要部拡大断面図である。
【図１４】図１２および図１３に続く半導体集積回路装置の製造工程中のウエハの要部断面図である。
【図１５】Ｈ+またはＯＨ-またはその両方を解離により生成するガスを用いたプラズマアッシング処理によるレジスト膜の除去および塩素成分の除去のモデルの説明図である。
【図１６】Ｈ+またはＯＨ-またはその両方を解離により生成するガスを用いたプラズマアッシング処理によるレジスト膜の除去および塩素成分の除去のモデルの説明図である。
【符号の説明】
１ 半導体製造装置
２ 処理部
２ａ 搬送室
２ｂ 処理室
２ｃ 処理室
２ｄ 処理室
２ｅ ロードロック室
３ 処理部
３ａ〜３ｃ 処理室
４ ウエハ
４Ｓ 半導体基板
５ 分離部
６ ゲート絶縁膜
７ ゲート電極
８ サイドウォール
９ 半導体領域
９ａ 半導体領域
９ｂ 半導体領域
１０ 半導体領域
１１ 半導体領域
１１ａ 半導体領域
１１ｂ 半導体領域
１２ 半導体領域
１５ａ〜１５ｋ 絶縁膜
１６ａ，１６ｃ，１６ｅ，１６ｆ 導体膜（第２導体膜）
１６ｂ プラグ
１６ｄ 導体膜（第１導体膜）
１７ａ フォトレジストパターン
１８ 側壁保護膜（側壁膜）
１９ 開口部
５０ 絶縁膜
５１ 配線
５２ 異物
５３ 塩酸水溶液
ＰＷＬ ｐ型ウエル
ＮＷＬ ｎ型ウエル
Ｑｐ ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑｎ ｎチャネル型のＭＩＳ・ＦＥＴ
ＣＰ キャップ膜
ＣＮＴ コンタクトホール
Ｌ１ 第１層配線
Ｌ２ 第２層配線
Ｌ３ 第３層配線
ＢＰ ボンディングパッド部
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装置の製造技術に関し、特に、レジスト膜をエッチングマスクとしたエッチング処理により、アルミニウム（Ａｌ）を主成分とする導体膜をパターニングした後のレジスト膜の除去技術に適用して有効な技術に関するものである。
【０００２】
【従来の技術】通常、アルミニウムを主成分とする導体膜のエッチング処理後のレジスト膜は、例えば酸素ガス（Ｏ2）とフッ素（Ｆ）を含むガスとの混合ガスを用いたプラズマ処理により灰化（アッシング（Ashing））することで除去している。しかし、この方法においては、エッチング処理時に上記導体膜の表面に付着した塩素（Ｃｌ）を充分に除去することができないので、エッチング処理後、ウエハを大気中に搬出した際またはウエハを洗浄する際に上記塩素と大気中の水分や洗浄液中の水とが反応することで塩酸を形成し上記導体膜を腐蝕させてしまう、いわゆるコロージョンの問題が発生する。そこで、酸素ガスと水素（Ｈ）を含むガスとの混合ガスを用いたプラズマ処理を施すと、レジスト膜の除去とともに、上記導体膜の表面に付着した塩素を良好に除去することができるので、上記腐蝕の発生を抑制できる。
【０００３】なお、アルミニウムを主成分とする導体膜のエッチング処理後のレジスト除去技術については、例えば特開平５−１０９６７３号公報に記載があり、ドライエッチング中に形成された側壁保護膜の硬化を防止するために、最初、酸素ガスとＣＨＦ3ガスとの混合ガスを用いたプラズマ処理により１００℃以下の低温状態でレジスト膜を除去した後、同じアッシングチャンバ内において酸素ガスとメタノールガス（ＣＨ3ＯＨ）との混合ガスを用いたプラズマ処理により残留塩素を揮発させる技術が開示されている。
【０００４】また、例えば特開平７−２５４５８９号公報には、試料台の温度を２００℃〜３００℃程度の高温にした状態で、酸素ガスと、メタノールガス等のような水素（Ｈ）を含むガスとの混合ガスを用いたプラズマ処理によりレジスト膜を除去する技術が開示されている。
【０００５】
【発明が解決しようとする課題】ところが、上記レジスト膜の除去技術においては、以下の課題があることを本発明者は見出した。
【０００６】すなわち、酸素ガスと水素（Ｈ）を含むガスとの混合ガスを用いたプラズマ処理を施すと腐蝕の発生を抑制することができるが、この場合は処理時のステージ温度をある程度高くしないと塩素成分を効率良く除去することができず生産性の上で問題となるので、ステージ温度を高くした状態で処理を行わざるを得ない。しかし、ステージ温度を高くした状態でレジスト膜の除去処理を行うと、上記導体膜の側壁に形成された側壁保護膜が硬化してしまい除去することが難しくなってしまうという新たな課題が生じる。上記側壁保護膜は、導体膜をエッチングする際に導体膜の側壁に被着したものでそのまま残しておくと、塩素を含むことから導体膜の腐蝕の問題を引き起こしたり、また、アルミニウムを含み導電性を有することから短絡不良を引き起こしたりする等、半導体集積回路装置の信頼性や歩留まりの低下の原因となる。
【０００７】本発明の目的は、アルミニウムを主成分とする導体膜パターンを有する半導体集積回路装置の信頼性を向上させることのできる技術を提供することにある。
【０００８】本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】すなわち、本発明は、レジスト膜および側壁膜の除去を主目的として相対的に低温の状況下において酸素を有するガスを用いたプラズマ処理を施した後、塩素を除去することを主目的として相対的に高温の状況下において酸素ガスと水素を含むガスとの混合ガスを用いたプラズマ処理を施す工程を有するものである。
【００１１】
【発明の実施の形態】本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１２】１．ウエハとは、集積回路の製造に用いるシリコン単結晶基板（半導体ウエハ；一般にほぼ平面円形状）、サファイア基板、ガラス基板、その他の絶縁、半絶縁または半導体基板等並びにそれらの複合的基板を言う。また、本願において半導体集積回路装置というときは、シリコンウエハやサファイア基板等のような半導体または絶縁体基板上に作られるものだけでなく、特に、そうでない旨明示された場合を除き、ＴＦＴ（Thin-Film-Transistor）およびＳＴＮ（Super-Twisted-Nematic）液晶等のようなガラス等の他の絶縁基板上に作られるもの等も含むものとする。
【００１３】２．デバイス面とは、ウエハの主面であって、その面にリソグラフィにより、複数のチップ領域に対応するデバイスパターンが形成される面を言う。
【００１４】以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１５】また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１６】さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１７】同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１８】また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１９】また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。
【００２０】以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２１】図１は、アルミニウム（Ａｌ）を主成分とする配線の腐蝕発生モデルの説明図を示している。絶縁膜５０上に形成された配線５１は、例えば導電性バリア膜５１ａ上に主導体膜５１ｂを介して導電性バリア膜５１ｃが積層された異種金属積層構造を有している。相対的に薄い導電性バリア膜５１ａ，５１ｃは、例えばチタン（Ｔｉ）やチタンタングステン（ＴｉＷ）等のような高融点金属膜または窒化チタン（ＴｉＮ）等のような高融点金属窒化膜あるいはそれらの積層膜によって形成されている。相対的に厚い主導体膜５１ｂは、例えばアルミニウム−シリコン（Ｓｉ）−銅（Ｃｕ）合金またはアルミニウム−銅合金等のようなアルミニウムを主成分とする導体膜によって形成されている。ところで、このような配線５１は、通常、塩素（Ｃｌ）を含むガスを用いたドライエッチング処理によって形成されているため、そのパターン形成後の絶縁膜５０や配線５１の表面には塩素成分が多量に付着している。このように塩素成分が多量に付着したまま配線５１が大気や洗浄液に晒されると大気中の水分や洗浄液中の水が配線５１の表面に付着することにより塩酸（ＨＣｌ）水溶液が形成される結果、配線５１中のアルミニウムが塩酸と反応し、アルミニウム腐蝕に起因する異物５２が生成される。異物５２は水酸化アルミニウム（Ａｌ（ＯＨ）3）を含み導電性を有する。特に配線５１が上記のようにアルミニウムを主成分とする導体膜５１ｂと高融点金属系の導電性バリア膜５１ａ，５１ｃとの積層構造で構成される場合には、異種金属間の接触電位差による電池効果により、腐蝕が加速される。
【００２２】次に、図２は、アルミニウムを主成分とする配線の腐蝕発生による不具合の説明図を示している。配線５１の外部に湧き出した導電性の異物５２は、隣接する配線５１に接触し短絡不良が発生する。また、配線５１中のアルミニウムが水溶液中に析出し腐蝕するため、配線５１中のアルミニウムが無くなる。すなわち、配線５１が細くなったところに電流が流れるため、エレクトロマイグレーションやストレスマイグレーションを引き起こし、配線５１の断線不良が発生する。
【００２３】次に、図３および図４は、電池作用による配線の腐蝕発生モデルの説明図を示している。図３はアルミニウム−銅による電池作用を示し、図４はアルミニウム−窒化チタンによる電池作用を示している。符号５３は、塩酸水溶液を示している。
【００２４】銅または窒化チタンによる陰極反応は、次式で示される。
【００２５】すなわち、Ｏ2＋４ｅ＋２Ｈ2Ｏ→４ＯＨ-２Ｈ+＋２ｅ→Ｈ2↑である。一方、アルミニウムによる陽極反応は、次式で示される。
【００２６】すなわち、Ａｌ→Ａｌ3+＋３ｅＡｌ3+＋３ＯＨ-→Ａｌ（ＯＨ）3このように陰極で生成されたＯＨ-イオンが、陽極で生成されたアルミニウムイオン（Ａｌ3+）と結合されて水酸化アルミニウム（Ａｌ（ＯＨ）3）等を含む異物を生成する。
【００２７】そこで、酸素ガスと水素（Ｈ）を含むガスとの混合ガスを用いたプラズマ処理を施すと、レジスト膜の除去とともに、上記導体膜の表面に付着した塩素を良好に除去することができるので、上記腐蝕の発生を抑制できる。しかし、この場合には、塩素等の除去効率を考慮すると、ステージ温度を１５０℃程度またはそれ以上の高温とした状態で処理しなければならないが、ステージ温度を高くした状態でレジスト膜の除去処理を行うと、上記導体膜の側壁に形成された側壁保護膜が硬化してしまい除去することが難しくなってしまうという新たな課題が生じる。
【００２８】そこで、本実施の形態においては、レジスト膜および側壁膜の除去を主目的として相対的に低温状況下において酸素を有するガスを用いたプラズマ処理をウエハに対して施した後（第１処理工程）、塩素の除去を主目的として相対的に高温状況下において酸素ガスと水素を含むガスとの混合ガスを用いたプラズマ処理を施すようにする（第２処理工程）。これにより、導体膜のエッチング処理時に導体膜表面に付着した塩素成分を大気や洗浄液に晒される前に良好に除去することができるので、導体膜の腐蝕の発生を抑制または防止できる。また、導体膜のエッチング工程時に導体膜の側壁に形成された側壁膜を除去してしまってから塩素成分の除去処理を行うので、レジスト膜の除去処理後に側壁膜が除去できなくなってしまうといった不具合を回避できる。したがって、半導体集積回路装置の歩留まりおよび信頼性を向上させることが可能となる。
【００２９】特に第１処理工程および第２処理工程を異なる処理室で行うようにする。これにより、第１、第２処理工程のウエハ処理温度（ステージ温度またはウエハ表面温度）を短時間で設定することができので、スループットを大幅に向上させることが可能となる。また、第１、第２処理工程でのウエハ処理温度の設定精度を向上させることができるので、狙い通りの処理が可能となり、半導体集積回路装置の歩留まりや信頼性を向上させることが可能となる。
【００３０】次に、図５は、本実施の形態の半導体集積回路装置の製造工程で用いた半導体製造装置１の一例を示している。
【００３１】この半導体製造装置１は、処理部２，３を有している。処理部２は、導体膜のエッチング処理およびそのエッチング処理時にマスクとして用いたレジスト膜の除去処理等を一貫して行う枚葉式の処理部である。ここには、中央の搬送室２ａと、搬送室２ａの周囲に設置された複数の処理室２ｂ〜２ｄと、複数のロードロック室２ｅとを有する放射状型のマルチチャンバ構造の処理部２が例示されている。
【００３２】上記搬送室２ａは、例えば搬送アーム等のような搬送手段によってウエハ４を各室に搬入したり、ウエハ４を各室から搬出して目的とする他の場所に移動したりする真空室である。上記処理室２ｂは、導体膜に対してレジスト膜をエッチングマスクとして用いたエッチング処理を施すための真空処理室であり、例えば２室設置されている。処理室２ｂを２室設けることにより、エッチング処理能力を向上させることができる。上記処理室２ｃは、エッチング処理後のレジスト膜等を除去する上記第１処理工程の処理を施すための真空処理室であり、例えば１室設置されている。上記処理室２ｄは、エッチング処理後の塩素成分を除去する上記第２処理工程の処理を施すための真空処理室であり、例えば２室設置されている。処理室２ｄを２台設けたのは、処理室２ｄでの処理時間が処理室２ｃよりも長いので、その処理時間の差を短縮または無くすためである。これら処理室２ｃ，２ｄの装置構造としては、例えば平行平板型のプラズマアッシング装置、バレル型のアッシング装置、マイクロ波アッシング装置、誘導結合型プラズマアッシング装置またはヘリコン波プラズマアッシング装置を用いることができる。上記ロードロック室２ｅは、処理室を大気に開放しないでウエハ４の搬入および搬出を行うことを目的とした真空室である。各ロードロック室２ｅ内には、複数枚のウエハ４を収容する１つのウエハカセットがセッティングされる。
【００３３】また、上記処理部３は、上記レジスト膜除去処理後の洗浄処理、乾燥処理およびベーク処理等を一貫して行う処理部であり、処理室３ａ〜３ｃを有している。処理室３ａは、アルカリ系の洗浄液または酸系の洗浄液を用いた洗浄処理を行うための枚葉式処理カップである。また、処理室３ｂは、水洗および水洗後の乾燥を行うための洗浄乾燥処理用の枚葉式処理カップである。処理室３ｃは、ベーク処理用の枚葉式処理室である。なお、処理部３での処理は大気中で行われる。
【００３４】次に、本実施の形態の半導体集積回路装置の製造方法の一例を図６〜図１４によって説明する。ここでは、例えばＣＭＩＳ（Complementary MIS）回路を有する半導体集積回路装置の製造方法に本発明の技術思想を適用した場合について説明する。
【００３５】図６はその半導体集積回路装置の製造工程中におけるウエハ４の要部断面図、図７は図６の要部拡大断面図をそれぞれ示している。ウエハ４を構成する半導体基板（以下、単に基板という）４Ｓは、例えば１〜１０Ωcm程度の比抵抗を有するｐ型のシリコン（Ｓｉ）単結晶からなり、その主面（デバイス面）には、分離部５が選択的に形成されている。ここには、例えばＬＯＣＯＳ（Local Oxidization of Silicon）法等によって形成された酸化シリコン（ＳｉＯ2等）膜からなる分離部５が例示されているが、溝形の分離部（ＳＧＩ（Shallow Groove Isolation）またはＳＴＩ（Shallow Trench Isolation））としても良い。溝型の分離部の場合は、基板４Ｓの主面に形成された溝内に、例えば酸化シリコン膜が埋め込まれることで形成される。
【００３６】また、基板４Ｓには、その主面から基板４Ｓの所定の深さに渡ってｐ型ウエルＰＷＬおよびｎ型ウエルＮＷＬが選択的に形成されている。ｐ型ウエルＰＷＬには、例えばホウ素が導入され、ｎ型ウエルＮＷＬには、例えばリンが導入されている。そして、このｐ型ウエルＰＷＬおよびｎ型ウエルＮＷＬの領域において上記分離部５に囲まれた活性領域には、ｎＭＩＳＱｎおよびｐＭＩＳＱｐが形成されている。
【００３７】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート絶縁膜６は、例えば厚さ６ｎｍ程度の酸化シリコン膜からなる。ここでいうゲート絶縁膜６の膜厚とは、二酸化シリコン換算膜厚であり、実際の膜厚と一致しない場合もある。ゲート絶縁膜６は、酸化シリコン膜に代えて酸窒化シリコン膜で構成しても良い。すなわち、ゲート絶縁膜６と基板４Ｓとの界面に窒素を偏析させる構造としても良い。酸窒化シリコン膜は、酸化シリコン膜に比べて膜中における界面準位の発生を抑制したり、電子トラップを低減したりする効果が高いので、ゲート絶縁膜６のホットキャリア耐性を向上でき、絶縁耐性を向上させることができる。また、酸窒化シリコン膜は、酸化シリコン膜に比べて不純物が貫通し難いので、酸窒化シリコン膜を用いることにより、ゲート電極材料中の不純物が基板４Ｓ側に拡散することに起因する、しきい値電圧の変動を抑制することができる。酸窒化シリコン膜を形成するには、例えば基板４ＳをＮＯ、ＮＯ2またはＮＨ3といった含窒素ガス雰囲気中で熱処理すれば良い。
【００３８】ｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート電極７は、例えば低抵抗多結晶シリコン膜上に、例えば窒化タングステン（ＷＮ）膜等のようなバリアメタル膜を介してタングステン（Ｗ）膜等のようなメタル膜を積層した構造を有する、いわゆるポリメタルゲート構造とされている。ただし、ゲート電極構造は、これに限定されるものではなく、例えば低抵抗多結晶シリコン膜の単体膜構造としても良し、例えば低抵抗多結晶シリコン膜上に、例えばチタンシリサイド（ＴｉＳｉx）膜またはコバルトシリサイド（ＣｏＳｉx）膜を積層した構造を有する、いわゆるポリサイド構造としても良い。このようなゲート電極７の側面には、例えば酸化シリコン膜からなるサイドウォール８が形成されている。また、ゲート電極７の上面には、例えば酸化シリコン膜または窒化シリコン（Ｓｉ3Ｎ4等）膜等からなるキャップ膜ＣＰが形成されている。ｎＭＩＳＱｎおよびｐＭＩＳＱｐのチャネルは、ゲート電極７の直下の基板１Ｓ部分に形成される。
【００３９】ｎＭＩＳＱｎのソースおよびドレイン用の半導体領域９は、ｎ-型の半導体領域９ａおよびｎ+型の半導体領域９ｂを有する、いわゆるＬＤＤ（Lightly DopedDrain）構造とされている。ｎ-型の半導体領域９ａは、上記チャネルに隣接する位置に形成されている。また、ｎ+型の半導体領域９ｂは、ｎ-型の半導体領域９ａ分だけチャネルから離れた位置にｎ-型の半導体領域９ａと電気的に接続された状態で形成されている。ｎ-型の半導体領域およびｎ+型の半導体領域には、共に、例えばリン（Ｐ）またはヒ素（Ａｓ）が導入されているが、ｎ-型の方がｎ+型よりも不純物濃度が低くされている。このｎ-型の半導体領域９ａの各々の下方には、ｐ型の半導体領域１０が形成されている。この半導体領域１０は、パンチスルーストッパ領域またはハロー領域とも呼ばれ、短チャネル効果を抑制または防止するための領域であり、例えばホウ素が導入されることで形成されている。
【００４０】一方、ｐＭＩＳＱｐのソースおよびドレイン用の半導体領域１１は、ｐ-型の半導体領域１１ａおよびｐ+型の半導体領域１１ｂを有する、いわゆるＬＤＤ構造とされている。ｐ-型の半導体領域１１ａは、上記チャネルに隣接する位置に形成され、ｐ+型の半導体領域１１ｂは、そのｐ-型の半導体領域１１ａ分だけチャネルから離れた位置にｐ-型の半導体領域１１ａと電気的に接続された状態で形成されている。ｐ-型の半導体領域１１ａおよびｐ+型の半導体領域１１ｂには、共に、例えばホウ素が導入されているが、ｐ-型の方がｐ+型よりも不純物濃度が低くされている。このｐ-型の半導体領域１１ａの各々の下方には、ｎ型の半導体領域１２が形成されている。この半導体領域１２は、パンチスルーストッパ領域またはハロー領域とも呼ばれ、短チャネル効果を抑制または防止するための領域であり、例えばリンまたはヒ素が導入されることで形成されている。
【００４１】このような基板１Ｓの主面上には、絶縁膜１５ａ，１５ｂが下方から順に堆積されている。相対的に薄い絶縁膜１５ａは、例えば窒化シリコン膜等からなり、相対的に厚い絶縁膜１５ｂは、例えば酸化シリコン膜等からなる。絶縁膜１５ａは、絶縁膜１５ａ，１５ｂにコンタクトホールＣＮＴを穿孔する際に、酸化シリコン膜と窒化シリコン膜とのエッチング選択比が大きくなる条件とすることによりエッチングストッパとして機能する。すなわち、コンタクトホールＣＮＴを形成する際に、最初は酸化シリコン膜がエッチングされ易い条件でエッチング処理をし、窒化シリコン膜からなる絶縁膜１５ａが露出された時点で今度は窒化シリコン膜がエッチングされ易い条件でエッチング処理する。これにより、基板１Ｓや分離部５を過剰にエッチングしてしまう不具合を抑制または防止できる。
【００４２】上記絶縁膜１５ｂの上面は平坦化されている。この絶縁膜１５ｂの材料としてリフロー性の高いＢＰＳＧ (Boron-doped Phospho Silicate Glass)膜やスピン塗布法により形成されるＳＯＧ(Spin On Glass)膜を採用しても良い。これにより、互いに隣接するゲート電極７，７の狭いスペースを埋め込むことができる。上記コンタクトホールＣＮＴの底部からは基板１Ｓの主面の一部およびゲート電極７の一部が露出されている。そして、この絶縁膜１５ｂの上面およびコンタクトホールＣＮＴ内（底面および側面）には、薄い導体膜１６ａが形成され、コンタクトホールＣＮＴ内にはその導体膜１６ａを介してプラグ１６ｂが埋め込まれている。
【００４３】導体膜（第２導体膜）１６ａは、例えばチタン（Ｔｉ）等のような高融点金属膜上に窒化チタン（ＴｉＮ）等のような高融点金属窒化膜が積層された構造を有しており、その厚さは、例えば１００ｎｍ程度である。導体膜１６ａの材料として、チタンタングステン（ＴｉＷ）等のような高融点金属またはモリブデンシリサイド（ＭｏＳｉｘ）等のような高融点金属シリサイドを用いても良い。また、プラグ１６ｂは、例えばタングステン（Ｗ）等のような高融点金属膜からなる。導体膜１６ａは、各種金属原子や半導体原子が移動するのを抑制または阻止するためのバリア機能、プラグ１６ｂ等と絶縁膜１５ａ，１５ｂおよび基板１Ｓとの接着性を向上させる機能、プラグ１６ｂのＣＶＤ（Chemical Vapor Deposition）成膜時の下地膜としての機能、エレクトロマイグレーションやストレスマイグレーション耐性を向上させる機能等のような種々の機能を有している。このような構成は、導体膜１６ａをスパッタリング法によって堆積した後、その上にプラグ１６ｂ形成用の導体膜をＣＶＤ法によって堆積し、さらにそのプラグ１６ｂ形成用の導体膜を異方性のドライエッチング法によってエッチバックすることにより形成されている。
【００４４】この導体膜１６ａ，１６ｂ上には、導体膜１６ｃ〜１６ｆが、例えばスパッタリング法等によって下層から順に堆積されている。最も薄い導体膜（第２導体膜）１６ｃ，１６ｅは、例えば厚さ１〜３ｎｍ程度のチタン等のような高融点金属膜からなり、導体膜１６ａ，１６ｂ，１６ｆと導体膜１６ｄとの接着性を向上させる機能を有している。最も厚い導体膜（第１導体膜）１６ｄは、例えば厚さ５００ｎｍ程度のアルミニウム（Ａｌ）の単体膜、アルミニウム−シリコン（Ｓｉ）−銅（Ｃｕ）合金膜、アルミニウム−シリコン合金またはアルミニウム−銅合金膜等のようなアルミニウムを主成分とする導体膜からなり、配線の主要導体材料とされている。２番目に薄い導体膜（第２導体膜）１６ｆは、例えば厚さ１００ｎｍ程度の窒化チタン等のような高融点金属窒化膜からなり、エレクトロマイグレーションやストレスマイグレーション耐性を向上させる機能や露光処理時の光の散乱を低減または防止する反射防止機能を有している。導体膜１６ｆの材料として、チタンタングステン（ＴｉＷ）等のような高融点金属またはモリブデンシリサイド（ＭｏＳｉｘ）等のような高融点金属シリサイドを用いても良い。
【００４５】この導体膜１６ｆ上には、配線形成時にエッチングマスクとして使用されるフォトレジストパターン（以下、単にレジストパターンという）１７ａがフォトリソグラフィ技術（すなわち、露光処理、現像処理およびベーク処理等のような一連の処理）によって形成されている。ここではレジストパターン１７ａがネガ型のレジスト膜の場合を例示するが、ポジ型のレジスト膜を用いた場合にも本実施の形態を適用できる。また、本実施の形態は、レジストパターン１７ａが、可視光や紫外線（波長３６５ｎｍのｉ線等）露光用のノボラック系のレジスト材料で構成される場合やエキシマレーザ露光（波長２４８ｎｍのＫｒＦ、波長１９３ｎｍのＡｒＦ、波長１５７ｎｍのＦ2等）用の化学増幅型のレジスト材料で構成される場合のいずれでも適用できる。レジストパターン１７ａの厚さは、加工する導体膜の厚さ等によって変わるので一概には言えないが、例えば１．３μｍ〜１．５μｍ程度である。
【００４６】本実施の形態においては、このような構造を有する複数枚のウエハ４をウエハカセットに収容した状態で上記図５に示した半導体製造装置１のロードロック室２ｅに搬入する。半導体製造装置１では、真空状態に維持された搬送室２ａ内の搬送アームによってロードロック室２ｅのウエハカセットからウエハ４を１枚づつ取り出してエッチング処理用の処理室２ｂ内に搬入する。エッチング処理用の処理室２ｂでは、例えばＢＣｌ3、Ｃｌ2またはＳｉＣｌ4等のような塩素系のガスを用いた異方性のドライエッチング処理（例えばＲＩＥ；Reactive Ion Etching）をウエハ４に対して施すことにより、上記レジストパターン１７ａから露出する導体膜１６ａ，１６ｃ〜１６ｆをエッチング除去する。このエッチング処理に際しては、導体膜１６ａ，１６ｃ〜１６ｆ（およびレジストパターン１７ａ）の側壁に側壁保護膜を形成する。ここでは、主としてレジストパターン１７ａのエッチング生成物が導体膜１６ａ，１６ｃ〜１６ｆの加工側壁に重合して吸着し、側壁保護膜を形成する。これにより、エッチング処理中において、導体膜１６ａ，１６ｃ〜１６ｆの加工側壁を、中性のエッチング種やわずかなイオン衝撃等から保護することができるので、アンダーカットの発生を抑制または防止することができ、垂直エッチングを達成することができ、導体膜１６ａ，１６ｃ〜１６ｆの加工精度を向上させることが可能となる。
【００４７】図８は上記エッチング処理後のウエハ４の要部断面図、図９は図８の導体膜１６ａ，１６ｃ〜１６ｆの要部拡大断面図をそれぞれ示している。上記エッチング処理により導体膜１６ａ，１６ｃ〜１６ｆによって構成される第１層配線Ｌ１を形成する。この段階では、図９に示すように、導体膜１６ａ，１６ｃ〜１６ｆおよびレジストパターン１７ａの側壁に上記側壁保護膜（側壁膜）１８が形成されている。側壁保護膜１８は、後続の絶縁膜の成膜工程で異常成長の原因となったり、側壁保護膜１８中に残留した塩素等のようなハロゲンがアルミニウム等を主体とする導体膜１６ｄの腐蝕を引き起こしたり、アルミニウムを含み導電性を有することから短絡不良を引き起こしたりする等、半導体集積回路装置の信頼性や歩留まりの低下の原因となるので、上記エッチング処理後は除去することが好ましい。また、この段階では、この側壁保護膜１８、絶縁膜１５ｂおよびレジストパターン１７ａの表面に、エッチングに寄与した塩素（Ｃｌ）が多量に付着している。
【００４８】次いで、図５に示した半導体製造装置１では、真空状態に維持された搬送室２ａ内の搬送アームによってエッチング処理用の処理室２ｂからウエハ４を取り出し、そのウエハ４を処理室２ｃに搬入する。処理室２ｃでは、例えば酸素ガス（Ｏ2）とフッ素を含むガスとの混合ガスを用いたプラズマアッシング処理を１枚のウエハ４に対して施すことにより、レジストパターン１７ａおよび側壁保護膜１８をアッシング除去する（第１処理工程）。この場合のレジスト膜等の除去機構については後述する。
【００４９】本実施の形態においては、処理室２ｃでの処理中においてウエハ４の主面の温度を、後続の塩素除去目的のプラズマ処理時におけるウエハ４の主面の温度よりも低くする。具体的には、ウエハ４の主面の温度を、例えば常温（約２０℃）よりは高く、１２０℃以下、１００℃以下または８０℃以下あるいは８０℃前後とする。このウエハ４の主面の温度を１２０℃以上にすると、レジストパターン１７ａや側壁保護膜１８が硬化し除去することが難しくなる。また、あまり温度を上げるとフッ素を含むガス中の原子のアタックにより導体膜１６ｆが除去される恐れもある。ウエハ４の主面の温度は、ウエハ４を載置するステージの温度とプラズマから供給される熱とで設定されるが、一般的に、ステージ温度の−５℃〜−１０℃程度がウエハ４の主面の温度とされる。
【００５０】また、上記フッ素を含むガスとしては、例えばＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ3Ｆ8、Ｃ4Ｆ8またはＳＦ6がある。このフッ素を含むガスを導入すると、フッ素原子がレジスト膜から水素（Ｈ）を引き抜くことにより高分子の骨格を不安定にし、反応性に富む状態にする。そして、フッ素原子は酸素原子とレジスト膜との反応の活性化エネルギーを下げる働きをする。また、フッ素が酸素プラズマ中の原子状酸素の割合を増加させる。これらにより、レジストパターン１７ａや側壁保護膜１８等のアッシングレートを向上させることができるので、処理効率を向上させることが可能となる。したがって、スループットを向上させることができ、半導体集積回路装置の生産性を向上させることが可能となる。また、フッ素原子の導入により、ナトリウム（Ｎａ）汚染を軽減させることができるので、半導体集積回路装置の歩留まりや信頼性を向上させることができる。さらに、フッ素を含むガスを用いることにより、絶縁膜１５ｂの上面も若干除去されるので、絶縁膜１５ｂ上の有機ポリマー残渣等のような異物も除去できる。
【００５１】また、処理室２ｃでの処理時間は、レジストパターン１７ａの膜厚等によっても変わるので一概には言えないが、例えば３０秒程度である。
【００５２】図１０は上記処理室２ｃでのレジストパターン１７ａおよび側壁保護膜１８の除去処理（第１処理工程）後の第１層配線Ｌ１の要部拡大断面図を示している。レジストパターンおよび側壁保護膜は除去されている。この段階では、配線Ｌ１および絶縁膜１５ｂの表面には塩素成分が付着している。
【００５３】次いで、図５に示した半導体製造装置１では、処理室２ｃでの処理が終了したウエハ４を、真空状態に維持された搬送室２ａ内の搬送アームによって処理室２ｃから取り出し処理室２ｄに搬入する。処理室２ｄでは、例えば酸素ガス（Ｏ2）とＨ+またはＯＨ-またはその両方を解離により生成するガスとの混合ガスを用いたプラズマアッシング処理を１枚のウエハ４に対して施すことにより、塩素成分を除去する（第２処理工程）。この場合の塩素成分除去機構については後述する。
【００５４】本実施の形態においては、この処理室２ｄでの処理中において、塩素成分を効率良く除去するために、ウエハ４の主面の温度を、上記第１処理工程でのウエハ４の主面の温度よりも高くする。具体的には、ウエハ４の主面の温度を、例えば１５０℃〜３５０℃程度、好ましくは１８０℃〜２５０℃程度、例えば２００℃程度とした。上記３５０℃は、本実施の形態の処理室２ｄが供給可能な最高温度である。この場合のウエハ４の主面の温度も、ウエハ４を載置するステージの温度とプラズマから供給される熱とで設定され、一般的に、ステージ温度の−５℃〜−１０℃程度とされる。このようにウエハ４の主面温度を高温にすることにより、ウエハ４の表面の塩素成分を効率的に除去できるので、スループットを向上させることができ、半導体集積回路装置の生産性を向上させることが可能となる。
【００５５】また、仮に１つの処理室で上記第１，第２処理工程の処理を行えば、ステップ毎にステージ温度を変えなければならないので、連続的な処理に時間がかかる。ウエハ４は１枚毎に処理されるので複数枚のウエハ４を処理するとなると膨大な時間がかかるようになり、半導体集積回路装置の生産性（量産性）が著しく低下する。これに対して、本実施の形態においては、処理室２ｃ，２ｄを分けているので、各々の処理時におけるウエハ４の主面温度の設定時間を短縮できるので、スループットを大幅に向上させることができ、半導体集積回路装置の生産性（量産性）を向上させることが可能となる。
【００５６】また、仮に１つの処理室で上記第１，第２処理工程の処理を行えば、ステップ毎にステージ温度を変えなければならないので、各ステップのウエハ４の主面温度が処理されるウエハ４毎に変わってしまう（ばらつきが大きくなる）結果、ウエハ４毎に処理結果が異なる場合が生じる。これに対して、本実施の形態においては、処理室２ｃ，２ｄを分けているので、各々の処理時におけるウエハ４の主面温度の設定精度を向上させることができるので、狙い通りの処理が可能となり、処理の再現性を向上させることができる結果、半導体集積回路装置の歩留まりや信頼性を向上させることが可能となる。
【００５７】上記Ｈ+またはＯＨ-またはその両方を解離により生成するガスとしては、例えば水素ガス（Ｈ2）、水蒸気（Ｈ2Ｏ）、メタノール（ＣＨ3ＯＨ）、エタノール（Ｃ2Ｈ5ＯＨ）、プロパノール（Ｃ3Ｈ7ＯＨ、ＩＰＡ；Isopropylalcohol）、ブタノール（Ｃ4Ｈ9ＯＨ）またはアセトン（ＣＨ3ＣＯＣＨ）等がある。本実施の形態では、例えばメタノール（ＣＨ3ＯＨ）ガスを用いたが、水蒸気（Ｈ2Ｏ）は、安全性が高く取り扱い易い上、環境面の上でも好ましい。また、プロパノールも半導体集積回路装置の製造工程（例えば蒸気乾燥工程）で用いられ使い慣れていることから取り扱い易い。このようなガスを導入することにより、解離してできたＨ+やＯＨ-により残留塩素成分を除去する。処理室２ｄでの処理も、残留レジストパターン、残留側壁保護膜または絶縁膜１５ｂ表面の残留有機ポリマー膜を除去する能力を有している。したがって、ウエハ４の表面の残留レジストパターン、残留側壁保護膜または絶縁膜１５ｂ表面の残留有機ポリマー膜を処理室２で除去される場合もある。
【００５８】処理室２ｄでの処理時間は、処理室２ｄでのステージ温度に律則されるので一概には言えないが、塩素成分を良好に除去することを考慮すると上記レジストパターンおよび側壁保護膜の除去を目的とした処理室２ｃでの処理時間よりも長く、例えば９０秒〜１２０秒程度である。このように本実施の形態においては、処理室２ｄでの処理時間が処理室２ｃでの処理時間よりも長いので、処理室２ｄの数を処理室２ｃよりも多く設置している。例えば処理室２ｃが１台なのに対して処理室２ｄを２台設けている。これにより、処理室２ｃ，２ｄ間の処理時間差を短縮または無くすことができるので、処理室２ｃの処理から処理室２ｄへの処理をスムーズに進めることができ、全体的な処理効率を向上させることが可能となっている。したがって、半導体集積回路装置の生産性（量産性）を維持または向上させることが可能となっている。
【００５９】図１１は上記処理室２ｄでの塩素成分除去処理（第２処理工程；防蝕処理）後の第１層配線Ｌ１の要部拡大断面図を示している。ウエハ４および第１層配線Ｌ１の表面の塩素（Ｃｌ）成分が大幅に低減されている。このため、第１層配線Ｌ１の腐蝕（コロージョン）を抑制または防止することが可能となる。また、既に側壁保護膜１８は除去されているので、ウエハ４の主面を高温にしても側壁保護膜１８等が硬化する問題は生じない。
【００６０】次いで、図５に示した半導体製造装置１では、処理室２ｄでの処理が終了したウエハ４を、真空状態に維持された搬送室２ａ内の搬送アームによって処理室２ｃから取り出し、そのウエハ４をロードロック室２ｅのウエハカセット内に収容する。ロードロック室２ｅのウエハカセットは大気中に出され、処理部２から隣の処理部３に搬送される。この処理部３ではウエハ４を１枚ずつ洗浄する。まず、処理室３ａ内にウエハ４を搬入し、ウエハ４の表面を、例えばアルカリ系の洗浄液（三菱ガス化学（ＥＬＭＣ２０等）により洗浄する。アルカリ系の洗浄液に代えて酸性の洗浄液を用いる場合もある。続いて、ウエハ４を処理室３ｂに移し、ウエハ４の表面を、例えば純水により洗浄する。洗浄処理に際しては超音波洗浄を使用することにより、洗浄効果を向上させることができ、また、洗浄時間を短縮させることができる。その後、処理室３ｂ内においてウエハ４に対して、例えばスピン乾燥処理を施す。その後、乾燥処理後のウエハ４を処理室３ｃに移し、ベーク処理を施す。
【００６１】図１２は上記のウエット洗浄処理後のウエハ４の要部断面図、図１３は図１２の要部拡大断面図をそれぞれ示している。この段階では、第１層配線Ｌ１および絶縁膜１５ｂの表面の塩素成分が除去されている。
【００６２】また、図１４は図１２および図１３に続く半導体集積回路装置の製造工程中のウエハ４の要部断面図を示している。ここには、第１層配線Ｌ１と同様のエッチング処理およびその後の上記処理（第１、第２処理工程を含む）を経て形成された第２層配線Ｌ２および第３層配線Ｌ３が形成されている。したがって、第２、第３層配線Ｌ２，Ｌ３においても配線腐蝕を抑制または防止できる。上記側壁保護膜の問題も回避できる。エッチング処理からその後の処理を効率的に進めることができる。第２、第３層配線Ｌ２，Ｌ３の導体膜１６ａは、例えば窒化チタンの単体膜で形成されている。第２層配線Ｌ２の導体膜１６ｄの厚さは、第１層配線Ｌ１の導体膜１６ｄよりも厚く、第３層配線Ｌ３の導体膜１６ｄの厚さは、第２層配線Ｌ２の導体膜１６ｄよりも厚く形成されている。これ以外の第２、第３層配線Ｌ２，Ｌ３の構成は、上記第１層配線Ｌ１と同じである。
【００６３】また、配線層間の絶縁膜１５ｃ，１５ｅ，１５ｆ，１５ｈ，１５ｉは、例えばＴＥＯＳ（Tetraethoxysilane）ガスを用いたプラズマＣＶＤ法によって堆積された酸化シリコン膜からなる。隣接配線間の絶縁膜１５ｄ，１５ｇは、例えばＣＶＤ法で形成された酸化シリコン膜からなり、平坦化のために形成されている。また、表面保護膜を形成する絶縁膜１５ｊは、例えば窒化シリコン膜からなり、その上の表面保護膜を形成する絶縁膜１５ｋは、例えばポリイミド樹脂からなる。
【００６４】第２層配線Ｌ２は、絶縁膜１５ｃ，１５ｅに形成されたスルーホールＴＨ内の導体膜１６ａおよびプラグ１６ｂを通じて第１層配線Ｌ１と電気的に接続されている。第３層配線Ｌ３は、絶縁膜１５ｆ，１５ｈに形成されたスルーホールＴＨ内の導体膜１６ａおよびプラグ１６ｂを通じて第２層配線Ｌ２と電気的に接続されている。絶縁膜１５ｋ，１５ｊの一部には、第３層配線Ｌ３の一部が露出されるような開口部１９が形成されている。この開口部１９から露出される第３層配線Ｌ３の一部は、ボンディングパッド（外部端子）部ＢＰを形成している。この第３層配線Ｌ３のボンディングパッド部ＢＰの上面では、導体膜１６ｆが除去されており、開口部１９からは第３層配線Ｌ３の導体膜１６ｄが露出されている。
【００６５】次に、図１５および図１６は、レジスト膜の除去および塩素成分の除去（防蝕処理）のモデルを示している。なお、図１５および図１６では、上記第１、第２処理工程での作用を一緒に示している。
【００６６】図１５は、上記第１処理工程の処理ガスとして、例えば酸素ガス（Ｏ2）とＣＦ4との混合ガスを用い、上記第２処理工程の処理ガスとして、例えば酸素ガス（Ｏ2）とメタノール（ＣＨ3ＯＨ）ガスとの混合ガスを用いた場合を示している。
【００６７】まず、第１処理工程では、酸素ガス（Ｏ2）が解離することで生成された酸素ラジカル（Ｏ*）と、ＣＦ4が解離することで生成されたフッ素ラジカル（Ｆ*）とがレジスト膜にアタックすることにより、ＣＯx、Ｈ2ＯおよびＨＦが生成され、レジストパターン１７ａおよび側壁保護膜１８が除去される。これを化学式で示すと、例えば次の通りである。
【００６８】Ｏ2 →２Ｏ*ＣＦ4→ＣＦx*＋（４−Ｘ）Ｆ*Ｃ，Ｈ，Ｏ（レジスト）＋Ｏ*＋Ｆ* → ＣＯx＋Ｈ2Ｏ↑＋ＨＦ↑続く、第２処理工程では、メタノール（ＣＨ3ＯＨ）が解離することで生成されたＨ+と残留する塩素成分（Ｃｌ-）とが反応して塩酸（ＨＣｌ）が生成される。真空中で生成された塩酸（ＨＣｌ）は、すぐに揮発される。これにより、塩素成分を除去される。これを化学式で示すと、例えば次の通りである。
【００６９】
ＣＨ3ＯＨ → ＣＨx*＋（３−Ｘ）Ｈ+＋ＯＨ-ＣＨx*＋（３−Ｘ）Ｈ+＋Ｃｌ- → ＣＨxＣｌy↑＋ＨＣｌ↑次に、図１６は、上記第１処理工程の処理ガスとして、例えば酸素ガス（Ｏ2）を用い、上記第２処理工程の処理ガスとして、例えば酸素ガス（Ｏ2）と水蒸気（Ｈ2Ｏ）ガスとの混合ガスを用いた場合を示している。
【００７０】まず、第１処理工程では、酸素ガス（Ｏ2）が解離することで生成された酸素ラジカル（Ｏ*）がレジスト膜にアタックすることにより、ＣＯxおよびＨ2Ｏが生成され、レジストパターン１７ａおよび側壁保護膜１８が除去される。これを化学式で示すと、例えば次の通りである。
【００７１】Ｏ2 →２Ｏ*Ｃ，Ｈ，Ｏ（レジスト）＋Ｏ* → ＣＯx＋Ｈ2Ｏ↑続く、第２処理工程では、水蒸気（Ｈ2Ｏ）が解離することで生成されたＨ+と残留する塩素成分（Ｃｌ-）とが反応して塩酸（ＨＣｌ）が生成される。この塩酸は上記と同様に、すぐに揮発され、塩素成分を除去することができる。これを化学式で示すと、例えば次の通りである。
【００７２】Ｈ2Ｏ → Ｈ+＋ＯＨ-Ｈ+＋Ｃｌ- → ＨＣｌ↑以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７３】例えば前記実施の形態では放射状型のマルチチャンバ装置を用いた場合について説明したが、これに限定されるものではなく、例えば中央の搬送室とその両側に処理室を配置する線形型のマルチチャンバ装置を用いても良い。
【００７４】また、前記実施の形態では積層構造を有する導体膜のパターニング時に用いたレジストパターンのアッシング技術について説明したが、導体膜がアルミニウムを主成分とする導体膜の単体膜で形成されている場合にも本発明を適用できる。
【００７５】以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるＣＭＩＳ回路を有する半導体集積回路装置の製造方法に適用した場合について説明したが、それに限定されるものではなく、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable Programmable Read Only Memory）等のようなメモリ回路を有する半導体集積回路装置の製造方法、マイクロプロセッサ等のような論理回路を有する半導体集積回路装置の製造方法あるいは上記メモリ回路と論理回路とを同一基板に設けている混載型の半導体集積回路装置の製造方法にも適用できる。また、フラットパネルディスプレイやマイクロマシンの製造方法にも適用できる。本発明は、レジスト膜をエッチングマスクとしてアルミニウムを主成分とする導体膜をパターニング後、エッチングマスクとして用いたレジスト膜をアッシング除去する工程を有する技術に適用できる。
【００７６】
【発明の効果】本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００７７】すなわち、レジスト膜および側壁膜の除去を主目的として相対的に低温の状況下において酸素を有するガスを用いたプラズマ処理を施した後、塩素を除去することを主目的として相対的に高温の状況下において酸素ガスと水素を含むガスとの混合ガスを用いたプラズマ処理を施す工程を有することにより、半導体集積回路装置の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】アルミニウムを主成分とする配線の腐蝕発生モデルの説明図である。
【図２】アルミニウムを主成分とする配線の腐蝕発生による不具合の説明図である。
【図３】電池作用による配線の腐蝕発生モデルの説明図である。
【図４】電池作用による配線の腐蝕発生モデルの説明図である。
【図５】本発明の一実施の形態である半導体集積回路装置の製造工程で用いた半導体製造装置の一例の説明図である。
【図６】本発明の一実施の形態である半導体集積回路装置の製造工程中におけるウエハの要部断面図である。
【図７】図６の要部拡大断面図である。
【図８】図６および図７に続く半導体集積回路装置の製造工程中におけるウエハの要部断面図である。
【図９】図８の要部拡大断面図である。
【図１０】図８および図９に続く半導体集積回路装置の製造工程中におけるウエハ上の配線の要部拡大断面図である。
【図１１】図１０に続く半導体集積回路装置の製造工程中におけるウエハ上の配線の要部拡大断面図である。
【図１２】図１１に続く半導体集積回路装置の製造工程中におけるウエハの要部断面図である。
【図１３】図１２の要部拡大断面図である。
【図１４】図１２および図１３に続く半導体集積回路装置の製造工程中のウエハの要部断面図である。
【図１５】Ｈ+またはＯＨ-またはその両方を解離により生成するガスを用いたプラズマアッシング処理によるレジスト膜の除去および塩素成分の除去のモデルの説明図である。
【図１６】Ｈ+またはＯＨ-またはその両方を解離により生成するガスを用いたプラズマアッシング処理によるレジスト膜の除去および塩素成分の除去のモデルの説明図である。
【符号の説明】
１ 半導体製造装置
２ 処理部
２ａ 搬送室
２ｂ 処理室
２ｃ 処理室
２ｄ 処理室
２ｅ ロードロック室
３ 処理部
３ａ〜３ｃ 処理室
４ ウエハ
４Ｓ 半導体基板
５ 分離部
６ ゲート絶縁膜
７ ゲート電極
８ サイドウォール
９ 半導体領域
９ａ 半導体領域
９ｂ 半導体領域
１０ 半導体領域
１１ 半導体領域
１１ａ 半導体領域
１１ｂ 半導体領域
１２ 半導体領域
１５ａ〜１５ｋ 絶縁膜
１６ａ，１６ｃ，１６ｅ，１６ｆ 導体膜（第２導体膜）
１６ｂ プラグ
１６ｄ 導体膜（第１導体膜）
１７ａ フォトレジストパターン
１８ 側壁保護膜（側壁膜）
１９ 開口部
５０ 絶縁膜
５１ 配線
５２ 異物
５３ 塩酸水溶液
ＰＷＬ ｐ型ウエル
ＮＷＬ ｎ型ウエル
Ｑｐ ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑｎ ｎチャネル型のＭＩＳ・ＦＥＴ
ＣＰ キャップ膜
ＣＮＴ コンタクトホール
Ｌ１ 第１層配線
Ｌ２ 第２層配線
Ｌ３ 第３層配線
ＢＰ ボンディングパッド部
【特許請求の範囲】
【請求項１】 以下の工程を有することを特徴とする半導体集積回路装置の製造方法：（ａ）ウエハ上に、アルミニウムを主成分とする導体膜を堆積する工程、（ｂ）前記導体膜上にフォトレジストパターンを形成する工程、（ｃ）前記フォトレジストパターンから露出する前記導体膜を塩素を含むガスを用いたエッチング法によってエッチング除去する工程、（ｄ）前記エッチング処理後のウエハに対して、前記ウエハの主面の温度を第１温度とした状態で、前記導体膜の側壁に形成された側壁膜および前記フォトレジストパターンの除去を主目的として、酸素を含むガスを用いたプラズマ処理を施す第１処理工程、（ｅ）前記（ｄ）工程後のウエハに対して、前記ウエハの主面の温度を前記第１温度よりも高い第２温度とした状態で、前記ウエハの主面および導体膜の表面に付着した塩素の除去を主目的として、酸素ガスと水素を含むガスとの混合ガスを用いたプラズマ処理を施す第２処理工程。
【請求項２】 請求項１記載の半導体集積回路装置の製造方法において、前記第１処理工程と、前記第２処理工程とで処理室を別々にしたことを特徴とする半導体集積回路装置の製造方法。
【請求項３】 請求項２記載の半導体集積回路装置の製造方法において、前記第２処理工程の処理室の数を、前記第１処理工程の処理室の数よりも多くしたことを特徴とする半導体集積回路装置の製造方法。
【請求項４】 請求項１記載の半導体集積回路装置の製造方法において、前記第１温度は１２０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項５】 請求項１記載の半導体集積回路装置の製造方法において、前記第１温度は１００℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項６】 請求項１記載の半導体集積回路装置の製造方法において、前記第１温度は８０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項７】 請求項１記載の半導体集積回路装置の製造方法において、前記第２温度は１５０℃〜３５０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項８】 請求項１記載の半導体集積回路装置の製造方法において、前記第２温度は１８０℃〜２５０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項９】 請求項１記載の半導体集積回路装置の製造方法において、前記第２温度は２００℃であることを特徴とする半導体集積回路装置の製造方法。
【請求項１０】 請求項１記載の半導体集積回路装置の製造方法において、前記第１温度は１２０℃以下であり、前記第２温度は１５０℃〜３５０℃であることを特徴とする半導体集積回路装置の製造方法。
【請求項１１】 請求項１記載の半導体集積回路装置の製造方法において、前記第１処理工程の酸素を含むガスにフッ素を含むガスを添加したことを特徴とする半導体集積回路装置の製造方法。
【請求項１２】 請求項１記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、メタノールガスであることを特徴とする半導体集積回路装置の製造方法。
【請求項１３】 請求項１記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、プロパノールガスであることを特徴とする半導体集積回路装置の製造方法。
【請求項１４】 請求項１記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、水蒸気であることを特徴とする半導体集積回路装置の製造方法。
【請求項１５】 請求項１記載の半導体集積回路装置の製造方法において、前記導体膜が、アルミニウム膜に、シリコンまたは銅の一方あるいは両方を添加した合金膜からなることを特徴とする半導体集積回路装置の製造方法。
【請求項１６】 以下の工程を有することを特徴とする半導体集積回路装置の製造方法：（ａ）ウエハ上に、アルミニウムを主成分とする第１導体膜および前記第１導体膜とは異種の第２導体膜の積層構造を有する導体膜を堆積する工程、（ｂ）前記積層構造を有する導体膜上にフォトレジストパターンを形成する工程、（ｃ）前記フォトレジストパターンから露出する前記積層構造を有する導体膜を塩素を含むガスを用いたエッチング法によってエッチング処理する工程、（ｄ）前記エッチング処理後のウエハに対して、前記ウエハの主面の温度を第１温度とした状態で、前記積層構造を有する導体膜の側壁に形成された側壁膜および前記フォトレジストパターンの除去を主目的として、酸素を含むガスを用いたプラズマ処理を施す第１処理工程、（ｅ）前記（ｄ）工程後のウエハに対して、前記ウエハの主面の温度を前記第１温度よりも高い第２温度とした状態で、前記ウエハの主面および積層構造を有する導体膜の表面に付着した塩素の除去を主目的として、酸素ガスと水素を含むガスとの混合ガスを用いたプラズマ処理を施す第２処理工程。
【請求項１７】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１処理工程と、前記第２処理工程とで処理室を別々にしたことを特徴とする半導体集積回路装置の製造方法。
【請求項１８】 請求項１７記載の半導体集積回路装置の製造方法において、前記第２処理工程の処理室の数を、前記第１処理工程の処理室の数よりも多くしたことを特徴とする半導体集積回路装置の製造方法。
【請求項１９】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１温度は１２０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２０】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１温度は１００℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２１】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１温度は８０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２２】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２温度は１５０℃〜３５０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２３】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２温度は１８０℃〜２５０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２４】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２温度は２００℃であることを特徴とする半導体集積回路装置の製造方法。
【請求項２５】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１温度は１２０℃以下であり、前記第２温度は１５０℃〜３５０℃であることを特徴とする半導体集積回路装置の製造方法。
【請求項２６】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１処理工程の酸素を含むガスにフッ素を含むガスを添加したことを特徴とする半導体集積回路装置の製造方法。
【請求項２７】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、メタノールガスであることを特徴とする半導体集積回路装置の製造方法。
【請求項２８】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、プロパノールガスであることを特徴とする半導体集積回路装置の製造方法。
【請求項２９】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、水蒸気であることを特徴とする半導体集積回路装置の製造方法。
【請求項３０】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１導体膜が、アルミニウム膜に、シリコンまたは銅の一方あるいは両方を添加した合金膜からなることを特徴とする半導体集積回路装置の製造方法。
【請求項３１】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２導体膜が高融点金属膜、高融点窒化膜または高融点金属シリサイド膜からなることを特徴とする半導体集積回路装置の製造方法。
【請求項１】 以下の工程を有することを特徴とする半導体集積回路装置の製造方法：（ａ）ウエハ上に、アルミニウムを主成分とする導体膜を堆積する工程、（ｂ）前記導体膜上にフォトレジストパターンを形成する工程、（ｃ）前記フォトレジストパターンから露出する前記導体膜を塩素を含むガスを用いたエッチング法によってエッチング除去する工程、（ｄ）前記エッチング処理後のウエハに対して、前記ウエハの主面の温度を第１温度とした状態で、前記導体膜の側壁に形成された側壁膜および前記フォトレジストパターンの除去を主目的として、酸素を含むガスを用いたプラズマ処理を施す第１処理工程、（ｅ）前記（ｄ）工程後のウエハに対して、前記ウエハの主面の温度を前記第１温度よりも高い第２温度とした状態で、前記ウエハの主面および導体膜の表面に付着した塩素の除去を主目的として、酸素ガスと水素を含むガスとの混合ガスを用いたプラズマ処理を施す第２処理工程。
【請求項２】 請求項１記載の半導体集積回路装置の製造方法において、前記第１処理工程と、前記第２処理工程とで処理室を別々にしたことを特徴とする半導体集積回路装置の製造方法。
【請求項３】 請求項２記載の半導体集積回路装置の製造方法において、前記第２処理工程の処理室の数を、前記第１処理工程の処理室の数よりも多くしたことを特徴とする半導体集積回路装置の製造方法。
【請求項４】 請求項１記載の半導体集積回路装置の製造方法において、前記第１温度は１２０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項５】 請求項１記載の半導体集積回路装置の製造方法において、前記第１温度は１００℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項６】 請求項１記載の半導体集積回路装置の製造方法において、前記第１温度は８０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項７】 請求項１記載の半導体集積回路装置の製造方法において、前記第２温度は１５０℃〜３５０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項８】 請求項１記載の半導体集積回路装置の製造方法において、前記第２温度は１８０℃〜２５０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項９】 請求項１記載の半導体集積回路装置の製造方法において、前記第２温度は２００℃であることを特徴とする半導体集積回路装置の製造方法。
【請求項１０】 請求項１記載の半導体集積回路装置の製造方法において、前記第１温度は１２０℃以下であり、前記第２温度は１５０℃〜３５０℃であることを特徴とする半導体集積回路装置の製造方法。
【請求項１１】 請求項１記載の半導体集積回路装置の製造方法において、前記第１処理工程の酸素を含むガスにフッ素を含むガスを添加したことを特徴とする半導体集積回路装置の製造方法。
【請求項１２】 請求項１記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、メタノールガスであることを特徴とする半導体集積回路装置の製造方法。
【請求項１３】 請求項１記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、プロパノールガスであることを特徴とする半導体集積回路装置の製造方法。
【請求項１４】 請求項１記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、水蒸気であることを特徴とする半導体集積回路装置の製造方法。
【請求項１５】 請求項１記載の半導体集積回路装置の製造方法において、前記導体膜が、アルミニウム膜に、シリコンまたは銅の一方あるいは両方を添加した合金膜からなることを特徴とする半導体集積回路装置の製造方法。
【請求項１６】 以下の工程を有することを特徴とする半導体集積回路装置の製造方法：（ａ）ウエハ上に、アルミニウムを主成分とする第１導体膜および前記第１導体膜とは異種の第２導体膜の積層構造を有する導体膜を堆積する工程、（ｂ）前記積層構造を有する導体膜上にフォトレジストパターンを形成する工程、（ｃ）前記フォトレジストパターンから露出する前記積層構造を有する導体膜を塩素を含むガスを用いたエッチング法によってエッチング処理する工程、（ｄ）前記エッチング処理後のウエハに対して、前記ウエハの主面の温度を第１温度とした状態で、前記積層構造を有する導体膜の側壁に形成された側壁膜および前記フォトレジストパターンの除去を主目的として、酸素を含むガスを用いたプラズマ処理を施す第１処理工程、（ｅ）前記（ｄ）工程後のウエハに対して、前記ウエハの主面の温度を前記第１温度よりも高い第２温度とした状態で、前記ウエハの主面および積層構造を有する導体膜の表面に付着した塩素の除去を主目的として、酸素ガスと水素を含むガスとの混合ガスを用いたプラズマ処理を施す第２処理工程。
【請求項１７】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１処理工程と、前記第２処理工程とで処理室を別々にしたことを特徴とする半導体集積回路装置の製造方法。
【請求項１８】 請求項１７記載の半導体集積回路装置の製造方法において、前記第２処理工程の処理室の数を、前記第１処理工程の処理室の数よりも多くしたことを特徴とする半導体集積回路装置の製造方法。
【請求項１９】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１温度は１２０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２０】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１温度は１００℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２１】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１温度は８０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２２】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２温度は１５０℃〜３５０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２３】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２温度は１８０℃〜２５０℃以下であることを特徴とする半導体集積回路装置の製造方法。
【請求項２４】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２温度は２００℃であることを特徴とする半導体集積回路装置の製造方法。
【請求項２５】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１温度は１２０℃以下であり、前記第２温度は１５０℃〜３５０℃であることを特徴とする半導体集積回路装置の製造方法。
【請求項２６】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１処理工程の酸素を含むガスにフッ素を含むガスを添加したことを特徴とする半導体集積回路装置の製造方法。
【請求項２７】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、メタノールガスであることを特徴とする半導体集積回路装置の製造方法。
【請求項２８】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、プロパノールガスであることを特徴とする半導体集積回路装置の製造方法。
【請求項２９】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２処理工程の水素を含むガスが、水蒸気であることを特徴とする半導体集積回路装置の製造方法。
【請求項３０】 請求項１６記載の半導体集積回路装置の製造方法において、前記第１導体膜が、アルミニウム膜に、シリコンまたは銅の一方あるいは両方を添加した合金膜からなることを特徴とする半導体集積回路装置の製造方法。
【請求項３１】 請求項１６記載の半導体集積回路装置の製造方法において、前記第２導体膜が高融点金属膜、高融点窒化膜または高融点金属シリサイド膜からなることを特徴とする半導体集積回路装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図９】
【図１０】
【図８】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図９】
【図１０】
【図８】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００３−１７９０３４（Ｐ２００３−１７９０３４Ａ）
【公開日】平成１５年６月２７日（２００３．６．２７）
【国際特許分類】
【出願番号】特願２００１−３７８４１７（Ｐ２００１−３７８４１７）
【出願日】平成１３年１２月１２日（２００１．１２．１２）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【出願人】（０００２３３５９４）株式会社北日本セミコンダクタテクノロジ−ズ (34)
【Ｆターム（参考）】
【公開日】平成１５年６月２７日（２００３．６．２７）
【国際特許分類】
【出願日】平成１３年１２月１２日（２００１．１２．１２）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【出願人】（０００２３３５９４）株式会社北日本セミコンダクタテクノロジ−ズ (34)
【Ｆターム（参考）】
[ Back to top ]