【課題】フッ素添加カーボン膜（ＣＦ膜）上にハードマスク用の薄膜であるＳｉＣＯ膜あるいはＳｉＣＮ膜を成膜するにあたり、その薄膜とフッ素添加カーボン膜との間で大きな密着性を得ること。
【解決手段】 ＳｉＣＯ膜をハードマスクとして使用する場合に、ＣＦ膜をシリコンの有機化合物例えばトリメチルシランガスを活性化したプラズマ雰囲気に例えば５〜１０秒程度曝し、次いでこのプラズマに窒素プラズマを加えてフッ素添加カーボン膜の上にＳｉＣＮ膜を成膜し、その後例えばトリメチルシランガスと酸素ガスとを活性化したプラズマによりＳｉＣＯ膜を成膜する。ＳｉＣＯ膜の成膜時に、酸素の活性種がＣＦ膜中の炭素と反応することが抑えられ、従ってＣＦ膜の脱ガス量が低減する。またＳｉＣＮ膜をハードマスクとして使用する場合も、同様に最初にトリメチルシランガスのプラズマ処理を行う。 （もっと読む）

【課題】半導体装置の信頼性を向上させることができる製造方法を提供する。
【解決手段】半導体基板１に形成される半導体素子を覆う絶縁膜１１が、埋め込み特性が良好とされる熱ＣＶＤ法等によって形成される。その絶縁膜１１を覆うように、耐湿性に優れているとされるプラズマＣＶＤ法によって絶縁膜１４が形成される。その絶縁膜１１および絶縁膜１４を貫通するようにプラグ１３が形成される。さらに、その絶縁膜１４上に、誘電率が比較的低いＬｏｗ−ｋ膜からなる絶縁膜１６が形成され、その絶縁膜１６に、ダマシン技術によって、プラグ１３に電気的に接続される配線２０が形成される。 （もっと読む）

【課題】配線層の配線同士間の容量を低くしたままで、機械強度の低下を防ぐことが可能な半導体装置およびその製造方法を提供すること目的とする。
【解決手段】本発明に係る半導体装置およびその製造方法によれば、下地層１，２，３上に形成された第１の配線層６と、第１の配線層６と同一面内に形成され、所定の温度で気化する配線層間膜４とを備える。そして、第１の配線層６上、および、配線層間膜４上に形成された拡散防止膜７を備え、第１の配線層６に沿って第１の配線層６と同一面内にエアギャップ８が設けられている。 （もっと読む）

【課題】バリア膜を良好に形成することができながら、Ｃｕ配線中のＭｎの残留量を低減することができる、半導体装置の製造方法を提供する。
【解決手段】ＳｉおよびＯを含む第２絶縁層６に、第２溝１１およびビアホール１２が形成された後、Ｍｎからなる金属膜１８が第２溝１１およびビアホール１２の側面および底面に被着される。次いで、金属膜１８中のＭｎと第２絶縁層６中のＳｉおよびＯとを結合させるための熱処理が行われる。この熱処理の結果、第２溝１１およびビアホール１２の内面上に、ＭｎＳｉＯからなるバリア膜が形成される。 （もっと読む）

【課題】溝を埋め尽くすように形成されるＣｕ層中のＭｎの残留量の増加を生じることなく、溝の側面上における合金膜の膜剥がれの発生を防止することができる、半導体装置の製造方法を提供する。
【解決手段】ＳｉおよびＯを含む絶縁材料からなる第２絶縁層６に、第２溝１１が形成される。次に、スパッタ法により、第２溝１１の内面に、ＣｕＭｎ合金からなる合金膜１８が被着される。この合金膜１８は、第２溝１１の内面に接する部分のＭｎ濃度が相対的に高く、その表層部分のＭｎ濃度が相対的に低くなるように形成される。次いで、合金膜１８上に、Ｃｕからなる第２配線１４が形成される。第２配線１４の形成後、熱処理により、第２配線と第２絶縁層６との間に、ＭｎＳｉＯからなる第２バリア膜１３が形成される。 （もっと読む）

【課題】切断された電気ヒューズの切断状態を良好に保つ。
【解決手段】半導体装置２００は、基板上に形成された下層配線１２０と、下層配線１２０上に下層配線１２０に接続して設けられたビア１３０と、ビア１３０上にビア１３０に接続して設けられた上層配線１１０とを含む電気ヒューズ１００であって、切断状態において、電気ヒューズ１００を構成する導電体が外方に流出してなる流出部が形成されることにより切断される電気ヒューズ１００と、上層配線１１０および下層配線１２０の一方と同層に上層配線１１０および下層配線１２０の一方の側方に形成されるとともに、上層配線１１０および下層配線１２０と電気的に接続された熱拡散用上層配線１５２ａを含む熱拡散部１５０ａとを含む。 （もっと読む）

【課題】素子全体の機械的な強度の低下を防ぎ、配線を伝播する信号の遅延を低減する。
【解決手段】各配線層１００を構成する第１の絶縁層及び前記第３の絶縁層がシリコン炭化窒化膜、シリコン炭化物及び／又はシリコン酸化物を含み、下層配線層の第２の絶縁層はシリコン酸化物を含み、上層配線層の第２の絶縁層はフッ素添加シリコン酸化物及び／又は炭素添加シリコン酸化物を含む。下層配線層の第２の絶縁層の比誘電率を、上層配線層の第２の絶縁層の比誘電率よりも小さくする。 （もっと読む）

【課題】溝の側面上における金属膜の膜剥がれの発生を防止することができながら、Ｃｕ配線中のＭｎの残留量を低減させることができる、半導体装置の製造方法を提供する。
【解決手段】第１配線５上に、ＳｉおよびＯを含む第２絶縁層６が形成された後、第２絶縁層６に、第２溝１１およびビアホール１２が形成される。次に、スパッタ法により、溝の内面およびビアホールの内面に、ＭｎＯからなる金属膜１８が被着される。このとき、第２溝１１の内面およびビアホール１２の側面には、スパッタリングのエネルギーによって、金属膜１８中のＭｎＯが入り込み、ＭｎＳｉＯからなる第２バリア膜１３が形成される。そして、金属膜１８におけるビアホール１２の底面に形成された部分が除去された後、ビアホール１２にビア１５が埋設されるとともに、第２溝１１に第２配線１４が埋設される。 （もっと読む）

【課題】溝の側面上における合金膜の膜剥がれの発生を防止することができる、半導体装置の製造方法を提供する。
【解決手段】ＳｉおよびＯを含む絶縁材料からなる第２絶縁層６に、第２溝１１が形成され、第２溝１１と第１溝３とが対向する部分にビアホール１２が貫通形成された後、スパッタ法により、ＣｕＭｎ合金からなる合金膜１８が第２溝１１およびビアホール１２の側面および底面に被着される。そして、合金膜１８における第２溝１１の底面および第１配線５上に被着された部分が薄くされる。その後、合金膜１８上に、Ｃｕを主成分とする金属材料からなる第２配線１４が形成される。第２配線１４の形成後、熱処理により、第２配線と第２絶縁層６との間に、ＭｎＳｉＯからなる第２バリア膜１３が形成される。 （もっと読む）

【課題】 金属相互接続のための共形接着促進材ライナを提供すること
【解決手段】 誘電体層を少なくとも１つのライン・トラフ及び／又は少なくとも１つのビア・キャビティを有するようにパターン化する。金属窒化物ライナをパターン化誘電体層の表面上に形成する。金属ライナを金属窒化物ライナの表面上に形成する。共形銅窒化物層を、原子層堆積（ＡＬＤ）又は化学気相堆積（ＣＶＤ）によって、金属ライナの直接上に形成する。Ｃｕシード層を共形銅窒化物層の直接上に形成する。少なくとも１つのライン・トラフ及び／又は少なくとも１つのビア・キャビティは、電気めっき材料で充填される。共形銅窒化物層とＣｕシード層との間の直接接触は、強化された接着強度を与える。共形銅窒化物層をアニールして、露出した外側部分を連続的なＣｕ層に変換することができ、このことはＣｕシード層の厚さを減すのに用いることができる。 （もっと読む）

【課題】半導体装置の製造方法において、絶縁膜の誘電率を低く維持すると共に、半導体装置の信頼性を高めること。
【解決手段】シリコン基板１の上方に層間絶縁膜２９を形成する工程と、層間絶縁膜２９に配線溝２９ａを形成する工程と、層間絶縁膜２９の上面と配線溝２９ａの中とに導電膜２７を形成する工程と、導電膜２７を研磨することにより、層間絶縁膜２９の上面から導電膜２７を除去すると共に、配線溝２９ａの中に導電膜２７を残す工程と、導電膜２７の表面を還元性プラズマに曝す工程と、導電膜２７の表面にシリサイド層３４を形成する工程と、シリサイド層３４の表面に窒化層３６を形成する工程と、炭素を含むガス又は液に層間絶縁膜２９の上面を曝す工程と、層間絶縁膜２９の上面に紫外線を照射する工程と、導電膜２７の上にバリア絶縁膜４０を形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】より簡易な工程（処理内容）を用いて、導電層表面にキャップ膜を形成することを可能とする。
【解決手段】 基板の上に層間絶縁膜を形成する工程と、前記層間絶縁膜中に開口部を形成する工程と、前記開口部とを充填する導電層を形成する工程と、前記導電層の表面にキャップ膜を形成する工程と、を含み、前記キャップ膜を形成する工程において、導電層の表面の還元処理と、膜形成とが同時に行われる。 （もっと読む）

【課題】半導体基板の表裏両面間を貫通電極で接続するにあたって、貫通孔底部の角部におけるリーク電流の発生や絶縁膜のクラック等を抑制する。
【解決手段】半導体装置１は貫通孔３を有する半導体基板２を備える。貫通孔３は半導体基板２の第１の面２ａに開口された第１の開口３ａの開口径が第２の面２ｂに開口された第２の開口３ｂに近い側の内径より大きくなるように、第１の面２ａの近傍を拡張させる拡張部４を備える。半導体基板２の第１の面２ａには第１の絶縁層５と第１の配線層６とが設けられている。貫通孔３には拡張部４を充填しつつ内壁面を覆う第２の絶縁層７が設けられており、さらに第１および第２の絶縁層５、７の開口を介して第１の配線層６と接続された第２の配線層８が設けられている。 （もっと読む）

【課題】合成抵抗を用いることなく、複数の抵抗値を得ることが可能な抵抗素子を備えた半導体装置を提供する。
【解決手段】半導体基体上に形成された抵抗率の異なる複数の導電層と、複数の絶縁層とからなる抵抗素子を備える半導体装置を構成する。そして、この抵抗素子は、開孔部と、開孔部内に形成された複数の導電層の何れか一層と接続する接続配線と、接続配線の側面に形成される絶縁層とを備える。 （もっと読む）

【課題】例えばＣｕ膜に対するバリヤ性及び密着性を高く維持することができる層構造を形成する成膜方法を提供する。
【解決手段】真空引き可能になされた処理容器１３２内で、表面に凹部２を有する被処理体Ｗの表面に成膜処理を施す成膜方法において、遷移金属含有原料ガスを用いて熱処理により遷移金属含有膜２１０を形成する遷移金属含有膜形成工程と、元素周期表のVIII族の元素を含む金属膜２１２を形成する金属膜形成工程とを有するようにする。これにより、例えばＣｕ膜に対するバリヤ性及び密着性を高く維持する。 （もっと読む）

【課題】レジストポイゾニングの発生を抑制する信頼性の高い半導体装置を実現する。
【解決手段】ビアホール１１１を形成した後に溝１１４を形成する工程において、ビアホール１１１の形成領域に露光を行う工程と、配線溝の形成領域に露光を行う工程が含まれる。すなわち、ビアホール１１１を形成した後にビアホール１１１内に化学増幅型レジスト１０８が埋設されても、その後再びビアホール１１１の形成領域に露光が行われるため、ビアホール１１１の内部に十分な露光がされるようになる。これにより、ビアホール１１１内の感光領域、すなわち領域１１２および領域１１３が現像液で除去され、ビアホール１１１の内壁面の少なくとも一部が露出し、所望の構造の溝１１４が得られる。 （もっと読む）

【課題】基板に発生する応力を低減できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置は、半導体素子が形成される素子領域を有する基板と、素子領域の隣接部分の基板に形成されるビアホールと、ビアホール内に絶縁層を介して設けられる導通部と、基板と絶縁層との間に設けられる緩衝層とを備え、緩衝層は、基板の熱膨張係数と緩衝層の熱膨張係数との差が、基板の熱膨張係数と絶縁層の熱膨張係数との差より小さい材料から形成される。 （もっと読む）

【課題】ＷＰＰ技術を使用する半導体装置の信頼性向上を図ることができる技術を提供する。
【解決手段】半導体ウェハＷ３に形成されている製品チップ領域（例えば、製品チップ領域ＣＡや製品チップ領域ＣＢ）に製品パターンを形成する。そして、製品チップ領域の外側にある外周領域の大部分にも製品パターンの一部を形成する。一方、外周領域に形成されているネーミング領域ＮＲを覆うように開口部を有さないレジストパターンＲＭを形成する。外周領域に形成されているレジストパターンＲＭと製品チップ領域ＣＢとの間に開口パターンＫＰ１を形成する。このようなパターンが形成された半導体ウェハＷ３に対して、電解めっきを実施する。 （もっと読む）

基板を処理するための方法および装置が提供される。基板上に多孔性誘電体層が形成される。いくつかの実施形態では、誘電体を緻密な誘電体層によって覆うことができる。誘電体層がパターン形成され、基板の上に緻密な誘電体層が共形的に堆積される。緻密な共形の誘電体層は、多孔性誘電体層の孔を、孔に浸入する可能性がある化学種と接触しないように密封する。緻密な共形の封孔誘電体層の、フィールド領域とパターン開口部の底部とを覆う部分が、指向性の選択的なエッチングによって除去される。
（もっと読む）

【課題】配線とビアとの界面でのボイドの発生を抑制し、信頼性に優れた半導体装置を提供すること。
【解決手段】半導体装置１は、比誘電率が３．０以下の低誘電率の絶縁膜１１２中に形成され、配線幅が０．１μｍ以下の配線１４と、配線１４に接続された径が０．１μｍ以下のビア１７と、絶縁膜１１２中に形成されたダミーメタル１５とを有し、ダミーメタル１５は、配線１４の端部に対し、配線１４の延在方向に沿って隣接し、ダミーメタル１５と、配線１４との間の距離Ｄが０．３μｍ以下である。 （もっと読む）