半導体素子が形成された基板上に金属配線を積層し、半導体素子の接続を得る多層配線構造において、多孔質絶縁膜内に微細な金属配線を形成する場合に、リーク電流が発生し隣接する配線間の絶縁性が損なわれたり、隣接する配線間の絶縁耐性が劣化することのない配線構造およびその製造方法を提供する。半導体素子が形成された基板上の金属配線構造において、層間絶縁膜と金属配線との間に、有機物を含む絶縁性バリア層４１３を形成する。この絶縁性バリア層は隣接する配線間のリーク電流を低減し、絶縁信頼性を向上させることができる。
（もっと読む）

半導体デバイスの製造において使用される反射防止膜（ＡＲＣ）の層（２０１）。ＡＲＣ層は底部を有し、同底部は、底部上に配置されたＡＲＣ層の部分と比較して低いケイ素含有率を有する。ＡＲＣ層は金属層（１０７）上に形成される。ＡＲＣ層の比較的低いケイ素含有率は、金属層／ＡＲＣ層の界面における望ましくないシリサイドの形成を抑制する。ＡＲＣ層の頂部は、ＡＲＣ層の中間部と比較して低いケイ素含有率を有し、頂部の比較的低いケイ素含有率は、ＡＲＣ層上のフォトレジスト層の汚染を抑制し得る。ケイ素含有率は、蒸着工程中、ケイ素含有ガスの流量に対して窒素含有ガスの流量を減少、又は増大させることによって増大または減少させ得る。
（もっと読む）

【課題】 半導体措置で発生した熱を放熱しやすくすることによってＥＳＤ耐圧に優れた半導体装置およびその製造方法を提供する。
【解決手段】 拡散層領域３に形成されたチャネル１１の上には、ゲート絶縁膜７を介してゲート電極８が設けられている。また、ゲート電極８の側壁部には、サイドウォール９が形成されている。そして、ゲート電極８上とソース・ドレイン領域５上の一部とに、ゲート電極８およびサイドウォール９を被覆するようにしてシリサイドプロテクション膜１０が形成されている。シリサイドプロテクション膜１０が設けられていないソース・ドレイン領域の上には、シリサイドプロテクション膜１０に隣接して金属シリサイド膜６が形成されている。ここで、シリサイドプロテクション膜１０は、ＳｉＣ膜およびＳｉＯＣ膜の少なくとも一方からなるものとする。 （もっと読む）

【課題】 ＨＤＰ−ＣＶＤなどにより層間絶縁膜を形成するに際に発生する水素イオンを除去し、デバイスへの水素イオンの影響を解消する。
【解決手段】 ゲート電極を形成した半導体基板上に、コンタクト層と、金属配線と、層間絶縁膜とを備える半導体装置であって、層間絶縁膜は、水素原子を含む原料ガスを用いて、バイアス印加したプラズマＣＶＤにより金属配線上に形成し、金属配線および層間絶縁膜の下層にシリコン酸窒化膜を有することを特徴とする。 （もっと読む）

【課題】ＳｉＯＣＨの組成からなる材料で形成された層間絶縁膜に、アスペクト比の高い凹部を形成する際、凹部の加工初期から加工終期にかけてＯラジカル量に対してＣＦ系ラジカル量が過剰になることが防止された絶縁膜の加工方法を提供する。
【解決手段】ＣＦ系ラジカルをエッチング種として用いたドライエッチングにより、基板１１上に設けられた層間絶縁膜１６に、同一のエッチング条件下で接続孔１８を形成する絶縁膜の加工方法において、層間絶縁膜１６の表面側に向かってＯ含有率が高くなるように層間絶縁膜１６の膜質を膜厚方向に変化させることで、ドライエッチングの進行により接続孔１８のアスペクト比が高くなるのにともない、エッチング底面へのＣＦ系ラジカルの入射量が減少するのに合わせて、層間絶縁膜１６から放出されるＯラジカル量を減少させることを特徴とする絶縁膜の加工方法である。 （もっと読む）

アルミノシリケート前駆体で、高い機械的な強度の、低いｋの、層間の誘電体の材料を、アルミニウムがその材料のケイ素の基材の中へ手軽に組み込まれるように、形成するための方法、及び、そのように形成された一つ又はより多くの高い強度、低いｋの層間の誘電体の層を含む集積回路デバイス。

（もっと読む）

【課題】 安定的な垂直構造を有する保護膜を形成することでピクセルの作動不良を防止した薄膜保護膜の提供、及びこれを有する表示基板を提供する。
【解決手段】 基板に形成された薄膜の上面に形成され該薄膜を保護する保護膜において、前記保護膜は、前記薄膜と直接コンタクトされエッチングエージェント（ｅｔｃｈｉｎｇ ａｇｅｎｔ）によって第１エッチング率を有する第１保護膜と、前記第１保護膜の上面に形成され前記エッチングエージェントに対して第１エッチング率より高いエッチング率である第２エッチング率を有する第２保護膜とを有する。 （もっと読む）

【課題】銅配線から絶縁膜へのＣｕイオンの電界拡散を抑制させること。
【解決手段】第１の銅導体３３と、第１の銅導体より低い電位にある第２の導体３０と、第１の銅導体３３と第２の導体３０との間に位置する第１の絶縁膜３１と、第１の銅導体３３と第１の絶縁膜３１との間に、膜厚と抵抗率が第１の絶縁膜３１よりも小さな第２の絶縁膜３２を備えた半導体装置を提供する。第２の絶縁膜３２の抵抗率は、第１の絶縁膜３１の抵抗率の１／１０以下であることが好ましい。 （もっと読む）

【課題】 本発明は、安定した処理が可能で、且つゲートショートしない、ダマシンゲート構造を有する半導体装置の製造方法を提供することを目的としている。
【解決手段】 本発明は、エッチングストッパー膜に用いたシリコン窒化膜を触媒ＣＶＤ（Ｃａｔａｌｙｔｉｃ−ＣＶＤ）法により、基板温度２５０〜４００℃、触媒体温度１６００〜２０００℃で成膜する。これによって、シリコン窒化膜中の水素・塩素などの不純物を低減し、ＨＦ系のウェットエッチレートを熱酸化膜の１／４以下に抑えることにより、ゲート溝上部に露出したエッチングストッパー膜表面のエッチング量を抑えることができる。 （もっと読む）

【課題】 導電層に至るホールが、アライメントのずれに起因して、下側の層間絶縁膜まで到達してしまうことが防止された半導体装置およびその製造方法を提供する。
【解決手段】 層間絶縁膜１の上にエッチングストッパ膜２が形成される。エッチングストッパ膜２の上に導電層３が形成される。導電層３を覆うようにエッチングストッパ膜４が形成される。エッチングストッパ膜４の上には層間絶縁膜５が形成される。前述の構造においては、まず、第１のエッチング条件で、層間絶縁膜５を上下に貫通し、エッチングストッパ膜４の表面を露出させるホールが形成される。その後、第２のエッチング条件で、そのホールの底面を構成するエッチングストッパ膜４が除去され、導電層３に至るホールが形成される。ホールに接続配線８が埋め込まれる。 （もっと読む）

【課題】 本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大
させることなく、相性の悪い２つの膜（ＩＴＯ膜とアルミニウム膜）からなる配線や電極
等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。
【解決手段】 本発明は、配線または電極をアルミニウム合金膜の単層とし、そのアルミ
ニウム合金膜の組成を調節してＩＴＯとの良好なオーミック接合を目指すのではなく、３
層構造とすることで課題を解決する。本発明は、アルミニウム原子のチャネル形成領域へ
の拡散を防止するために、ＴｉまたはＭｏからなる第１導電層を設け、その上に電気抵抗
値の低いアルミニウム単体（純アルミニウム）からなる第２導電層を設ける。さらに、そ
の第２導電層の上に、ＩＴＯと反応しないアルミニウム合金からなる第３導電層を設け、
配線又は電極を３層構造としてＩＴＯと接合させる。 （もっと読む）

【課題】製造工程を増加させることなく、エッチング工程においてコンタクトホールを形成するに際し、第１酸化膜と第２酸化膜との界面に切込み部が形成されず、コンタクトホールに形成される配線の断線を有効に回避することができるようにする。
【解決手段】第１酸化膜５と、この第１酸化膜５上に成膜された第２酸化膜８とを有する半導体装置において、第２酸化膜８が少なくともボロンを含む酸化シリコン膜であり、第２酸化膜８の第１酸化膜５との界面に形成される界面層８ａのボロン濃度が高く設定されている。界面層８ａのボロン濃度を高く設定することで、ウエットエッチングレートが遅くなり、両酸化膜５，８の界面に切込み部が形成されることが防止される。 （もっと読む）

下にある層上に段階的な誘電体層を形成する方法であって、シリコン-炭素含有ガスと酸素含有ガスとキャリヤガスの混合物を阻止板と面板を備えたシャワーヘッドに流して、段階的な誘電体層の酸化物を多く含む部分を形成するステップであって、シリコン-炭素含有ガスが初期流量を持つ前記ステップと、シリコン-炭素含有ガスを第１中間流量で約０.５秒以上流すステップであって、第１中間流量が初期流量より大きい前記ステップと、シリコン-炭素含有ガスを第１中間流量より大きい最大流量で流して、段階的な誘電体層の炭素を多く含む部分を形成するステップと、を含む前記方法。 （もっと読む）

【課題】多層配線の狭ピッチ化に対応可能な半導体装置およびその製造方法を得る。
【解決手段】半導体基板上に複数の第１配線層を形成する工程と、第１配線層を覆うように第１層間絶縁膜層９を形成する工程と、第１層間絶縁膜層に、表面からその厚み方向に貫いて第１配線層に接続する複数の第１プラグ１４を形成する工程と、第１層間絶縁層上であって、第１プラグのうち一部の第１プラグの直上部に第２配線層４０を形成する工程と、第１層間絶縁膜層上に第２配線層を覆うように第２層間絶縁膜層１９を形成する工程と、第２層間絶縁膜層に、表面からその厚み方向に貫いて第２配線層に接続する第２プラグ２４’と、表面からその厚み方向に貫いて第１プラグに直接接続する第３プラグ２４と、を同時に形成する工程と、第２層間絶縁膜層上であって、第２プラグおよび第３プラグの直上部に第３配線層５０を形成する工程と、を含む。 （もっと読む）

【課題】
酸化シリコン層、窒化シリコン層の積層ライナを備えたＳＴＩを有し、帯電を低減できる半導体装置およびその製造方法を提供する。
【解決手段】
半導体装置は、シリコン基板と、前記シリコン基板の表面から下方に向かって形成され、前記シリコン基板の表面に活性領域を画定するトレンチと、前記トレンチの内壁を覆う酸化シリコン層の第１ライナ層と、前記第１ライナ層の上に形成された窒化シリコン層の第２ライナ層と、前記第２ライナ層の上に形成され、前記トレンチを埋める絶縁物の素子分離領域と、前記活性領域に形成されたｐチャネルＭＯＳトランジスタと、前記ｐチャネルＭＯＳトランジスタを覆って，前記シリコン基板上方に形成され，紫外光遮蔽能を有さない窒化シリコン層のコンタクトエッチストッパ層と、前記コンタクトエッチストッパ層の上方に形成され、紫外光遮蔽能を有する窒化シリコン層の遮光膜と、を有する。 （もっと読む）

【課題】一般に、半導体デバイスの製造に使用される被膜、特に窒化被膜および酸化被膜を提供すること。
【解決手段】窒化シリコン、酸化シリコン、酸窒化シリコン、または炭化シリコン被膜の形成中、少なくとも１つの非シリコン前駆体（ゲルマニウム前駆体や炭素前駆体など）を添加することによって、堆積速度が改善され、または被膜の応力を調整するなどこの被膜の特性を調整することが可能になり、あるいはその両方が可能になる。また、ドープ型酸化シリコンまたはドープ型窒化シリコンまたはその他のドープ型構造では、ドーパントが存在することを利用して、このドーパントに関連する信号（目印）をエッチング・ストップとして測定することができ、またはその他の場合にはエッチング中の制御を実現することができる。 （もっと読む）

金属−金属間のアンチヒューズが集積回路内の２つの金属相互接続層の間に配置される。下側のバリア層はＴｉから形成される。下側の付着力促進層は下側のＴｉバリア層の上に配置される。アモルファス炭素、および、水素およびフッ素の少なくとも１つによりドープされたアモルファス炭素のうち少なくとも１つを有するグループから選択されたアンチヒューズ材料層が、下側の付着力促進層上に配置される。上側の付着力促進層がアンチヒューズ材料層の上に配置される。上側のＴｉバリア層が上側の付着力促進層の上に配置される。
（もっと読む）

【課題】 全体として低いｋをもつＩＬＤを提供し、ＩＬＤに内在する接着性の欠陥に対する抵抗性だけでなく、ＩＬＤと基板との間の良好な接着性を提供する構造体と方法を提供すること。
【解決手段】 全般的に低い誘電率、半導体基板への良好な接着、及び熱循環によるクラッキングへの良好な抵抗性を有する、半導体デバイスのための誘電体層（１２）である。誘電体層（１２）は、誘電率の勾配をもつ誘電体層を提供するために、誘電体材料の堆積条件の連続的変化を含むプロセスによって生成される。 （もっと読む）