【課題】ＳｉＯＦ膜を含む層間絶縁膜にダマシン法で埋め込み配線を形成する半導体集積回路装置において、埋め込み配線用の配線溝を形成する際に用いるエッチングストッパ層とＳｉＯＦ膜との界面剥離を防止する。
【解決手段】ＳｉＯＦ膜２６、２９を含む層間絶縁膜をドライエッチングして形成した配線溝３２の内部にダマシン法でＣｕ配線３３を埋め込む際、上記ドライエッチングのエッチングストッパ層を構成する窒化シリコン膜２８とＳｉＯＦ膜２６との間に酸窒化シリコン膜２７を介在させ、ＳｉＯＦ膜２６中で発生した遊離のＦを酸窒化シリコン膜２７でトラップする。 （もっと読む）

【課題】半導体装置の層間絶縁膜として用いられる有機ＳＯＧ膜にコンタクトを形成する際のポイズンドビアの発生を抑制する。
【解決手段】半導体基板４２上に配置した複数の下層配線４６とその間隙４７とを覆って、有機ＳＯＧ膜を塗布し平坦化する。有機ＳＯＧ膜をイオン注入により改質し、コンタクトホール５６より深い位置まで改質ＳＯＧ膜５２に変える。特に、下層配線４６の上からずれて形成されるコンタクトホール５６ｂは、下層配線４６の上面より低い位置まで到達する。改質ＳＯＧ膜５２は、このコンタクトホール５６ｂが到達する深さより深い位置まで形成される。この改質ＳＯＧ膜５２の形成後、コンタクトホール５６が形成される。コンタクトホール５６の内部には、未改質の有機ＳＯＧ膜５０が現れず、プラグ６０を埋め込む際にポイズンドビアとなることが防止される。 （もっと読む）

【課題】電気特性に優れ、信頼性の高い薄膜トランジスタを有する表示装置を生産性よく作製する方法を提案することを課題とする。
【解決手段】ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に微結晶半導体膜を成膜し、微結晶半導体膜の表面からレーザビームを照射して微結晶半導体膜の結晶性を改善する。次に、結晶性が改善された微結晶半導体膜を用いて薄膜トランジスタを形成する。また当該薄膜トランジスタを有する表示装置を作製する。 （もっと読む）

【課題】下層配線と上層配線とのビア導通性に優れ、信頼性が高い半導体装置を低廉なコストで提供することである。
【解決手段】下層配線膜形成工程、該下層配線膜形成工程後に行われる上層絶縁膜形成工程、該上層絶縁膜形成工程後に行われるビアホール形成工程、該ビアホール形成工程によるビアホールに充填材を充填する充填工程、及び該充填工程後に行われる上層配線溝形成工程を具備する半導体装置の製造方法において、
前記充填材がメタルバリア性を有する材である。 （もっと読む）

本発明は、フッ素を含有する絶縁膜を有する半導体装置であって、前記絶縁膜の上に直接形成されたＳｉＣＮ膜を有し、前記ＳｉＣＮ膜において、前記絶縁膜との界面から遠ざかる方向に、窒素含有量が低下する半導体装置でもよい。本発明において、ＣＦｘ膜との界面近傍においては耐フッ素性の高いＳｉＣＮ膜であって、ＳｉＣＮ膜全体としては誘電率の低い膜をハードマスクとして形成することができる。

（もっと読む）

【課題】ｎチャネル型電界効果トランジスタとｐチャネル型電界効果トランジスタを有する半導体装置において、ｎチャネル型電界効果トランジスタ、ｐチャネル型電界効果トランジスタ共にドレイン電流特性に優れた半導体装置を実現する。
【解決手段】ｎチャネル型電界効果トランジスタ１０と、ｐチャネル型電界効果トランジスタ３０とを有する半導体装置において、ｎチャネル型電界効果トランジスタ１０のゲート電極１５を覆う応力制御膜１９には、膜応力が引張応力側の膜を用いる。ｐチャネル型電界効果トランジスタ３０のゲート電極３５を覆う応力制御膜３９には、膜応力が、ｎチャネル型トランジスタ１０の応力制御膜１９より、圧縮応力側の膜を用いることにより、ｎチャネル型、ｐチャネル型トランジスタの両方のドレイン電流の向上が期待できる。このため、全体としての特性を向上させることができる。 （もっと読む）

【課題】 高温環境下で作動する半導体装置に好適な電極または配線形成方法及びこれらを備えた半導体装置を実現する。
【解決手段】 半導体基板１０の基板面１０ａ上に、下層配線１１を覆って層間絶縁膜１２を形成し、層間絶縁膜１２に配線溝１３を形成する。次に、スパッタ法、ＣＶＤ法などにより、層間絶縁膜１２の表面、配線溝１３の内壁及び下層配線１１を覆う金属膜１４を形成する。続いて、酸素プラズマによる酸化処理を行い、金属膜１４を酸化してバリア層１５を形成する。これにより、２００℃を超える高温使用環境においても化学的に安定であり、バリア層として効果的に作用するバリア層１５をＣｕ配線１８と層間絶縁膜１２との間に介在させることができるので、配線材料たるＣｕの層間絶縁膜１２への拡散を防止することができる。 （もっと読む）

【課題】被覆率としては従来と変わることなく、かつシリコン酸化膜との間で選択比の取れるシリコン窒化膜を有する半導体装置の製造方法を提供することにある。
【解決手段】半導体基板の主表面上に層間絶縁膜を形成する工程と、前記層間絶縁膜に前記半導体基板の主表面に達するコンタクトホールを形成する工程と、前記側壁にシリコン窒化膜が形成されたコンタクトホール内にＴｉ層およびＴｉＮ層を有するバリアメタル層を形成する工程と、前記バリアメタル層が形成されたコンタクトホール内に導電層を形成する工程と、Ｓｉ_ｎＣｌ_２ｎ＋２とＮＨ_３との混合ガス、またはＳｉ_ｎＣｌ_{２ｎ−２−ｘ}とＮＨ_３との混合ガスを用い（ｎは２以上の自然数、ｘは２ｎ＋２以下の自然数）、７００℃以下の成膜温度で、前記コンタクトホール内の導電層上に塩素を含有するシリコン窒化膜を形成する工程とを備えたことを特徴とする。 （もっと読む）

【課題】最下層配線に埋め込み配線を有する半導体装置の信頼性を向上させる。
【解決手段】
半導体基板１の主面にＭＩＳＦＥＴＱｎ，Ｑｐが形成され、その主面上に絶縁膜１０，１１が形成されている。絶縁膜１０，１１にはコンタクトホール１２が形成されてプラグ１３が埋め込まれている。プラグ１３が埋め込まれた絶縁膜１１上には、絶縁膜１４，１５，１６が形成され、絶縁膜１４，１５，１６に開口部１７が形成されて配線２０が埋め込まれている。絶縁膜１５は、開口部１７を形成するために絶縁膜１６をエッチングする際のエッチングストッパ膜であり、シリコンと炭素を含有する。絶縁膜１１は吸湿性が高く、絶縁膜１５は耐湿性が低いが、それらの間に絶縁膜１４を介在させ、絶縁膜１４を絶縁膜１１よりもＳｉ（シリコン）原子の数密度が大きな膜とすることで、電気的に弱い界面が形成されるのを防止する。 （もっと読む）

【課題】 リーク電流の発生や熱アニールによる膜の縮小が抑制された、低誘電率で安定な層間絶縁膜を提供することにある。
【解決手段】 層間絶縁膜は、Ｓｉ原子を含有するハイドロカーボン層とＮ原子を含有するフルオロカーボン層とを積層してなり、かつ前記ハイドロカーボン層は、Ｃ原子数に対するＨ原子数の比（Ｈ／Ｃ）が０．８乃至１．２となる割合でＨ原子とＣ原子とを含有する。 （もっと読む）

【課題】高温高湿環境下での耐酸化性が高く、ピンホールが少なく、かつ光学透過率が高いバリア膜を提供する。
【解決手段】バリア膜がＳｉ／Ｎ組成比が異なる窒化シリコン層を２層以上積層した窒化シリコン膜を少なくとも１層含むことにより、高温高湿環境下での耐酸化性が高く、ピンホールが少なく、かつ光学透過率が高いバリア膜を提供することができる。 （もっと読む）

【課題】ボロン漏れの抑制とリーク電流増加の抑制とを同時に実現可能な、絶縁膜及びこの絶縁膜を備えた半導体装置と、絶縁膜の製造方法及び半導体装置の製造方法を提供する。
【解決手段】微結晶組織からなるハフニウム含有窒化シリコン酸化物層３ａと、非晶質組織からなるハフニウム含有窒化シリコン酸化物層３ｂとが半導体基板２上に積層されてなる積層膜からなり、積層膜の窒素濃度が１５原子％以上４０原子％以下の範囲であることを特徴とする半導体装置用の絶縁膜積層体３を採用する。 （もっと読む）

本開示の一の実施例によると、回路素子用の保護膜を作製する方法は概して、基板表面を有する基板を供する工程、前記基板表面上に電気部品を作製する工程、並びに、前記基板表面及び電気部品を第1保護誘電膜でコーティングする工程を有する。前記第1保護誘電膜は概して、透湿性が0.01g/m²/日、吸湿率が0.04%未満、誘電率が10未満、誘電損失が0.005未満、絶縁破壊電圧強度が8×10⁶V/cmよりも大きく、シート抵抗が10¹⁵Ω-cmで、かつ欠陥密度が0.5/cm²未満である、水蒸気に溶けない材料で作られる。
（もっと読む）

【課題】銅配線上に形成されるライナ膜としてＳｉＮ膜を用いたＭＲＡＭなどの半導体装置において、ＭＲＡＭの電気磁気特性に影響を及ぼさない範囲の温度で耐湿性に優れたシリコン窒化膜を有する半導体装置を得ること。
【解決手段】半導体基板上にトランジスタと磁気トンネル接合素子とを含む電子部品を形成した半導体基材上に、銅配線１４を埋め込んだ層間絶縁膜１１を形成し、この層間絶縁膜１１上にライナ膜１５として２．５ｇ／ｃｍ³以上の膜密度を有するシリコン窒化膜を形成する。 （もっと読む）

【課題】近くの導電層とのショートを防止しつつ、上層のプラグと下層のプラグとの接触面積を拡大する。
【解決手段】半導体装置１０は、シリコン基板１１の上部に順次に形成された層間絶縁膜１２及び層間絶縁膜１６と、層間絶縁膜１２を貫通し、頂面が層間絶縁膜１６の内部にあるコンタクトプラグ１４と、層間絶縁膜１６中に形成され、層間絶縁膜１６の頂部から下方に向かって径が小さくなるテーパ形状を有する第１部分と、この第１部分から下方に向かって径が大きくなるテーパ形状を有し、その底面がコンタクトプラグ１４の頂面に略整合する第２部分とを有するビアプラグ１９とを備える。 （もっと読む）

【課題】 誘電体キャップ層（１００）を提供する。
【解決手段】 １つの実施例において、誘電体キャップ層（１００）は、硬化処理の間の紫外線照射を実質的に遮断する光学的バンドギャップ（例えば、約３．０電子−ボルトよりも大きい）を有し、電子ドナー、二重結合電子を有する窒素を含む誘電体材料（１０８）を含む。誘電体キャップ層（１００）は、高モジュラスを示し、そしてナノ電子デバイスに例えば銅及び低ｋ誘電体を形成する後工程（ＢＥＯＬ）におけるＵＶ光を使用する超低誘電率（ＵＬＫ）材料のポストキュア処理のもとで安定であり、膜及びデバイスのクラックを減少し、そして信頼性を改善する。 （もっと読む）

【課題】半導体基板としてのシリコンに形成されるｐ型ＭＯＳＦＥＴにストレスの影響を与え難い結晶方向が［１００］方向のチャネルを形成することができる４５度ノッチウエハを使用してもｎ型ＭＯＳＦＥＴに有利なストレスをかけることができる半導体装置を提供する。
【解決手段】半導体基板１に形成された少なくとも１つのＭＯＳＦＥＴと、半導体基板１上にこのＭＯＳＦＥＴを被覆するように形成されたコンタクトストップライナ膜７とを備えている。コンタクトストップライナ膜７は窒素濃度が互いに異なる複数層のシリコン窒化膜から構成されている。シリコン半導体基板に形成されるｐ型ＭＯＳＦＥＴにストレスの影響を与え難い結晶方向が［１００］方向のチャネルを形成することができる４５度ノッチウエハを使用してもｎ型ＭＯＳＦＥＴに有利な高いストレスをかけることができる。 （もっと読む）

【課題】本発明はデュアルダマシンパターンの形成方法に関する。
【解決手段】より詳しくは多機能ハードマスク組成物を用意する段階と、半導体基板の配線層上に窒化膜、第１の低誘電膜、食刻静止膜及び第２の低誘電膜が順次積層された積層構造を形成する段階と、前記配線層の一部が露出するよう積層構造を食刻してビアホールを形成する段階と、前記ビアホールを含む第２の誘電膜の上部に前記多機能ハードマスク組成物を塗布して多機能ハードマスク膜を形成する段階と、第１の誘電膜の一側が露出するよう前記結果構造物に対する食刻工程を行ない、ビアホールより広い幅のトレンチを形成する段階と、前記多機能ハードマスク膜を除去する洗浄工程を行なう段階とを含むことにより、工程段階を短縮することができるデュアルダマシンパターンの形成方法に関する。 （もっと読む）

【課題】本発明は、薄膜トランジスタのソース領域やドレイン領域へのコンタクトを確実にした半導体装置を提供するものである。
【解決手段】本発明における半導体装置において、半導体層上の絶縁膜およびゲイト電極上に形成された第１の層間絶縁膜と、前記第１の層間絶縁膜の上に形成された第２の層間絶縁膜と、前記第２の層間絶縁膜、前記第１の層間絶縁膜、および前記絶縁膜に設けられたコンタクトホールとを有する。前記第１の絶縁層の膜厚は、前記積層の絶縁膜の合計膜厚の１／３以下に形成する。 （もっと読む）

【課題】組立実装時の応力による半導体チップの層間絶縁膜の剥がれや破壊を抑制する。
【解決手段】複数の素子形成領域が形成された半導体ウェハ上に、低誘電率膜１０８を含む絶縁膜および配線により構成された多層配線構造を形成する工程と、半導体ウェハの各素子形成領域を覆うとともに当該素子形成領域の外縁部が選択的に開口されたマスク膜を用い、半導体ウェハの上部から絶縁膜に電子線または紫外線を照射し、マスク膜の開口した領域に対応する箇所の低誘電率膜１０８を改質して当該低誘電率膜１０８に改質領域１２０を形成する工程と、半導体ウェハを、各素子形成領域の改質領域１２０上または当該改質領域１２０よりも外周のダイシングラインに沿って切断して個別化する工程とにより半導体チップ１００を製造する。 （もっと読む）