【課題】簡便な方法により、マスク側壁への反応生成物の堆積を防止することができる半導体装置を製造する方法を提供する。
【解決手段】下部電極２１、強誘電体、常誘電体、反強誘電体等による誘電体層２２、及び上部電極２３を含むキャパシタを複数備える半導体装置の製造方法は、上部電極層をパターニングして、複数の上部電極２３、２３’、２３”を形成する工程と、複数の上部電極２３、２３”を被覆し、かつ最端に配置された上部電極２３’の少なくとも一方側の端部を露出する第１マスクパターンを形成する工程と、第１マスクパターンを用いて、誘電体層２２をパターニングする工程とを有する。 （もっと読む）

【課題】有機材料からなる下地の絶縁性層に対してダメージを与えることなく、かつ上部に設けられる有機半導体層に対して良好なオーミックコンタクトが得られるソース電極およびドレイン電極を低コストで得ることを可能にする。
【解決手段】有機絶縁層からなる基板１１と、基板１１上にめっき成膜された層からなるソース電極１３ｓおよびドレイン電極１３ｄの第１層１３-1と、第１層１３-1よりも有機半導体材料に対して低オーミック接合を形成する金属材料からなり第１層１３-1を覆う状態でめっき成膜されたソース電極１３ｓおよびドレイン電極１３ｄの第２層１３-2と、第１層１３-1および第２層１３-2で構成されたソース電極１３ｓおよびドレイン電極１３ｄ間にわたって設けられた有機半導体層１５とを備えた有機薄膜トランジスタ１ａである。 （もっと読む）

【課題】デカップリングセルの配置場所を膨大な処理時間をかけて算出する必要が無く、電圧降下やノイズを効果的に防止できる位置にデカップリングセルを配置できる。
【解決手段】半導体集積回路１００は、第１電位及び第２電位のセル用の電源配線１０１，１０２と、第１電位及び第２電位のセル用電源配線に垂直な方向に配置された第１電源配線１０３及び第２電源配線１０４と、スタンダードセル１０５と、デカップリングセル１０６とから構成される。第１電源配線１０３には第１電位、すなわち電源電位が供給され、第２電源配線１０４には第２電位、すなわちグランド電位が供給される。デカップリングセル１０６は、第２電源配線１０４の下に配置され、第１電位と第２電位が供給されている。スタンダードセル１０５の配置領域は、デカップリングセル１０６の配置部分以外の領域である。 （もっと読む）

【課題】従来技術ではアスペクト比の高い微細な開孔を形成することが困難である。
【解決手段】半導体基板上に第１の層間絶縁膜を形成し、この第１の層間絶縁膜に第１の開孔を形成し、この第１の層間絶縁膜上に、第１の開孔を充填しないように第２の層間絶縁膜を形成し、この第２の層間絶縁膜に、第１の開孔に接続する第２の開孔を形成する。 （もっと読む）

【課題】高周波デバイスを形成する複数の素子を一つのチップに形成できる技術を提供する。
【解決手段】
基板１上にて抵抗素子および容量素子の下部電極を同一の多結晶シリコン膜から形成し、前記多結晶シリコン膜とは異なる同一の多結晶シリコン膜およびＷＳｉ膜からパワーＭＩＳＦＥＴのゲート電極、容量素子の上部電極、ｎチャネル型ＭＩＳＦＥＴのゲート電極およびｐチャネル型ＭＩＳＦＥＴのゲート電極を形成し、領域ＭＩＭにおいては基板１上に堆積された酸化シリコン膜３０上に形成された配線を下部電極とし酸化シリコン膜３４上に形成された配線を上部電極とする容量素子ＭＩＭＣを形成し、酸化シリコン膜３４上に堆積された酸化シリコン膜３７上に堆積された同一のアルミニウム合金膜を用い領域ＩＮＤにて配線３９Ａからなるスパイラルコイルを形成し、領域ＰＡＤでは配線３９Ｂからなるボンディングパッドを形成する。 （もっと読む）

【課題】層間絶縁層におけるコンタクトホールを形成した領域での膜残りを検出し、且つ層間絶縁層の膜残りの厚みを精度良く求める。
【解決手段】基板１１に半導体層１３及び半導体層１３よりも酸化され難い第１検査用金属層２７を形成し、半導体層１３及び第１検査用金属層２７を覆うように絶縁膜２０を形成した後、絶縁膜２０に半導体層１３及び第１検査用金属層２７をそれぞれ一部露出させるためのコンタクトホール２１ａ及び検査用コンタクトホール２１ｂを形成することで層間絶縁層２１を形成し、層間絶縁層２１にコンタクトホール２１ａ及び検査用コンタクトホール２１ｂの内部から表面にそれぞれ引き出された金属層２２及び第２検査用金属層２８を形成し、第１検査用金属層２７と第２検査用金属層２８との間の電気的特性を測定する。 （もっと読む）

【課題】インクジェット方式により緻密な配線の形成される積層構造体を提供する。
【解決手段】基板と、基板上において、エネルギーを付与することにより臨界表面張力が変化し、低表面エネルギー状態から高表面エネルギー状態へと変化する材料を含むものであって、エネルギーの付与により、高表面エネルギー領域と、低表面エネルギー領域とが形成されている濡れ性変化層と、濡れ性変化層の高表面エネルギー領域上に導電性材料により形成された導電層と、を有し、高表面エネルギー領域は、導電層による電気配線が形成される第１の領域と、第１の領域と接続されており、第１の領域よりも幅が狭く、第１の領域に導電材料を含む溶液を供給するための第２の領域とにより構成されていることを特徴とする積層構造体を提供することにより上記課題を解決する。 （もっと読む）

【課題】本発明は、微細ピッチ多層配線構造を用いた並走配線間容量によるデカップリング容量において、高周波，高速特性に優れた大きなデカップリング容量を形成できるようにすることを最も主要な特徴とする。
【解決手段】たとえば、同一方向にピッチ配列された複数の配線Ｍ１ａ〜Ｍ１ｈ，Ｍ２ａ〜Ｍ２ｆ，Ｍ３ａ〜Ｍ３ｈの、そのピッチ配列の方向が互いに交差するように配線層Ｍ１，Ｍ２，Ｍ３を積層させる。そして、各配線層Ｍ１，Ｍ２，Ｍ３の、隣り合う配線におのおの異なる電位ＶＤＤ，ＶＳＳが供給されるように、配線層Ｍ１，Ｍ２，Ｍ３の相互を接続してなる構成となっている。 （もっと読む）

【課題】同じ導電型を有するトランジスタであっても、用途に応じて特性を好ましいものにする。
【解決手段】半導体装置１００は、半導体基板１０２上に形成された同じ導電型を有する第１のトランジスタ２１０および第２のトランジスタ２１２を含む。第１のトランジスタ２１０は、ゲート絶縁膜としてＨｆ含有ゲート絶縁膜１０６を含み、第２のトランジスタ２１２は、ゲート絶縁膜としてシリコン酸化膜１２４を含むとともにＨｆ含有膜を含まない。 （もっと読む）

【課題】ビットコンタクトと容量コンタクトとの接触を防止する。
【解決手段】拡散層領域１２１，１２２を有するトランジスタ１１１と、層間絶縁膜１５１に埋め込まれ、それぞれ拡散層領域１２１，１２２に接続されたセルコンタクト１３１，１４１と、層間絶縁膜１５２に埋め込まれ、セルコンタクト１３１に接続されたビットコンタクト１３２と、層間絶縁膜１５３に埋め込まれ、ビットコンタクトと接続されたビット線１３０と、層間絶縁膜１５２，１５３に埋め込まれ、セルコンタクト１４１と接続された容量コンタクト１４２とを備える。ビット線１３０の側面１３０ａは、ビット線１３０の延在方向に沿ったビットコンタクト１３２の側面１３２ａと一致している。これにより、ビットコンタクトと容量コンタクトが直接短絡することがなくなるため、容量コンタクトの形成マージンが拡大する。 （もっと読む）

【課題】信号配線の電子ノイズをより低減させた電磁波検出素子を提供する。
【解決手段】走査配線１０１（２）、信号配線３、及び共通配線１０２（１８）をセンサ部１０３よりも下層に各々絶縁膜を介して設けられた異なる金属層により形成されており、信号配線３を走査配線１０１及び共通配線１０２よりも厚く形成した。 （もっと読む）

【課題】 下部電極となるＴｉＮ膜の表面のラフネスを低減させるために、化学機械研磨、Ａｒによるスパッタリング、Ｔａ膜の堆積等の工程が必要になる。
【解決手段】 半導体基板(10)の上に薄膜キャパシタが配置されている。この薄膜キャパシタは、少なくとも表層部が非晶質または微結晶の金属で形成された下部電極(21a,22a)、該下部電極の上に配置された誘電体膜(23a)、及び該誘電体膜の上に配置された上部電極(24a)を含む。 （もっと読む）

【課題】開口率の高い半導体装置又はその製造方法を提供する。また、消費電力の低い半導体装置又はその製造方法を提供する。
【解決手段】ゲート電極として機能する透光性を有する導電層と、該透光性を有する導電層上に形成されるゲート絶縁膜と、ゲート電極として機能する透光性を有する導電層上にゲート絶縁膜を介して半導体層と、半導体層に電気的に接続されたソース電極又はドレイン電極として機能する透光性を有する導電層とで構成されている。 （もっと読む）

【課題】 集積回路の周囲の回路及び配線の構造を簡素化可能で、チップ本体の小型化が可能なチップを提供する。
【解決手段】 半導体チップ１は平面形状が略四角形の板状のチップ本体３と、チップ本体３の表面に設けられた複数の集積回路５ａ、５ｂと、チップ本体３の裏面に設けられた他の回路としての配線１３ａ〜１３ｆと、集積回路５ａ、５ｂと配線１３ａ〜１３ｆを接続する接続手段としてのコンタクト１１ａ、１１ｂを有している。
コンタクト１１ａ、１１ｂはチップ本体３を貫通して設けられた導電性物質である。
このように、集積回路５ａ、５ｂを互いに接続するための配線を、チップ本体３の裏面２ｂに設けることにより、配線を表面２ａに設けた場合と比べて、集積回路の周囲の他の回路（配線）の構造を簡素化することができる。
即ち、半導体チップ１を従来よりも小型化することができる。 （もっと読む）

【課題】小型の半導体装置においても静電容量の大きなキャパシタを配置することが可能な構造を有する半導体装置を提供する。
【解決手段】半導体装置１は、半導体素子８が形成された半導体基板２と、半導体基板２のパッシベーション膜１２を介して配置され１方向に長く形成された開口部４ａを有する平面型のスロットアンテナ４と、スロットアンテナ４と並列接続する共振用キャパシタ１５とを備え、共振用キャパシタ１５はチップ型素子となっている。 （もっと読む）

【課題】コンタクトプラグ上に直接形成される下地層の結晶配向性を良好にし、さらにこの下地層の平坦性をも良好にすることで、下部電極や強誘電体膜の結晶配向性の改善を図った強誘電体メモリ装置の製造方法を提供する。
【解決手段】基板の上方に導電性の下地層を形成する工程と、下地層の上方に第１電極と強誘電体膜と第２電極とを積層する工程と、を含む強誘電体メモリ装置の製造方法である。下地層の形成工程は、プラグ２０を含む層間絶縁膜２６上に、自己配向性を有する導電材料からなる導電層４１１を形成する工程と、導電層４１１を窒素雰囲気中で熱処理し、窒化導電層４１２とする工程と、窒化導電層４１２を、シリコン酸化膜研磨用のスラリーを用いたＣＭＰ法によって低研磨速度で平坦化処理し、プラグ２０を含む層間絶縁膜２６上を覆った状態の平坦化窒化チタン層４１とする工程と、を含む。 （もっと読む）

【課題】簡単な工程で絶縁膜、半導体膜、導電膜等の膜パターンを有する基板を作製する方法を提供する。また、層間絶縁膜、平坦化膜、ゲート絶縁膜等の絶縁膜、配線、電極、端子等の導電膜、半導体膜等の半導体素子の各部位の膜を形成する方法を提供する。また、低コストで、スループットや歩留まりの高い半導体装置の作製方法を提供する。
【解決手段】ガリウムと亜鉛を含む液滴を吐出して、基板上に膜パターンを形成する。または、印刷法により、基板上にガリウムと亜鉛を含む材料を用いて膜パターンを形成する。 （もっと読む）

【課題】従来の半導体装置の製造方法には、さらなる効率化が困難であるという課題がある。
【解決手段】第１基板４１に設けられた第１半導体層５１の表示面側に、平面視で第１半導体層５１の一部に重なる第１導電パターン１０７を形成する工程と、第１導電パターンをマスクとして第１半導体層５１に不純物を注入する第１注入工程と、前記第１注入工程の後に、第１導電パターン１０７の一部を除去して、第１導電パターン１０７と第１半導体層５１とが平面視で重なる領域である第１重畳領域１１３ａを縮小する縮小工程と、前記縮小工程の後に、ゲート電極部５７をマスクとして第１半導体層５１に前記不純物を注入する第２注入工程と、を有することを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】ＭＩＭキャパシタを追加しても高集積化を図ることができる半導体装置及びその製造方法を提供する。
【解決手段】本発明に係る半導体装置は、高耐圧領域にＭＩＭキャパシタ及び高耐圧系トランジスタを有し、シリコン基板１に形成され、ゲート電極６及びソース・ドレイン拡散層５を囲むように形成された第１導電型のシールド用拡散層５ａと、ゲート電極上に形成された層間絶縁膜９と、層間絶縁膜に形成され、シールド用拡散層上に位置し且つゲート電極を囲むように配置されたホール１０ａと、ホール内に埋め込まれたＷプラグ１１ａと、Ｗプラグ及び層間絶縁膜の上に形成されたシールド用配線１２ａと、シールド用配線上に形成されたキャパシタ絶縁膜１３及びキャパシタ上部電極１４と、を具備し、ＭＩＭキャパシタは、シールド用配線１２ａをキャパシタ下部電極とすることを特徴とする。 （もっと読む）

【課題】特性が向上した半導体装置の製造方法及び半導体装置を提供すること。
【解決手段】本発明にかかる半導体装置の製造方法では、まず、絶縁性基板１上にゲート電極２を形成し、ゲート電極２上にゲート絶縁膜３を成膜する。そして、ゲート絶縁膜３上に非晶質半導体膜１４を成膜し、非晶質半導体膜１４に対して、レーザーアニールを行い、非晶質半導体膜１４を微結晶半導体膜４に変換する。その後、微結晶半導体膜４に対してフッ酸処理を施し、フッ酸処理が施された微結晶半導体膜４上に、パターン端が微結晶半導体膜４のパターン端より外側に配置され、パターン端近傍においてゲート絶縁膜３と接するように非晶質半導体膜１４を形成する。 （もっと読む）