【課題】低抵抗、大電流化、高速化に対応できる優れたソケット及びこれを用いた半導体装置の提供。
【解決手段】主柱部とその両端から延出したアーム部とを持つコ字状をなす金属端子と、両方のアーム部間に挟持されたエラストマーとを有するコンタクト端子と、前記コンタクト端子が挿入された端子挿入穴が設けられたハウジングとを有するソケットであって、前記端子挿入穴は、前記コンタクト端子挿入時に少なくともその一部を挟持し又は少なくともその一部と係合する穴形状を有していることを特徴とするソケット。 （もっと読む）

【課題】低抵抗、大電流化、高速化に対応できる優れたソケット及びこれを用いた半導体装置の提供。
【解決手段】主柱部とその両端から延出したアーム部とを持つコ字状をなす金属端子と、両方のアーム部間に挟持されたエラストマーとを有するコンタクト端子と、前記コンタクト端子が挿入された端子挿入穴が設けられたハウジングとを有するソケットであって、前記端子挿入穴は前記コンタクト端子よりも大きな穴寸法を有し、該端子挿入穴に前記コンタクト端子を挿入した状態で該コンタクト端子に接し、アーム部の一部を露出させる開口が設けられたシートが、前記ハウジングの表裏両面の少なくとも一方に固着されたことを特徴とするソケット。 （もっと読む）

【課題】アンダーフィル（封止樹脂）の充填性を向上させ、高歩留まりで、接続信頼性を確保できる回路基板を提供する。
【解決手段】半導体チップを実装するフリップチップ実装領域６内においては、接続パッド３上にのみソルダレジスト（第１のソルダレジスト部４ａ）を形成する。 （もっと読む）

【課題】長期にわたり表面酸化を防止することができ、フラックスレス、低温で接続可能、かつ微細パターン形成が可能なはんだ膜を提供する。
【解決手段】基材１と、この基材に形成されたメタライズ層２〜４と、このメタライズ層４表面の一部に形成されたＢｉ−Ｓｎを主成分とするはんだ部５とからなる電子部品搭載用基板３００または電子部品において、前記Ｂｉ−Ｓｎを主成分とするはんだ部５表面にＡｇ膜６が形成することで、表面酸化を防止する。またＡｕメタライズ層１２またはＡｕバンプと接続することで、Ａｕ−Ｓｎ化合物部１３とＢｉリッチ部１４を形成し、接続部の耐熱性を向上させる。 （もっと読む）

本発明は、フリップチップ技術によりキャリア基板に実装された素子チップを有する素子及び同素子の製造方法に関する。素子チップと電気配線を有するキャリア基板との電気的及び機械的結合がバンプにより実現される。その高さがバンプ高さに適合された支持フレームは、キャリア基板と素子チップとの間に配置され、素子の下面と密着するように平坦な又は平坦化された表面を有する。さらなる封止のための種々のカバーも提案されている。 （もっと読む）

【課題】パッド電極部における封止樹脂層の剥がれを抑制し、回路装置の信頼性を向上させる。
【解決手段】この回路装置は、配線層３、金めっき層４、絶縁樹脂層５、回路素子６、導電部材７、及び封止樹脂層８を備える。配線層３は、銅からなる配線層３のパッド電極部分においてその表面に金めっき層４が形成される。この部分以外の表面は粗面加工が施される。絶縁樹脂層５は、配線層３を覆うように、パッド電極の形成領域に開口部５ａを有するように形成される。回路素子６は所定の領域の絶縁樹脂層５の上に装着される。封止樹脂層８は絶縁樹脂層５の上に形成され、回路素子６およびパッド電極の開口部５ａを覆うように全面に形成される。ここで、封止樹脂層８は、パッド電極部分において金めっき層４および配線層３と接するように設けられる。 （もっと読む）

【課題】応力の分散を図りつつ多層回路配線基板に対する変形抑制効果を確保する上で有利な半導体集積回路素子搭載用基板および半導体装置を提供する。
【解決手段】スティフナー２０は４つの角部５０を有する矩形板状に形成されている。スティフナー２０には、半導体集積回路素子３０を収納可能な矩形状の開口部５２が、その開口部５２を構成する縁の４辺をスティフナー２０の４辺に平行させて形成されている。開口部５２の各角部５４とスティフナー２０の対応する各角部５０にわたりスリット５６が設けられている。スリット５６の延在方向の一端は開口部５２に開放状に形成され、他端はスティフナー２０の対応する角部５０の近傍に位置している。スリット５６の延在方向と直交する方向におけるスリット５６の幅Ｗはスリット５６の延在方向の長さＬ１よりも小さい寸法で形成されている。 （もっと読む）

【課題】極小かつ、簡素、低コスト、そして、確実な放熱効果の期待できる放熱構造を備え、パッケージを用いないベアチップをプリント基板に直接実装するベアチップ実装における放熱構造を提供する。
【解決手段】ベアチップ（ＩＣ）をプリント基板（ＰＣＢ）に直接実装するために、付勢力に抗して押圧力を加えると偏平に押し縮められ、開放状態では中央部が円錐状に立ち上がり元に戻る凸型のスパイラル状接触子（ＳＣ）を、前記ベアチップ（ＩＣ）と前記プリント基板（ＰＣＢ）の間に挟み、前記スパイラル状接触子（ＳＣ）を偏平に押し縮める程度の押圧力で挟持する。 （もっと読む）

【課題】コア基板レスパッケージと同様の非常に薄い基板厚を持ちながら二層配線が可能で、製造コストと廃棄物を抑制できる電子装置用基板、該電子装置用基板を備えた電子装置、及びそれらの製造方法を提供することにある。
【解決手段】コア基板（補強基板）１１と、コア基板１１上に設けられたＰＳＲ１０１及びＰＳＲ１０１に形成された開口１０２内に設けられた第１のめっき膜（ビアホール導体）１０３と第２のめっき膜（第１の導体パターン）１０４とを備えた外部接続配線層１００とが積層され、ＰＳＲ１０１のコア基板１１とは反対の面上に、キャリア付き銅箔１２０を利用して形成された、第１のめっき膜１０３と少なくとも一部が電気的に接続された金属層（第２の導体パターン）１２１とで構成されている電子装置用基板を用いてコア基板レスの電子装置を製造する。 （もっと読む）

【課題】微細ピッチ技術に適用可能なフリップチップボンデッドパッケージを提供すること。
【解決手段】一列のボンディングパッド１２を有する半導体チップ１０と、半導体チップ１０上の、隣接する２つのボンディングパッド毎に２つのパッド１２間の領域及びその２つのパッドのそれぞれの一部を覆うように形成された絶縁ポスト５０と、絶縁ポスト５０によって覆われていないボンディングパッド１２の部分及びこれに隣接した絶縁ポスト５０の部分上に形成された信号接続金属部材５２と、半導体チップ１０が前記絶縁ポスト５０及び信号接続金属部材５０によってフリップチップボンディングされ、第１面に電極２２を有し、第２面にボールランド２４を有する基板２０と、半導体チップ１０と基板２０との間の空間をアンダーフィルする埋込材３０と、各ボールランド２４上に付着されたソルダボール４０とを備える。 （もっと読む）

第１回路部材上の端子を第２回路部材上の端子に電気的に接続するための電気接続アセンブリに関する。電気接続アセンブリは、第１表面と第２表面の間に延在する多数の開口を有するハウジングを有する。多数の複合端子が多数の開口に位置決めされる。複合端子は、中央部分及び少なくとも第１及び第２インターフェース部分を有する導電部材を有する。１又は複数のポリマー層が、少なくとも中央部分の導電部材に沿って延在する。複合端子の１又は複数の連結特徴がハウジングに係合する。第１インターフェース部分の近傍でポリマー層に形成された少なくとも１つの係合特徴が、第１回路部材上の端子と機械的に連結する。
（もっと読む）

【課題】ＬＳＩチップを実装回路基板に接合するには、より低応力な実装を行う必要があり、はんだ接合の際にＧａを含む金属中に１００℃以下でＧａと合金化する金属粒子が分散した導体を用いることにより、１００℃以下の低温より好適には３０℃以下の低温で接合が可能になり、熱膨張差で発生する応力を低減する方法を提供する。
【解決手段】電子デバイス部品１に設けた電極２と実装基板３に設けた電極４との間を、Ｇａを含む金属６中に１００℃以下でＧａと合金化反応する金属粒子７が分散した導体５で接合する。 （もっと読む）

【課題】耐落下衝撃特性に優れた鉛フリーハンダ合金及び該鉛フリーハンダ合金を用いたハンダボール並びに該鉛フリーハンダ合金を用いたハンダバンプを有する電子部材を提供する。
【解決手段】Ａｇ：１．０〜２．０質量％、Ｃｕ：０．３〜１．０質量％、Ｎｉ：０．００５〜０．１０質量％、Ｆｅ：０．０００１〜０．００５質量％を含有し、さらにＣｏ：０．００５〜０．１０質量％を含有し、残部Ｓｎの鉛フリーハンダ合金である。Ｎｉ、Ｆｅ、さらにＣｏを含有することにより、電極との界面に生成するＣｕ₆Ｓｎ₅金属間化合物層中のＣｕ原子サイトを、Ｃｕより原子半径の小さい原子種で置換し、Ｃｕ₆Ｓｎ₅金属間化合物層の歪を緩和できるので、Ｃｕ₃Ｓｎ金属間化合物とＣｕ₆Ｓｎ₅金属間化合物との界面で発生する破断を防止することができる。 （もっと読む）

【課題】加熱による基部の変形を防止できるＩＣチップ保持体、及び、ＩＣチップの接合方法を提供する。
【解決手段】ＩＣチップ保持体１０を、融点が２５５℃以上２６５℃以下であり、かつ、ガラス転移点が１１５℃以上１２５℃以下のポリエチレン系の合成樹脂材料であるポリエチレンナフタレートによってシート状に形成された基部１１と、前記基部１１に設けられ、導電性を有する導電部１２と、前記導電部１２に接合されたＩＣチップ１３とを備える構成とした。 （もっと読む）

【課題】
電子デバイスの微細化高密度化に伴い、電子デバイスやプリント基板上の配線を微細化する必要があり、配線端部の電極突起を均一な厚みに形成する必要があった。
【解決手段】
配線端部またはリード線端部の表面に選択的に１層形成された導電性微粒子の膜が配線端部表面またはリード線端部に選択的に形成された第１の有機膜と導電性微粒子表面に形成された第２の有機膜を介して互いに共有結合していることを特徴とする電極およびこれらの有機膜が互いに異なることを特徴とする請求項１記載の電極。 （もっと読む）

【課題】半導体素子の端子と基板の電極との間に低温で焼結する金属ナノ粒子を介在させることにより、低荷重下においても、端子と電極との間での良好な接合が得られる半導体装置の製造方法を提供する。
【解決手段】ＬＳＩチップ１（半導体素子）の金バンプ２（端子）に、Ａｇナノ粒子またはＳｎナノ粒子からなるナノ粒径の金属粒子１１をエポキシ樹脂１２に分散させてなる接合材料３を転写する（ａ）。このような構成の半導体素子１と基板４とを、接合材料３と電極５とが対向するように位置決めして、２００℃で加熱しながら低荷重下で接合させる（ｂ）。金属粒子１１はセラミックのように焼結して、粒子同士が結合して低温焼結による金属間結合が得られる。 （もっと読む）

【課題】電極の形成方法を限定せずに電極自体の応力を緩和する。
【解決手段】第１半導体チップ１００の各第１電極１２０及び第２半導体チップ２００の各第２電極２２０の少なくとも一組が、各半導体チップ１００，２００を回路形成面１１０，２１０が対向する状態で互いに接近させると他の電極に先行して接触する検出用電極１３２，２３２となるよう電極を形成しておき、各半導体チップ１００，２００が接近した際に検出用電極１３２，２３２同士の接触状態を検出し、この接触状態に基づいて他の電極同士を接続する各半導体チップ１００，２００の相対位置を決定する。 （もっと読む）

【課題】 チップ高さの異なる場合や基板の両面に実装する場合に有効なマルチチップモジュールの実装方法を提供する。
【解決手段】 基板上に複数個のチップを実装する方法であって、基板上の電極形成面と電極間に潜在性硬化剤を含有する接着剤を介在させ、基板の電極とこれに相対峙するチップの電極を位置合わせした状態で接着剤中の導電粒子もしくは電極間の直接接触により電気的接続が得られるように前記硬化剤の活性温度以下で仮接続し、密閉容器内の静水圧下で硬化剤の活性温度以上で加熱するマルチチップモジュールの実装方法。 （もっと読む）

【課題】配線基板への半導体素子の実装時に、半導体素子のコーナー部において導体配線に印加される応力に起因する最外部の導体配線の断線を抑制し、信頼性のある半導体装置を製造可能な配線基板を提供する。
【解決手段】絶縁基材１と、絶縁基材上の半導体素子搭載領域４ａの各辺に沿って整列して設けられた複数の第１の導体配線１２と、第１の導体配線の各々に対してその両側の領域に跨り形成され、且つ導体配線の幅方向における断面形状が中央部が両側よりも高くなった中高の形状である第１の突起電極１３とを備える。半導体素子搭載領域のコーナー領域部に、第１の導体配線に隣接して整列して第２の導体配線１４が設けられ、第２の導体配線は第１の導体配線よりも導体配線幅が太く、第２の導体配線上には、導体配線幅方向に第２の導体配線よりも小さい寸法を有する第２の突起電極１５が形成されている。 （もっと読む）

積層型超小型電子アセンブリを製造する方法は、第１の基板（１２４Ａ）および第１の基板（１２４Ａ）の表面（１２８Ａ）から延在する導電性ポスト（１３０）を有する第１の超小型電子パッケージ（１２２Ａ）を設けるステップと、第２の基板（１２２Ｂ）および第２の基板（１２４Ｂ）の表面（１２６Ｂ）から延在する導電性可融塊（１４８Ｂ）を有する第２の超小型電子パッケージ（１２２Ｂ）を設けるステップと、を含む。超小型電子素子（１５４Ａ）が、第１の基板（１２４Ａ）の表面および第２の基板（１２４Ｂ）の表面の１つを覆って固定される。超小型電子素子（１５４Ａ）は、超小型電子素子が固定された第１の基板の表面および第２の基板の表面の１つから延在する垂直高さＨ_１を画定している。第１の基板の導電性ポスト（１３０Ａ）の先端（１３１Ａ）は、第２の基板の可融塊（１４８Ｂ）の頂点に当接され、導電性ポスト／可融塊の各組合せの垂直高さは、前記第１の基板の表面および前記第２の基板の表面の１つに固定された超小型電子素子（１５４Ａ）の垂直高さと等しいかまたはそれよりも大きい。
（もっと読む）