【課題】基板の外周部においてクラックの発生が抑制される半導体結晶基板を提供する。
【解決手段】半導体結晶基板１１０と、基板１１０の表面に窒化物により形成された保護層１２０と、を有し、保護層１２０は、基板１１０の外周部となる周辺領域１２０ａはアモルファス状態であり、基板１１０の周辺領域よりも内側の内部領域１２０ｂは結晶化している。 （もっと読む）

【課題】ｐ層とｎ層を順次積層させなくても、多形や転位の引継ぎを抑制しつつ、貫通転位を低減できるＳｉＣ単結晶の製造方法を提供する。
【解決手段】縦型ＭＯＳＦＥＴのドレインリークなどのリークを引き起こす転位は貫通らせん転位であるということに基づき、Ａｌイオンの注入および活性化アニール後に溶融ＫＯＨエッチング等を行うことにより、リーク部に相当する場所に非常に深いエッチピット１ｂを形成する。そして、その表面に、エッチピット１ｂの側壁部に成長した部分同士が互いに接触する条件にてＳｉＣ成長層４をエピタキシャル成長させることで、ＳｉＣ成長層４に転位が引き継がれないようにする。これにより、貫通らせん転位１ａが存在しない表面を有するＳｉＣ成長層４を得ることが可能となる。したがって、ｐ層とｎ層を順次積層させなくても、多形や転位の引継ぎを抑制しつつ、貫通転位を低減できるＳｉＣ単結晶を製造することができる。 （もっと読む）

【課題】シリコン含有及び/又はゲルマニウム含有膜の一括的又は選択的エピタキシャル堆積の清浄な基板表面を調製する方法を提供する。更に、シリコン含有及び/又はゲルマニウム含有膜を成長させる方法であって、基板洗浄方法と膜成長方法の双方が７５０℃未満、典型的には約７００℃〜約５００℃の温度で行われる前記方法を提供する。
【解決手段】洗浄方法と膜成長方法は、シリコン含有膜が成長している処理容積において波長が約３１０ｎｍ〜約１２０ｎｍの範囲にある放射線の使用を用いる。反応性洗浄又は膜形成成分化学種の具体的な分圧範囲と組み合わせたこの放射線の使用は、業界で以前に知られている温度より低い温度で基板洗浄とエピタキシャル膜成長を可能にする。 （もっと読む）

【課題】炭素を含む膜を選択成長させること。
【解決手段】主面上にトレンチとポストが形成された基板１３上に、選択的に炭素を有した膜を、プラズマＣＶＤ法により堆積する選択成膜方法である。基板を設置する反応室１１において、第１電力により、膜の原料ガスのプラズマを生成し、反応室と連通し、区画された補助空間２１において、第２電力により、基板に対してエッチング性を有するガスのプラズマを生成して、反応室に、イオン及びラジカルを供給する。反応室において、基板の主面に垂直方向に電界を発生させるバイアス電圧を制御して、基板のポストの上面、トレンチの側面及び底面に至るイオン量を制御する。第１電力、第２電力、バイアス電圧を制御することにより、基板の前記ポストの上面、トレンチの側面及び底面のうちの選択された１つの面、又は、２つの面に対して、膜を成膜する。 （もっと読む）

【課題】比較的小さい膜厚で結晶性の良いIII族窒化物半導体の結晶を成長させることができるIII族窒化物半導体の成長方法を提供する。
【解決手段】本発明のIII族窒化物半導体の成長方法は、基板(10)上に、III族窒化物半導体の結晶核(40)を島状に形成する第１の工程と、窒素源ガスを供給しながら珪素源ガスとIII族源ガスを交互に供給することにより、前記結晶核(40)を島状に成長させる第２の工程と、該第２の工程後、窒素源ガスとIII族源ガスを供給し、前記島状の結晶核(40)からIII族窒化物半導体を各々成長させ、層状のIII族窒化物半導体(45)を形成する第３の工程と、を具備することを特徴とする。 （もっと読む）

【課題】 半導体ウエハの端面に角張った形状の結晶層を成長させることなく、半導体ウエハ上に厚い単結晶層を成長させることができる技術を提供する。
【解決手段】 半導体ウエハ１０上に単結晶層３０が形成されたエピタキシャルウエハの製造方法であって、平坦な上面１２と、平坦な下面１４と、上面１２と下面１４を接続する端面１６を有する半導体ウエハ１０の端面１６上に、アモルファス層２０を形成するアモルファス層形成工程と、アモルファス層形成工程後に、半導体ウエハ１０の上面１２上に、８０μｍ以上の厚みを有する単結晶層３０を気相成長させる単結晶層形成工程を有する。 （もっと読む）

【課題】 窒化物半導体層の成長方法、及びそれにより形成される窒化物半導体基板を提供する。
【解決手段】 基板を準備し、該基板上に窒化物半導体ドットを形成し、窒化物半導体ドット上に窒化物半導体層を成長させる窒化物半導体層の成長方法である。このように成長された窒化物半導体層を基板から分離して、窒化物半導体基板として使用できる。 （もっと読む）

【課題】安価に、反りの少ない窒化物半導体を成長することができる窒化物半導体の成長方法を提供する。
【解決手段】本発明の窒化物半導体の成長方法は、気相成長法により、基板１０上に、窒化物半導体の結晶からなる第１凹凸構造３０を形成し、該第１凹凸構造３０の凸部の上部から窒化物半導体を選択的に成長させることにより、前記第１凹凸構造３０上に、窒化物半導体の結晶からなる第２凹凸構造３２を形成することを特徴とする。 （もっと読む）

【課題】 ウエハ−プロセスで基板の上に製造された素子単位をチップ分離する際に研磨、切断などの工程を減らすことができ、基板を繰り返し使用できる窒化物半導体デバイス作製方法によって作製したデバイスを提供する。
【解決手段】 閉曲線をなす結晶成長速度の遅い欠陥の集合した欠陥集合領域Ｈと結晶成長速度の速い低欠陥の領域ＺＹの位置が予め決まっている窒化物半導体欠陥位置制御基板Ｓを用い、低欠陥領域ＺＹにデバイスの内部が、欠陥集合領域Ｈに境界線が来るように窒化ガリウム基板の上に窒化物半導体層（上層部Ｂ）をエピタキシャル成長させ、レーザ照射或いは機械的手段で欠陥位置制御基板Ｓと成長層（上層部Ｂ）を上下方向横方向に同時分離し、基板は繰り返し使用する。作製されたデバイスは端面が成長によるファセットで形成されている。 （もっと読む）

【課題】 半導体結晶材料の作製またはこの半導体結晶材料を含む構造を提供する。
【解決手段】 第１の半導体結晶材料の表面の粗さは、低減されている。半導体デバイスは、第１の結晶材料の表面上に低欠陥の歪んだ第２の半導体結晶材料を含む。歪んだ第２の半導体結晶材料の表面の粗さは、低減されている。一実施例は、第１および第２の半導体結晶材料間の界面境界の不純物を減少させるプロセスパラメータを作成することによって、粗さが低減された表面を得ることを含む。一実施の形態では、第１の半導体結晶材料は、アスペクト比トラッピング技術を用いて欠陥をトラップするのに十分なアスペクト比を有する絶縁体の開口によって限定されることができる。 （もっと読む）

【課題】本発明は、従来のＣＶＤ装置で用いることの出来なかった材料により成膜を可能にし、さらに不純物が混じらない高品質の成膜を可能とした薄膜堆積方法および装置を提供することを目的とする。
【解決手段】非平衡プラズマにより原料ガス１４に与えるエネルギーと、原料ガス１４より生成する目的の反応生成物固有のポテンシャルエネルギーとの差分のエネルギーを求め、ポテンシャルエネルギーが不足の場合、前記差分のエネルギーを補充するレーザ光１９の波長を求め、ポテンシャルエネルギーが余剰の場合、差分のエネルギーを誘導放出により放出するレーザ光１９の波長を求め、非平衡プラズマ化された原料ガス１４に、求めた波長のレーザ光１９を照射して、原料ガス１４の基底準位を前記ポテンシャルエネルギーに遷移し、原料物質より目的の反応生成物を解離または分解し、被成膜物質１２に堆積して成膜する。 （もっと読む）

【課題】選択性及び基板面内の膜厚均一性を保ちながら十分厚いエピタキシャル膜を成長
させることができる半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】
表面に少なくともシリコン露出面とシリコン酸化膜もしくはシリコン窒化膜の露出面とを備える基板を処理室内に搬入する工程と、
前記処理室内の前記基板を所定の温度に加熱した状態で前記処理室内に、少なくともシリコンを含む第１の処理ガスとエッチング系の第２の処理ガスとを共に供給する第１のガス供給工程と、
前記処理室内に、前記第２の処理ガスよりエッチング力の強いエッチング系の第３の処
理ガスを供給する第２のガス供給工程と、
を少なくとも含み、前記第１のガス供給工程と前記第２のガス供給工程とを少なくとも１回以上実施し、前記基板表面のシリコン露出面に選択的にエピタキシャル膜を成長させる。 （もっと読む）

【課題】本発明は、イオンの注入による窒化物半導体の形成方法及びこれを利用して製造した電子素子に関する。
【解決手段】本発明は、基板１００の表面に１Ｅ１７イオン／ｃｍ²超過、５Ｅ１８イオン／ｃｍ²以下のドーズ量及び３０〜５０ｋｅＶの注入エネルギーでライン／スペースパターンからなるイオン注入領域１２０を形成した後、金属窒化物薄膜１３０を水平成長させることにより、窒化物薄膜の格子欠陥を減少させ、よって電子素子の効率を向上させることができるようにする。 （もっと読む）

基板の表面をパターニングするためにプラズマ放電を起こすデバイスは、第１の放電部分を含む第１の電極および第２の放電部分を含む第２の電極と、第１および第２の電極間に高電圧差を発生させる高電圧源と、第１の電極を基板に対して位置決めする位置決め手段とを含み、位置決め手段は、第１の放電部分と第２の放電部分との間の距離が高電圧差のプラズマ放電を助長するのに十分に小さい第１の位置、および第１の放電部分と第２の放電部分との間の距離が高電圧差のプラズマ放電を防止するのに十分に大きい第２の位置に、第１の電極を第２の電極に対して選択的に位置決めするように構成される。
（もっと読む）

【課題】 半導体層と基板をエッチングで分離する効率を高め、かつプロセスにかかる費用を抑えることができる、基板構造体を除去する方法の提供。
【解決手段】 本発明の基板構造体を除去する方法は、基板上にフォトリソグラフィーエッチング方式で複数の柱状体を製作し、前記複数の柱状体上にＩＩＩ族窒化物半導体層を成長させ、化学エッチング方式で複数の柱状体をエッチングし、前記ＩＩＩ族窒化物半導体層と前記基板を分離する。 （もっと読む）

【課題】 本発明の目的は半導体をその基板から分離する方法を提供することである。
【解決手段】 複数の棒状体を基板上に形成し、複数の棒状体上で半導体層をエピタキシー成長させ、更に、複数の棒状体の間の空隙にエッチング液を注入することによって、半導体層をその基板から分離する。複数の棒状体の間の空隙がエッチングの反応面積を大幅に増加させることができるため、本発明による方法によれば、エッチングによって半導体層を基板から分離する効率を向上させ、製造工程のコストを低減させることができ、しかも、基板に使われる材料も前記分離方法に制限されない。 （もっと読む）

【課題】反りが抑制され、結晶性を低下させることなく、高品質なＳｉＣ膜が形成された化合物半導体基板およびその製造方法を提供する。
【解決手段】Ｓｉ基板１０の表面１０ａに、前記Ｓｉ基板１０の表面１０ａに該表面１０ａにおける幅Ｗおよび該表面１０ａからの深さＤが、ＳｉＣ膜２０の厚さよりも大きい溝部３０を形成し、前記Ｓｉ基板１０の表面１０ａに、前記溝部３０によって島状にそれぞれ分離された複数のＳｉＣ島部２０ａとして、ＳｉＣ膜２０を形成する。 （もっと読む）

【課題】ピエゾ電界の悪影響を派生問題なく効果的に緩和若しくは最小化する。
【解決手段】各非縦方向成長部４の上面では、ｘｙ平面に平行にｒ面が結晶成長し、これらの個々のｒ面は、側壁面１ｂの近傍に若干のボイド５を形成しつつも、ストライプ溝Ｓを完全に覆い隠すまで結晶成長して、最終的には略一連の平坦面が形成される。この時以下の結晶成長条件下で５０分間、非縦方向成長部４のファセット成長を継続する。このファセット成長の条件設定は、継続的かつ順調なファセット成長を促進する上で重要である。また、下記の結晶成長速度は、ｒ面に垂直な方向の結晶成長速度である。
結晶成長温度 ： ９９０〔℃〕
結晶成長速度 ： ０．８〔μｍ／ｍｉｎ〕
供給ガス流量比（Ｖ／III 比）： ５０００ （もっと読む）

【課題】製造プロセスが複雑になるのを抑制することが可能で、かつ、発光効率の低下を抑制することが可能な窒化物系半導体発光素子を提供する。
【解決手段】この窒化物系半導体レーザ素子５０（窒化物系半導体発光素子）は、ｎ型ＧａＮ基板１の（１−１００）面からなる主表面上に下地層２を介して形成され、（１−１００）面を主面とする発光層６を有する半導体レーザ素子層３と、半導体レーザ素子層３の発光層６を含む領域の端部に形成され、発光層６の主面（（１−１００）面）に対して略垂直な方向に延びる（０００−１）面からなる光出射面２０ａと、（０００−１）面からなる光出射面２０ａと対向する領域に形成され、半導体レーザ素子層３の成長面からなり、光出射面２０ａに対して角度θ_１（約６２°）傾斜した方向に延びる反射面２０ｃとを備える。 （もっと読む）

【課題】シード層の結晶欠陥を低減し、良質なＳｉＣ基板を製造する。
【解決手段】本発明の半導体基板の製造方法は、絶縁層２０上にＳｉＣ層３０を備えた半導体基板１の製造方法である。支持基板１０上に絶縁層２０とＳｉ層５０とが順次形成されてなるベース基板１００のＳｉ層５０に、絶縁層２０を露出させる溝部４０を形成し、溝部４０によってＳｉ層５０を複数の島状のＳｉ部５５に区画するＳｉ部区画工程と、Ｓｉ部５５を炭化して島状のシード部６５を形成し、シード部６５からなるシード層６０を形成するシード層形成工程と、シード部６５をエピタキシャル成長させて島状のＳｉＣ部３５を形成し、ＳｉＣ部３５からなるＳｉＣ層３０を形成するＳｉＣ層形成工程と、を有する。 （もっと読む）