【課題】 注入効率が高く、書き込まれた情報が安定的に保持される不揮発性半導体記憶装置並びにその駆動方法を提供する。
【解決手段】 メモリセル１は、Ｎ型基板２上に、Ｐ型の不純物拡散領域３，４を離間して形成し、両領域間に係る前記基板上において、不純物拡散領域３に隣接して形成された第一積層部１５と、不純物拡散領域４に隣接し前記第一積層部１５と離間して形成された第二積層部１６を備える。メモリセル１に対する書き込み処理時において、第一ゲート電極８に対し、同ゲート電極下方に位置する基板２の表面が弱反転状態となる条件の第一負電圧を印加し、第二ゲート電極１０に対し、前記第一負電圧よりも絶対値の大きい第二負電圧を印加し、不純物拡散領域４に対して前記第一負電圧よりも絶対値の大きいドレイン電圧を印加し、不純物拡散領域３に対して、前記ドレイン電圧よりも電位の高いソース電圧をそれぞれ印加する。 （もっと読む）

【課題】電荷蓄積層の膜厚を大きくすることなく、電荷蓄積層に電荷をより効率的に捕獲することができる不揮発性半導体記憶装置およびその製造方法を提供する。
【解決手段】トンネル絶縁膜３０ｔ、電荷蓄積層ＣＳ１、ブロック絶縁膜５０およびゲート電極６０は、半導体基板２０の上において第１のソース・ドレイン領域２１および第２のソース・ドレイン領域２２の間に順に設けられている。電荷蓄積層ＣＳ１は第１の層４０ｔおよび第２の層３０ｎ、４０ｎを有する。第１の層４０ｔは第１の窒素原子濃度を有する。第２の層３０ｎ、４０ｎは、第１の窒素原子濃度よりも大きい第２の窒素原子濃度を有し、かつトンネル絶縁膜３０ｔおよびブロック絶縁膜５０の一方に面している。 （もっと読む）

【課題】ＭＯＮＯＳ型不揮発性メモリーの消去を行う場合には、ＦＮ電流を用いた消去法を用いる場合でも、バンド間トンネリングホットホールを用いた消去を行う場合においても、負電源を用いることが必要となる。負電源を用いるためには別途電気的に分離できるよう配線パターンを設計する必要があり、配線パターンに制約が加わるという課題がある。
【解決手段】接合深さとして、１０ｎｍ以上５００ｎｍ以下の値となるようドレイン領域２０３Ｄ、ソース領域２０３Ｓを形成した。ドレイン領域２０３Ｄ、ソース領域２０３Ｓでの電界強度が大きくとれることから、バンド間トンネリングホットホールをゲート電極２０６を接地し、ドレイン領域２０３Ｄに５［Ｖ］程度の電位を供給することで発生させることができ、負電源を用いることなく消去を行うことが可能となる。 （もっと読む）

【課題】データ消去の単位となるブロックの集合である複数のコアを有し、任意のコアでのデータ書込み又は消去動作と、他の任意のコアでのデータ読出し動作との同時実行を可能とした不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装は、メモリセルアレイ４０１ａのデータ書き込み・消去の確認読み出し動作で選択されるデータ線ＤＬａと参照信号線ＲＥＦａの電流を比較するデータ比較回路４０３ａと、メモリセルアレイ４０１ｂの通常のデータ読み出し動作で選択されるデータ線ＤＬｂと参照信号線ＲＥＦｂの電流を比較するデータ比較回路４０３ｂと、参照信号線ＲＥＦａ、ＲＥＦｂにそれぞれ定電流を流すダミーカラムゲート４０４ａ、４０４ｂと、ダミーカラムゲート４０４ａ、４０４ｂを並列に駆動する一つの電流源４０６とを有する。 （もっと読む）

【課題】不揮発性メモリセルを有する半導体装置において、駆動力の低下を抑えて、信頼度を向上させることのできる技術を提供する。
【解決手段】メモリセルＭＣ１をｐ型の導電性を示す導電膜からなる選択ゲート電極ＣＧを有する選択用ｐＭＩＳ（Ｑｐｃ）とｐ型の導電性を示す導電膜からなるメモリゲート電極ＭＧを有するメモリ用ｐＭＩＳ（Ｑｐｍ）とから構成し、書込み時には半導体基板１側からホットエレクトロンを電荷蓄積層ＣＳＬへ注入し、消去時にはメモリゲート電極ＭＧからホットホールを電荷蓄積層ＣＳＬへ注入する。 （もっと読む）

【課題】高速化と高集積化を両立し、かつ、高品質な不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体基板の表面に平行に設けた複数の溝と交差する方向に設けた選択ゲート電極とメモリゲート電極のうち、一方を先に形成し、他方を先に形成したゲート電極の側壁に形成し、上記選択ゲート電極とメモリゲート電極を挟んで溝の間の突出部分にソースドレイン領域を設けたＦＩＮＦＥＴ構造のスプリットゲート型不揮発性半導体記憶装置において、選択ゲート電極表面とメモリゲート電極表面との高さの差（Ｈ２とＨ３との差）を溝の底面に設けた絶縁層表面とソースドレイン領域表面の高さの差Ｈ１以上設ける。 （もっと読む）

【課題】ＭＯＮＯＳ型不揮発性メモリー素子の消去を行う場合として、バンド間トンネリングホットホールによる消去方法を用いることが好適である。この場合、消去できる領域がドレイン領域近傍に制限されるため、ＦＮ電流を用いた消去動作よりも消去できる領域が狭く、特にソース領域近傍側の電荷を消去しきれないという課題があり、特に製造工程で帯電したソース領域近傍の電荷を消去することが困難になるという課題がある。
【解決手段】ソース領域２０３Ｓに５Ｖ程度の電圧をかけ、ドレイン領域２０３Ｄ、ゲート電極２０６を接地する動作と、ドレイン領域２０３Ｄに５Ｖ程度の電圧をかけ、ソース領域２０３Ｓ、ゲート電極２０６を接地する動作とを行う。ソース領域２０３Ｓ近傍に位置するゲート絶縁層２０４の電荷も消去することが可能となり、製造工程で帯電したソース領域近傍の電荷を消去することが可能となる。 （もっと読む）

【課題】多値記録が可能なメモリセルを備えた半導体記憶装置の性能を向上させる。
【解決手段】シリコン基板１００上に配置された複数のメモリセルを有する半導体集積回路装置であって、個々のメモリセルは、素子分離膜１１８で規定されたアクティブ領域において、ボトム酸化膜１０５、電荷蓄積窒化膜１０６、トップ酸化膜１０７を介して形成されたメモリゲート電極１０３を有する。素子分離膜１１８の一部上面は、アクティブ領域上面の高さよりも高くなるように突出して形成され、電荷蓄積窒化膜１０６はその素子分離膜１１８が突出した部分の側壁から、アクティブ領域表面に渡って形成されている。 （もっと読む）

【課題】電荷蓄積型のメモリセルの繰り返し動作信頼性を向上させた不揮発性半導体記憶装置及びその駆動方法を提供する。
【解決手段】チャネルと前記チャネルの両側に設けられたソース・ドレイン領域とを有する半導体層と、前記チャネル上に設けられた第１絶縁膜及び前記第１絶縁膜上に設けられた電荷蓄積層を有する積層構造体と、前記積層構造体上に設けられたゲート電極と、を有するメモリセルと、前記半導体層よりも前記ゲート電極の電位を低くしてデータの書き込み及び消去のいずれか一方を行う第１パルスを前記半導体層と前記ゲート電極との間に印加し、前記第１パルスの印加の回数に基づいて、前記半導体層よりも前記ゲート電極の電位を高くして前記積層構造体へ電子を注入する第２パルスを前記半導体層と前記ゲート電極との間に印加する駆動部と、を備えたことを特徴とする不揮発性半導体記憶装置を提供する。 （もっと読む）

【課題】メモリウィンドウが広い半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置１において、半導体基板１１上にトンネル絶縁膜１２及びブロック絶縁膜１３を設け、その上に制御ゲート電極１８を設ける。そして、トンネル絶縁膜１２とブロック絶縁膜１３との間に、電荷蓄積粒１５を分散させる。電荷蓄積粒１５は、シリコン窒化物からなる窒化部１６と、窒化部１６に接し、シリコンからなるシリコン部１７とにより構成する。電荷蓄積粒１５は、シリコン窒化膜の表面上にシリコンを堆積させることにより、複数のシリコン粒子を形成した後、シリコン窒化膜をシリコン粒子毎に分断することによって形成されたものである。 （もっと読む）

【課題】不揮発性メモリの記憶保持特性の向上を図ることができる技術を提供することにある。特に、第１電位障壁膜となる酸化シリコン膜をプラズマ成膜法で形成した場合であっても、酸化シリコン膜の膜質を改善して不揮発性メモリの記憶保持特性の向上を図ることができる不揮発性半導体記憶装置の製造技術を提供する。
【解決手段】第１電位障壁膜ＥＶ１の主要構成要素である酸化シリコン膜ＯＸ１をプラズマ成膜法により形成した後、高温のプラズマ窒化処理と、一酸化窒素を含む雰囲気中での加熱処理とを組み合わせて実施することにより、酸化シリコン膜ＯＸ１の表面に酸窒化シリコン膜ＳＯＸを形成し、かつ、酸化シリコン膜ＯＸ１と半導体基板１Ｓの界面に窒素Ｎ２を偏析させる。 （もっと読む）

【課題】層間絶縁膜を表面研磨する工程を経て形成される半導体装置の信頼性を向上させる。
【解決手段】シリコン基板１の主面ｓ１上に、高耐圧ゲート絶縁膜ＩＧ１および高耐圧ゲート電極ＥＧ１からなる高耐圧ゲートＧ１を形成した後、サリサイドブロック膜ＳＡＢ、層間絶縁膜ＩＬを順に形成し、その層間絶縁膜ＩＬをＣＭＰにより研磨する。サリサイドブロック膜ＳＡＢは、下層から順に酸化シリコンを主体とする絶縁膜である保護酸化膜ｔ１と、窒化シリコンを主体とする絶縁膜である保護窒化膜ｔ２とによって形成する。また、層間絶縁膜ＩＬの研磨は、高耐圧ゲートＧ１上面のサリサイドブロック膜ＳＡＢに達するまで研磨する。 （もっと読む）

【課題】ゲルマニウムからなるドットの密度を向上可能な半導体製造装置を提供する。
【解決手段】半導体製造装置６００は、石英管６１０と、反応室６２０と、石英管６１０内へＨ_２ガスを供給する配管６５０と、石英管６１０内にリモート水素プラズマを生成するアンテナ６７０、マッチング回路６８０および高周波電源６９０と、反応室６２０内で基板８００を保持する基板ホルダー６３０と、基板８００を加熱するヒーター６４０と、ゲルマンガスを基板８００の近傍に供給する噴出器７００および配管７１０とを備える。 （もっと読む）

【課題】GIDLが抑制できるメモリセルトランジスタと選択トランジスタからなるフラッシュＥＥＰＲＯＭを製造する。
【解決手段】半導体基板の表面に対して斜め方向且つメモリセルトランジスタＣＴ及び選択トランジスタＳＴのゲート長方向に対して平行する方向に不純物を導入し、水平方向に所定角度回転させた半導体基板の表面に対して斜め方向且つメモリセルトランジスタ及び選択トランジスタのゲート長方向に対して交差する方向に不純物を導入して、メモリセルトランジスタのゲート電極と選択トランジスタのゲート電極との間の基板表面における不純物濃度が、メモリセルトランジスタのゲート電極同士の間の基板表面における不純物濃度及び選択トランジスタのゲート電極同士の間の基板表面における不純物濃度よりも低くなるようにメモリセルトランジスタ及び選択トランジスタのソース、ドレイン拡散層を形成する。 （もっと読む）

【課題】配線層に新たな機能を有する素子を設けた半導体装置を提供する。
【解決手段】半導体基板上に形成された第１配線層１５０、及び半導体素子２００を備える。第１配線層１５０は、絶縁層１５６と、絶縁層１５６の表面に埋め込まれた第１配線１５４とを備える。半導体素子２００は、半導体層２２０、ゲート絶縁膜１６０、及びゲート電極２１０を備える。半導体層２２０は、第１配線層１５０上に位置する。ゲート絶縁膜１６０は、半導体層２２０の上又は下に位置する。ゲート電極２１０は、ゲート絶縁膜１６０を介して半導体層２２０の反対側に位置する。 （もっと読む）

【課題】構造が簡単で、素子サイズを縮小でき、高集積化に適し、且つ欠陥の起こりにくい不揮発性半導体記憶素子を提供する。
【解決手段】不揮発性半導体記憶素子１０は、１ビット又は多ビット分のデータを記憶する素子であり、チャネル領域１４を挟んで配置されたソース領域１２とドレイン領域１３と、ゲート絶縁膜１５，１８と、保護絶縁膜２０に埋設され、チャネル領域１４上に並んで配置され、ソース領域１２及びドレイン領域１３に対向しない複数の浮遊ゲート電極１６，１７と、ゲート絶縁膜１５，１８上に、チャネル領域１４に対向して配置されたコントロールゲート１９と、を備える。各浮遊ゲート電極１６，１７は、物理的或いは電気的にチャネル幅と同等かそれ以上の大きさを有する。 （もっと読む）

【課題】スタンバイモードにおける集積回路のリーケージ電流を制限する小型かつ容易に集積できる電流制限回路を実現する。
【解決手段】電流制限回路７０はスタンバイモードで動作する間に携帯用無線装置１０のメモリ回路２４のリーケージ電流を制御する。第１の半導体ウエル６４が第２の半導体ウエル６６に配置されたメモリ回路２４を隔離する。スタンバイモードにおいて、電流制限回路は非導通モードに切り替えられ第２の半導体ウエル６４と第１の半導体ウエル６６で形成されるダイオードおよび基板６２と第２の半導体ウエル６４で形成されるダイオードのリーケージ電流を制限する。 （もっと読む）

【課題】ラッチ型メモリセルのラッチ部のサイズを増大させることなく、データ保持特性を改善する。
【解決手段】ラッチ型メモリセルの記憶ノードを構成するゲート電極配線（２１ａ，２１ｃ）と交差する方向に、フラッシュメモリセルトランジスタの固有の配線と同一配線層の導電線（２６ａ，２６ｂ）を連続的に延在させて配置する。ゲート電極配線と導電線の交差部において容量を形成し、導電線を固定電位に維持する。 （もっと読む）

【課題】不揮発性半導体記憶装置（メモリ）を構成するスプリットゲート型トランジスタで発生するディスターブを抑制して、半導体装置の信頼性を向上することができる技術を提供する。
【解決手段】メモリセル領域に形成されているメモリセルには、コントロールゲート電極ＣＧの側壁に電位障壁膜ＥＶ１、電荷蓄積膜ＥＣおよび電位障壁膜ＥＶ２を介して、サイドウォール形状のメモリゲート電極ＭＧが形成されている。このとき、メモリセルのコントロールゲート電極ＣＧは矩形形状をしており、ゲート絶縁膜ＧＯＸに接する辺の端部に形成される角部が逆テーパ形状に加工されている点に特徴がある。 （もっと読む）

【課題】ノイズの原因となる電荷の注入を防止することができる固体撮像素子及び撮像装置を提供する。
【解決手段】固体撮像素子は、光電変換部３と、半導体基板上に設けられた絶縁膜と、絶縁膜上に設けられた電荷蓄積部と、光電変換部３で発生した電荷を電荷蓄積部に注入するゲート電極を含むトランジスタとを有する固体撮像素子であって、トランジスタのドレイン領域の上方の絶縁膜の少なくとも一部が他の部分よりも厚く形成されている。 （もっと読む）