【課題】液晶装置等の電気光学装置の表示性能を高める。
【解決手段】電気光学装置は、基板（１０）上に、（ｉ）走査線（１１）と第１の絶縁膜（１２）を介して異なる層に配置され、Ｙ方向に沿った半導体層（１ａ）と、（ｉｉ）半導体層に対して走査線と反対側の層に配置されたゲート電極（３）とを含むトランジスタ（３０）と、トランジスタよりも第２の絶縁膜（４１）を介して上層側に配置された蓄積容量（７０）とを備える。更に、第１の絶縁膜には、半導体層の脇にＹ方向に沿って延在する第１部分（８２１）と、走査線の一部と重なると共にＸ方向に沿って延在する第２部分（８２２）とを有する、ゲート電極と走査線とを接続するコンタクトホール（８１０）が形成され、蓄積容量は、コンタクトホールに起因して第２の絶縁膜の上層側表面に生じた凹部（７１０）を覆うように形成され、凹状部分（７０ｔ）を有する。 （もっと読む）

【課題】半導体薄膜上で良好なソース−ドレイン耐圧を確保する。
【解決手段】薄膜トランジスタは絶縁性支持基板１０上に設けられる半導体薄膜１２と、半導体薄膜１２上に設けられるゲート絶縁膜１４と、ゲート絶縁膜１４を介して半導体薄膜１２上に形成されるゲート電極層１６を備え、半導体薄膜１２はゲート電極層１６の下方に配置されるチャネル領域１２Ｃ、チャネル領域１２Ｃの両側に配置されるソースおよびドレイン領域１２Ｓ，１２Ｄ、チャネル領域１２Ｃおよびドレイン領域１２Ｄ間に配置されるＬＤＤ領域１２ＬＤを有する。ＬＤＤ領域１２ＬＤは不純物濃度が半導体薄膜１２の厚さ方向においてゲート絶縁膜１４との界面から支持基板１０との界面に向かって低くなる不純物濃度プロファイルを有する。 （もっと読む）

【課題】 薄型軽量画像表示装置の、衝撃や曲げに対する耐久性を向上し、湾曲させた利用や曲面実装を可能にし、さらに製造工程数の削減による製造コストを低減し、大型化を容易にすること。
【解決手段】 複数の画素により構成された表示部と、表示部の制御を行う周辺集積回路を有する画像表示装置において、表示装置を衝撃や曲げに対する耐久性の高い支持基板上に設け、画素回路を有機半導体ＴＦＴで構成し、周辺集積回路を低温多結晶Ｓｉ−ＴＦＴで構成し、この周辺集積回路を製造した時の支持基板を除去して表示装置の支持基板上に設け、画素回路と周辺集積回路を同一配線層で接続する。 （もっと読む）

【課題】パワー・トランジスタに流れる電流ルートを明確にすると共に、パワー・トランジスタに流れる電流の最適化を図ることにより、パワー・トランジスタへのダメージ又はストレスを低減し、信頼性に優れた半導体集積回路を提供する。
【解決手段】半導体集積回路は、パワー・トランジスタ(100A)と、パワー・トランジスタ(100A)の直上に形成され、複数の第１のバス(140〜142)と、複数の第２のバス(150〜152)と、複数の第１のバス(140〜142)及び複数の第２のバス(150〜152)の各々に１つずつ設けられたコンタクト・パッド(304)とを備える。複数の第１のバス(140〜142)と複数の第２のバス(150〜152)は、外部の接続部材(307)に近い側に位置するものから遠くに位置するものへと順に面積が小さくなるように形成されている。 （もっと読む）

【課題】 正孔移動度を向上させるためのデバイス、方法を提供する。
【解決手段】 第１のシリコン層の上の酸化物層と、酸化物層の上の第２のシリコン層とを含み、酸化物層が第１のシリコン層と第２のシリコン層との間にある半導体デバイスが提供される。第１のシリコン層２１０及び第２のシリコン層２３０は、同一の結晶配向を含む。デバイスは、第１のシリコン層の上の傾斜ゲルマニウム層２５０をさらに含み、傾斜ゲルマニウム層は、スペーサ２４０及び第１のシリコン層に接し、酸化物層２２０には接しない。傾斜ゲルマニウム層の下部は、傾斜ゲルマニウム層の上部より高濃度のゲルマニウムを含み、傾斜ゲルマニウム層の上面にはゲルマニウムが存在しない。 （もっと読む）

【課題】段差部において配線の幅が狭くなることや断線をより確実に抑制した電気光学装置及びこれを備える電子機器を提供すること。
【解決手段】斜面部２５ｄ、２５ｅと上段部２５ａとの境界部２６ｂ、２６ｄのうちデータ線１３と平面視で重なる部分と、斜面部２５ｄ、２５ｅと下段部２５ｂ、２５ｃとの境界部２６ａ、２６ｃのうちデータ線１３と平面視で重なる部分とが、それぞれ直線状であり、データ線１３の幅方向の縁部が、段差部２５において直線状であると共に、段差部２５の境界部２６ａ〜２６ｄと非垂直で交差する。 （もっと読む）

【課題】用途に応じてゲート幅を設計変更することが可能なフィン型ＦＥＴを含む半導体装置及びその製造方法を実現する。
【解決手段】半導体基板１１上面に、第１高さを有するフィン１２ａと、第１高さよりも低い第２高さを有するフィン１２ｂとを形成する工程と、フィン１２ａ及び１２ｂそれぞれの上面及び側面にシリコン酸化膜を形成する工程と、シリコン酸化膜上に導電性を有するポリシリコン膜を形成する工程と、シリコン酸化膜及びポリシリコン膜をパターニングすることで、フィン１２ａ及び１２ｂそれぞれの上面から側面にかけてゲート絶縁膜１５及びゲート電極１６を形成する工程と、フィン１２ａ及び１２ｂそれぞれにおけるゲート電極１６下を挟む２つの領域に一対の拡散領域１４を形成する工程とを備えた。 （もっと読む）

【課題】電界効果型トランジスタ及び薄膜トランジスタにおける、閾値電圧の変動の要因となっている層を判別する。
【解決手段】電界効果型トランジスタ及び薄膜トランジスタにおいて、閾値電圧の変化は、回路の誤作動を招く。閾値電圧が変化する主な要因として、絶縁層中又は絶縁層と半導体層の界面における、電荷のトラップが考えられる。負荷前後の閾値電圧とフラットバンド電圧が一定の範囲内に存在するか否かにより、電荷が絶縁層にトラップされているか、半導体層と絶縁層の界面にトラップされているかを判別する方法を提供する。 （もっと読む）

【課題】製造プロセスに起因する重金属等の汚染を十分に低減することができ、工程数が少なく安価に製造することのできる半導体装置およびその製造方法を提供する。
【解決手段】ＳＯＩ層３に形成されたトレンチ内に多結晶シリコン４１が埋め込まれ、当該多結晶シリコン４１とＳＯＩ層３の単結晶シリコンとで境界面Ｋｓが形成されてなる多結晶シリコン置換領域４０が、絶縁分離トレンチ２０により取り囲まれた領域内において、半導体素子３０と絶縁分離トレンチ２０から離間するようにして配置されてなる半導体装置１００とする。 （もっと読む）

【課題】SOI基板内の埋め込み酸化膜を薄膜化しても、デバイス特性が劣化することがなく、バイポーラトランジスタも形成可能な半導体集積回路を提供する。
【解決手段】SOI基板３内の埋め込み酸化膜２の上面には、FBC４、NFET５およびPFET６が互いに分離して形成されている。FBC４の下方に位置するｐ支持基板１内には、埋め込み酸化膜２に接してｎウェル拡散領域７が形成されている。NFET５の下方に位置するｐ支持基板１内には、ｐウェル拡散領域８が形成されている。PFET６の下方に位置するｐ支持基板１内には、ｎウェル拡散領域９が形成されている。NFET５とPFET６の形成箇所に合わせて、埋め込み酸化膜２の下面側にそれぞれｐウェル拡散領域８とｎウェル拡散領域９を形成して、各ウェル拡散領域にそれぞれ所定の電圧を印加するため、NFET５とPFET６にバックチャネルが形成されなくなり、デバイス特性がよくなる。 （もっと読む）

【課題】 熱的安定性の高い酸化物半導体薄膜層を有する半導体素子の製法を提供することを解決課題とする。
【解決手段】 基板上に、スパッタリング法により成膜された酸化亜鉛を主成分とする酸化物半導体薄膜層を有する半導体素子の製法であって、前記スパッタリング法による前記酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に前記基板にバイアス電力を印加することを特徴とする半導体素子の製法である。 （もっと読む）

【課題】従来のＭＯＳ型電界効果トランジスタは、耐圧を向上させるための構成として電界緩和層を有する構造とすると、オン抵抗が増加した。これを低減するために、電界緩和層の表面を電荷蓄積層とすると、寄生容量が大きくなってしまうという問題があり、従来技術は、使用する用途が限られてしまっていた。
【解決手段】本発明のＭＯＳ型電界効果トランジスタは、ソース領域とドレイン領域との間にチャネル領域と電界緩和領域とを設け、その上部に設けるゲート電極の端部をこの電界緩和領域とドレイン領域との境界位置に設けた。このような構成とすることにより、オン抵抗の低減効果および高耐圧化と、寄生容量の増加を抑制することとを両立することができ、使用する用途を選ばないＭＯＳ型電界効果トランジスタを提供することができる。 （もっと読む）

【課題】有機薄膜トランジスタの特性を改善する。
【解決手段】本発明は、ゲート電極を形成する段階、ゲート電極と離隔しているソース電極及び、ソース電極と対向するドレイン電極を形成する段階、ソース電極及びドレイン電極と接触する島状有機半導体層を形成する段階、島状有機半導体層の上に溶媒を噴射する段階、及び溶媒を乾燥する段階を含む薄膜トランジスタ表示板の製造方法に関する。 （もっと読む）

【課題】トンネル電界効果トランジスタ（ＴＦＥＴ）は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の後継者と考えられるが、シリコンベースのＴＦＥＴは一般に低いオン電流、トンネルバリアの大きな抵抗に関する欠点を有する。
【解決手段】より高いオン電流を達成するために、他のシリコン（Ｓｉ）チャネル中にゲルマニウム（Ｇｅ）トンネルバリアを備えたナノワイヤベースのＴＦＥＴが用いられる。ナノワイヤは、シリコンとゲルマニウムの間の格子不整合が、高い欠陥のある界面とならないように導入される。従来のＭＯＳＦＥＴ構造に比較して、静的電力の低減と共に動的電力の低減が得られる。これにより、多層ロジックは、ナノワイヤＳｉ／ＧｅＴＦＥＴを用いることで、非常に高いオンチップトランジスタ密度となる。 （もっと読む）

【課題】ダイＤと基板との貼り合わせ精度を高める。
【解決手段】基体層１に素子４６，４７の少なくとも一部を形成する工程と、剥離層２８を形成する工程と、平坦化膜３１を形成する工程と、基体層１を分断領域４４で分断してダイＤを形成する工程と、ダイＤを平坦化膜３１の表面において基板に貼り付ける工程と、基体層１の一部を剥離層２８に沿って分離除去する工程とを行う。そして、ダイＤを形成する工程の前に、平坦化膜３１の表面に開口すると共に剥離層２８よりも平坦化膜３１とは反対側に底面を有する凹溝５２を、凹溝５２の底面に分断領域４４の少なくとも一部が含まれるように形成する工程を行う。 （もっと読む）

【課題】 酸化物半導体薄膜層上に絶縁膜を形成した積層構造において、該酸化物半導体薄膜表面の構成元素の脱離や還元による欠陥の増大を抑制する。それにより、リーク電流の増大等の弊害を抑制することができる薄膜トランジスタの製法を提供することを解決課題とする。加えて、酸化物半導体薄膜層とゲート絶縁膜の界面特性を良好にする。それにより、リーク電流がさらに抑制された、信頼性に優れた薄膜トランジスタの製法を提供することも解決課題とする。
【解決手段】 基板上に酸化亜鉛を主成分とする酸化物半導体薄膜層を形成する工程と、該酸化物半導体薄膜層上に第一絶縁膜を形成する工程と、該第一絶縁膜上に第二絶縁膜を形成する工程を有する薄膜トランジスタの製法において、前記第二絶縁膜を成膜する前に、第一絶縁膜を酸化することを特徴とする薄膜トランジスタの製法である。 （もっと読む）

【課題】素子間分離領域の塗布型絶縁膜の残留物質並びに塗布型絶縁膜の高温度アニールに起因する電界効果トランジスタのゲート絶縁膜の膜厚の変化を防止する半導体装置の製造方法を提供する。また、情報の書き込み特性を向上するＮＡＮＤ型ＥＥＰＲＯＭ等の不揮発性記憶装置の製造方法を提供する。
【解決手段】不揮発性記憶装置の製造方法において、素子間分離用トレンチ１１の内部にポリシラザン塗布型絶縁膜１２１を埋設する工程と、塗布型絶縁膜１２１の表面部分を不活性ガスと酸素ガスまたは窒素ガスを含むプラズマ処理により改質し改質層１２２を形成する工程と、改質層１２２上に堆積型絶縁膜１２３を形成する工程とを有する素子間分離領域１３を形成する工程を備える。 （もっと読む）

【課題】 ソース・ドレインとして金属電極が形成された電界効果トランジスタにおいて、短チャネル効果の発生及びリーク電流を抑制する。
【解決手段】 半導体基板１１上にゲート絶縁膜１４を介して形成されたゲート電極１５と、金属電極からなり半導体基板１１との界面にショットキー・バリアを形成するソース・ドレイン１２，１３とを具備してなる電界効果トランジスタを含む半導体装置であって、ソース側及びドレイン側の少なくとも一方の金属電極と半導体基板１１との界面に、正孔又は電子に対して、前導体基板１１と金属電極とのショットキー・バリアより低いバリアを形成する変調領域１０１，１０２が設けられている。 （もっと読む）

【課題】無線通信により交信可能な半導体装置において、個体識別子を容易に付けることができるようにする。
【解決手段】薄膜トランジスタと、薄膜トランジスタ上に第１の層間絶縁膜と、第１の層間絶縁膜上の、ソース領域またはドレイン領域の一方に電気的に接続される第１の電極と、ソース領域またはドレイン領域の他方に電気的に接続される第２の電極と、第１の層間絶縁膜、第１の電極、及び第２の電極上に形成された第２の層間絶縁膜と、第２の層間絶縁膜上の、第１の電極または第２の電極の一方に電気的に接続される第１の配線と、第２の層間絶縁膜上の、第１の電極または第２の電極の他方に電気的に接続されない第２の配線とを有し、第２の配線と前記第１の電極または第２の電極の他方は、第２の層間絶縁膜中に形成された分断領域によって、電気的に接続されない半導体装置及びその作製方法に関するものである。 （もっと読む）

【課題】少ない工程数で製造することができ、低電圧で高速に動作するＴＦＴと、高電圧でも信頼性が確保できるＴＦＴとを備える半導体装置、半導体装置の製造方法、及び、電子装置を提供する。
【解決手段】絶縁基板上に、第一薄膜トランジスタと第二薄膜トランジスタとを備える半導体装置であって、上記第一薄膜トランジスタは、第一半導体層、第一絶縁膜、第二絶縁膜及び第一ゲート電極がこの順に積層された構造を有し、上記第二薄膜トランジスタは、第二半導体層、第二絶縁膜及び第二ゲート電極がこの順に積層された構造を有し、上記第一絶縁膜は、第二半導体層よりも薄い半導体装置である。 （もっと読む）