【課題】ポルフィリン及び／又はアザポルフィリンを含有する膜の製造方法、及び、それを用いた電界効果トランジスタ又は光電変換素子等の有機電子素子の製造方法、並びに、移動度に優れたナフタロシアニン膜を提供する。
【解決手段】膜の製造の際に、特定の化学式で表される前駆体化合物の逆ディールスアルダー反応によって、ポルフィリン及び／又はアザポルフィリンに変換し、ポルフィリン及び／又はアザポルフィリンを含有する膜を製造する。 （もっと読む）

【課題】各有機半導体トランジスタが性能に優れ、かつ、バラツキが少なく、さらに、高効率で製造可能な有機半導体素子を提供する。
【解決手段】基板１と、上記基板上に形成されたソース電極２およびドレイン電極３と、少なくとも上記ソース電極およびドレイン電極が対向されてなるチャネル領域上が開口部となるように形成された絶縁性隔壁部４と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成された有機半導体層５と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層６と、上記ゲート絶縁層上に形成されたゲート電極７と、を有する有機半導体素子１０であって、上記ソース電極およびドレイン電極の形状が、上記チャネル領域を形成するチャネル部と、上記チャネル部に連結し、上記絶縁性隔壁部の開口部外へ接続されるように形成されたガイド部とを有する。 （もっと読む）

【課題】画像表示システム及びその製造方法を提供する。
【解決手段】画像表示システムであって、基板、前記基板上に形成された第１活性層、前記第１活性層を覆うゲート絶縁層、前記ゲート絶縁層上に位置され、延伸部を有する誘電体層、及び前記誘電体層上に形成され、前記延伸部を露出する第１ゲート電極を含む低温ポリシリコンの駆動回路と薄膜トランジスタ、前記基板上に形成され、上電極と下電極を含む蓄積キャパシタ、前記ゲート絶縁層の中に形成され、且つ前記下電極が前記第１活性層と隣接した領域を露出する接触孔、前記基板の上方に形成されて駆動電極と薄膜トランジスタを電気的に接続する複数の導線、及び前記薄膜トランジスタに電気的に接続される画素電極を含む画像表示システム。 （もっと読む）

【課題】絶縁膜と半導体層の界面準位を効果的に低減し，大電流を流すことのできるIII族窒化物半導体を用いた電界効果トランジスタを提供する。
【解決手段】GaN系MOSFETは、基板１と、基板１上に形成されたバッファ層２と、バッファ層２上に形成されたp型GaN層の半導体層３と、半導体層３のチャネル領域上にSiO₂から成るゲート酸化膜５を介して形成されたゲート電極８と、ソース電極６及びドレイン電極７と、半導体層３のチャネル領域の両側に形成され、ソース電極６及びドレイン電極にそれぞれオーミック接触するコンタクト領域４ｓ及び４ｄとを備える。ゲート酸化膜５であるSiO₂をバッファードふっ酸(BHF約7%)でエッチングした場合のエッチングレートを、1 nm/sec以上3 nm/sec以下とした。 （もっと読む）

【課題】ソースドレイン部のシリサイド化およびゲート電極のフルシリサイド化を１回で行うとともに、ＣＭＰ処理によるサイドウォールの後退を防ぐことを目的とする。
【解決手段】本発明に係る半導体装置の製造方法は、ＳＯＩ層３上にゲート絶縁膜４を介してゲート電極を形成し、ゲート電極両側のＳＯＩ層３上にエピタキシャル層９を形成する。ゲート電極を覆うＣＭＰストッパ膜１１を形成し、ゲート電極の側面においてＣＭＰストッパ膜１１上にサイドウォール１２を形成する。エピタキシャル層９にソースドレイン部１０，１３を形成した後、これらの構造上にアモルファスシリコンからなる層間膜を形成し、ＣＭＰストッパ膜１１表面に達するまで、ＣＭＰ処理により層間膜を除去する。ポリシリコン膜の上部をエッチングした後、ゲート電極の全部と、ソースドレイン部１０，１３の上部とを同時にシリサイド化し、フルシリサイドゲート電極１７を得る。 （もっと読む）

【課題】微結晶半導体が少なくともチャネル形成領域の一部に含まれるｎチャネル型薄膜トランジスタ及びｐチャネル型薄膜トランジスタを有する表示装置の作製方法を提供する。
【解決手段】逆スタガ型であり、微結晶半導体膜を有するｐチャネル型薄膜トランジスタと、ｎチャネル型薄膜トランジスタを有する表示装置の作製方法であって、薄膜トランジスタを構成する絶縁膜及び半導体膜の形成方法に関し、反応室内にグロー放電プラズマを生成する電極に周波数の異なる二以上の高周波電力を供給する。周波数の異なる高周波電力を供給してグロー放電プラズマを生成し、半導体若しくは絶縁体の薄膜を形成する。周波数の異なる（波長が異なる）高周波電力をプラズマＣＶＤ装置の電極に重畳印加することで、プラズマの高密度化と、プラズマの表面定在波効果が生じないように均一化を図る。 （もっと読む）

【課題】電気特性が優れ、信頼性の高い薄膜トランジスタ、及びそれを有する表示装置を作製する方法を提案する。
【解決手段】ゲート電極上にゲート絶縁膜を形成し、ゲート絶縁膜上に金属元素を含む微結晶半導体膜を形成して、ゲート絶縁膜及び金属元素を含む微結晶半導体膜の界面における結晶性を高める。次に、ゲート絶縁膜との界面における結晶性が高められた金属元素を含む微結晶半導体膜をチャネル形成領域として用いて薄膜トランジスタを形成する。 （もっと読む）

【課題】本発明は、常温動作単電子素子及びその製作方法に関し、特に、多数個のシリサイド金属点を直列に形成し、金属点を多重量子ドットとして用いて、常温で動作する単電子素子及びその製作方法に関する。
【解決手段】
ソース１３とドレイン１４との間に金属膜４２を蒸着し、熱処理で多数個の金属点シリサイドを形成して、量子ドット４１として用いることにより、非常に小さい電気容量を有する多数個の量子ドット４１の構成が可能であり、これにより、常温でも素子の動作機能性が向上され、低電力、高集積度を有する常温動作単電子素子及びその製作方法を提供する。 （もっと読む）

【課題】低電源で駆動でき、しかも高利得が得られる半導体装置及びその駆動方法を提供する。
【解決手段】第1半導体領域１１及び第２半導体領域１０が接合面３０a,３０bで隣り合い、電位障壁を構成するｐｎ接合体と、前記接合面の近傍で前記第１半導体領域１１に絶縁体１２を介して接続される第１電極２２と、前記第１半導体領域１１に接続される第２電極２１と、前記第２半導体領域に接続される第３電極２０と、を備える。前記第２電極２１と前記第３電極２０との間に順方向バイアスを印加すると、前記接合面に対応して前記電位障壁が低下する。前記第１電極２２と前記第２電極２１との間に電位差を与えることにより、前記電位障壁が変化し、前記第１半導体領域１１は、前記絶縁体１３との境界の表層に、表面近傍領域が、駆動電流を流すチャネル３１として形成される。その結果、半導体装置は、トランジスタとして駆動され得る。 （もっと読む）

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び表示装置を量産高く作製する方法を提案することを課題とする。
【解決手段】微結晶半導体層をチャネル形成領域とするチャネルエッチ構造の逆スタガ型薄膜トランジスタを有する表示装置において、微結晶半導体層は、成膜法により形成する結晶成長の核となりうる微結晶半導体膜と、非晶質半導体膜との積層を形成し、該非晶質半導体膜上にース領域及びドレイン領域を形成する一導電型を付与する不純物が添加された半導体膜、導電膜を形成し、導電膜にレーザ光を照射する。レーザ光により微結晶半導体膜上の非晶質半導体膜は結晶化し、成膜法による微結晶半導体膜を含む微結晶半導体層を形成することができる。 （もっと読む）

【課題】液晶装置等の電気光学装置において、画素内のＴＦＴにおける光リーク電流の発生を低減する。
【解決手段】電気光学装置は、基板（１０）と、基板上に設けられるデータ線（６ａ）と、データ線の上層側に設けられており、データ線と交差する走査線（１１）と、走査線の上層側に設けられており、データ線及び走査線の交差に対応して設けられた画素電極（９ａ）と、画素電極の下層側に、該画素電極に容量絶縁膜（７５）を介して対向するように設けられた容量電極（７１）と、データ線の上層側且つ走査線の下層側に設けられており、データ線側ソースドレイン領域（１ｄ）及び画素電極側ソースドレイン領域（１ｅ）、及び走査線の一部からなる又は走査線に接続されたゲート電極（３ａ）に絶縁膜（４１）を介して対向配置されたチャネル領域を有する半導体層（１ａ）とを備える。 （もっと読む）

【課題】 多結晶半導体を用いたＴＦＴ素子を有する半導体装置において、ＴＦＴ素子のリーク電流を抑圧する。
【解決手段】 絶縁基板の上に、多結晶半導体からなる半導体層、ゲート絶縁膜、およびゲート電極が、この順番で積層され、かつ、前記ゲート電極と前記半導体層とが立体的に交差しているＴＦＴ素子を有する半導体装置であって、前記半導体層は、平面でみた形状が前記ゲート電極と重畳している第１の領域と、前記第１の領域を挟んで存在し、かつ、前記第１の領域と接している第２の領域および第３の領域とを有し、前記半導体層の前記第２の領域は、前記ＴＦＴ素子のソースとしての機能を有し前記第１の領域に接している第１の不純物拡散領域と、前記第１の不純物拡散領域の導電型とは反対の導電型であり前記第１の領域に接している第２の不純物拡散領域とを有する半導体装置。 （もっと読む）

【課題】電気特性の信頼性の高い薄膜トランジスタを有する発光装置を量産高く作製する方法を提案することを課題とする。
【解決手段】逆スタガ型の薄膜トランジスタを有する発光装置において、逆スタガの薄膜トランジスタは、ゲート電極上にゲート絶縁膜が形成され、ゲート絶縁膜上にチャネル形成領域として機能する微結晶半導体膜が形成され、微結晶半導体膜上にバッファ層が形成され、バッファ層上に一対のソース領域及びドレイン領域が形成され、ソース領域及びドレイン領域の一部を露出するようにソース領域及びドレイン領域に接する一対のソース電極及びドレイン電極が形成される。 （もっと読む）

【課題】フローティングボディ効果の除去、並びにラッチアップ耐性の向上するＳＯＩ半導体集積回路の提供。
【解決手段】埋め込み絶縁層の上に積層された第１導電型の半導体層で構成されたＳＯＩ半導体集積回路において、同一な導電型を有する複数のトランジスタ活性領域１５５ｂと、トランジスタ活性領域１５５ｂから離隔され、半導体層の一部分からなる少なくとも一つのボディコンタクト活性領域１５５ａと、隣接したトランジスタ活性領域の間に配置された埋め込み絶縁層と接触する完全トレンチ素子分離層１５７ｂと、トランジスタ活性領域１５５ｂ及びボディコンタクト活性領域１５５ａを定義し、トランジスタ活性領域の側壁の一部と接触する部分トレンチ素子分離層１５７ａと、各々のトランジスタの活性領域の上部を横切る絶縁されたゲートパターン１６１ａより構成する。 （もっと読む）

【課題】光センサならびに調光装置の機能を達成し、スペースを減少させる部品構造を形成する。
【解決手段】調光検知ＭＯＳＦＥＴトランジスタであって、第一方向に沿って伸張するチャネル１３０により分離された２のソースおよびドレイン領域を有し、光の照射を受ける基板１００と、第一方向と実質的に垂直な第二方向に沿って伸張するゲート導電性の梁(gate conductive beam)１４０であり、かかる梁は、少なくとも一の支持領域上で、その２つの端部のそれぞれにおいて固定され、チャネル領域１３０の上に位置し、当該ゲート梁は、ゲート電圧とバルク電圧間の差であって、当該梁を曲げてチャネルの表面に近づけさせるものにより制御されるその湾曲に基づいて、チャネル１３０に達する光にプログレッシブ変調を実行するよう、ほぼ不透明で柔軟であるゲート導電性の梁を備える。 （もっと読む）

【課題】半導体装置の高集積化及び微細化に関する問題点を解決することを課題とする。また、上記の問題点を、低コストにて解決することを課題とする。
【解決手段】絶縁表面を有する基板上に第１の単結晶半導体層を形成し、第１の単結晶半導体層上に第２の絶縁層を形成し、第２の絶縁層上の第１の単結晶半導体層の一部と重なる領域に導電層を形成し、第２の絶縁層及び導電層を覆うように第３の絶縁層を形成し、第３の絶縁層の上面を平坦化し、第３の絶縁層上に第４の絶縁層を形成し、第２の損傷領域を有する第２の単結晶半導体基板の表面と、第４の絶縁層とを貼り合わせ、第２の単結晶半導体基板を、第２の損傷領域において分離して、絶縁表面を有する基板上に第２の単結晶半導体層を形成する。 （もっと読む）

【課題】本発明の目的は、有機ＥＬ素子上に該有機ＥＬ素子を駆動するためのＴＦＴを配した有機ＥＬ表示装置およびその製造方法を提供することにある。特に、高開口率が得られ、高精細、高輝度、高安定性、高信頼性、且つ高寿命のアクティブ型有機ＥＬ表示装置およびその製造方法を提供することである。
【解決手段】基板上に少なくとも下部電極、少なくとも発光層を含む有機層、及び上部電極を順次有する有機ＥＬ素子を有する有機ＥＬ表示装置であって、前記上部電極上に少なくともゲート電極、ゲート絶縁膜、活性層、ソース電極、及びドレイン電極を有し前記有機ＥＬ素子を駆動するＴＦＴを形成し、前記活性層が酸化物半導体を含有することを特徴とする有機ＥＬ表示装置およびその製造方法。 （もっと読む）

【課題】本発明は、フレキシブル性を有しながらも十分なガスバリア性を示す上に、高い寸法安定性を有する電界効果型トランジスタを提供することも目的とする。
【解決手段】本発明の電界効果型トランジスタは、基板上に、少なくともソース電極、ドレイン電極、ゲート電極、ゲート絶縁層および有機半導体層を有し、当該基板が液晶ポリマーフィルムからなることを特徴とする。 （もっと読む）

【課題】ＭＯＳＦＥＴの高速化と低消費電力化を図る。
【解決手段】ＣＭＯＳインバータ１のｐＭＯＳＦＥＴ１０およびｎＭＯＳＦＥＴ２０をそれぞれ、ゲートＧへの入力信号Ｖｉｎの切替えに同期してチャネル領域にバイアス電圧が印加される構造とする。そして、そのバイアス電圧を、容量Ｃ１，Ｃ２，Ｃ３，Ｃ４を用いて調整する。それにより、ｐＭＯＳＦＥＴ１０およびｎＭＯＳＦＥＴ２０の各しきい値電圧が、それらのオン・オフに応じて、それぞれ適した値に調整され、オン状態の電流増加による高速化と、オフ状態のリーク電流低減による低消費電力化が可能になる。 （もっと読む）

【課題】本発明は、高耐圧の特性を有し、且つ製造プロセスを簡略化できるＳＯＩ基板の半導体層をフィン状に加工したトランジスタを備える半導体装置を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、埋め込み酸化膜１上に、半導体層２とゲート電極５と、ソース領域８及びドレイン領域７と、ボディ領域９とを備えている。埋め込み酸化膜１は、基板上に設けられ、半導体層２は、埋め込み酸化膜１上にフィン状に形成されている。ゲート電極５は、半導体層２の一方の側面上にゲート絶縁膜を介して形成されている。ソース領域８及びドレイン領域７は、ゲート電極５を挟むように半導体層２内に形成され、ボディ電位を取るボディ領域９は、ゲート電極５が形成された半導体層２の側面の反対側の側面に設けられている。 （もっと読む）