【課題】駆動部の薄膜トランジスタと、画素部の薄膜トランジスタとの電荷移動度が互いに異なる有機電界発光表示装置及びその製造方法を提供する。
【解決手段】第１領域及び第２領域を含む基板と、第１領域の基板上のゲート電極、第１酸化物半導体層及び第２酸化物半導体層の積層構造からなる活性層、及び第１酸化物半導体層のキャリア濃度が第２酸化物半導体層より高い第１薄膜トランジスタと、第２領域の基板上のゲート電極、第２酸化物半導体層からなる活性層、及び活性層に接続されたソース及びドレイン電極を備える第２薄膜トランジスタと、第２薄膜トランジスタのソースまたはドレイン電極が露出するように、ビアホールが形成された絶縁層と、ビアホールを介して第２薄膜トランジスタのソースまたはドレイン電極に接続された第１電極、第１電極上の有機発光層、及び有機発光層上の第２電極を備える有機電界発光ダイオードと、を備える。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置を提供するに際し、酸化物半導体層と電極層との接触抵抗を低減することを課題の一とする。
【解決手段】ゲート絶縁層上方の第１のソース電極層または第１のドレイン電極層と、ゲート絶縁層上方の酸化物半導体層と、酸化物半導体層、および第１のソース電極層または第１のドレイン電極層上方の第２のソース電極層または第２のドレイン電極層と、を有し、酸化物半導体層の下面は、ゲート電極層と重畳する領域においてゲート絶縁層と接しており、且つ、少なくとも他の一部の領域において第１のソース電極層または第１のドレイン電極層と接しており、酸化物半導体層の上面は、その一部の領域において第２のソース電極層または第２のドレイン電極層と接しており、第１のソース電極層または第１のドレイン電極層は、第２のソース電極層または第２のドレイン電極層と電気的に接続している。 （もっと読む）

【課題】 有機半導体分子を材料として形成される導電路が新規な構造を有し、高い移動度を示す半導体装置及びその製造方法を提供すること。
【解決手段】 ４，４’-ビフェニルジチオール等の有機半導体分子９の両端にある官能基によって、Ａｕ等の導体又は半導体からなる微粒子８と有機半導体分子９とを交互に結合させ、微粒子８内の導電路と有機半導体分子９内の導電路とが二次元または三次元的に連結されたネットワーク型の導電路を形成する。この導電路には、分子間の電子移動が含まれず、移動度が分子間の電子移動によって制限されることがないので、有機半導体分子内の主鎖に沿った（分子の軸方向の）導電路の移動度、例えば非局在化したπ電子による高い分子内移動度を最大限に利用することができる。 （もっと読む）

【解決手段】
トランジスタにおいて、段階的な形状のキャビティを設けることによって、シリコン／ゲルマニウム、シリコン／炭素、等のような歪誘起半導体合金がチャネル領域に極めて近接して位置させられてよく、キャビティは次いで歪誘起半導体合金で充填されてよい。この目的で、異なるエッチング挙動の２つ以上の「使い捨て」スペーサ要素が、対応するキャビティの異なる深さで異なる横方向オフセットを規定するために用いられてよい。その結果、高い均一性及びこれに伴い低減されたトランジスタばらつきが、洗練された半導体デバイスに対してさえも達成され得る。 （もっと読む）

【解決手段】
シリコン／ゲルマニウム合金のようなスレッショルド調節半導体材質が、高い堆積均一性に基いて１つのタイプのトランジスタに対して選択的に設けられ得る。この目的のために、半導体合金は、任意のトランジスタの能動領域上に堆積させられてよく、そして高度に可制御なパターニングレジームに基いて次いでパターニングされてよい。その結果、スレッショルドばらつきが低減され得る。 （もっと読む）

【課題】ＳＯＩ基板を用いずに半導体基板の薄膜化を可能にし、コスト低減を図った、固体撮像素子とその製造方法、並びに半導体装置とその製造方法を提供する。
【解決手段】半導体基板２１に、光電変換素子と複数のＭＯＳトランジスタとからなる画素が配列された撮像領域と、周辺回路と、半導体基板２１の表面から厚み方向に半導体基板２１より硬度が大きく且つ厚み方向の底面に、より硬度の大きい材料膜６６を形成した柱状の終端検出部６３とを有し、半導体基板が裏面からの化学機械研磨により前記終端検出部６３が露出する位置まで薄膜化され、半導体基板２１の表面にＭＯＳトランジスタＴｒ１が形成され、半導体基板２１の裏面から入射光を取り込むようにして成る。 （もっと読む）

【課題】透明度及び導電性を向上させることができる積層構造を有することによって、最適化された透明トランジスタを提供する。
【解決手段】本発明による透明トランジスタは、基板と、下部透明層、金属層及び上部透明層の多層構造を有し、前記基板上に形成されているソース電極及びドレイン電極と、前記ソース電極及びドレイン電極の間に形成されているチャネルと、前記チャネルと整列されているゲート電極とを含み、前記下部透明層または上部透明層が前記チャネルと同一の透明半導体層で形成されている。したがって、多層の透明導電膜を活用して透明度及び導電性を確保しながら、ソース／ドレイン電極と半導体との接触抵抗問題を解決し、薄膜蒸着時に追加される工程に比べてパターニング工程を減少することができ、工程の効率性を高めることができる。 （もっと読む）

【課題】部分的に絶縁膜が形成されているシリコン基板上を単結晶で覆うことができる半導体装置の製造方法及び基板処理装置を提供する。
【解決手段】部分的に絶縁膜が形成されたＳｉ基板１０上に、ａ−Ｓｉ膜１４を成膜する（図１（ｂ））。このＳｉ基板１０を熱処理すると、基板のＳｉ結晶を種としてａ−Ｓｉが固相Ｅｐｉ化される（図１（ｃ））。基板の厚さ方向に対して充分にＥｐｉ結晶化された範囲を保護するようにレジスト膜１８を形成し（図１（ｄ））、エッチング処理を行い（図１（ｅ））、その後、アッシング処理によってレジスト膜１８を剥離し、このＳｉ基板１０上に再度ａ−Ｓｉ膜を成膜する（図１（ｆ））。再度、上記熱処理を行うことで、ａ−Ｓｉが固相Ｅｐｉ化される（図１（ｇ））。 （もっと読む）

【課題】ａ−Ｓｉプロセスと、ポリ−Ｓｉプロセスとを組み合わせることが可能なプロセスを提供することである。
【解決手段】プロセス８００は、アモルファスシリコン又はアモルファスシリコンに適合可能なプロセスを用いて、ディスプレイパネル用のポリ−最終構造を形成する（ブロック８１０）。ポリ−最終構造は、チャネルシリコン前駆体を有する。次に、プロセス８００は、ポリシリコン固有のプロセスを用いて、ポリ−最終構造からディスプレイパネルを形成する（ブロック８２０）。 （もっと読む）

【課題】横方向固相エピタキシャル成長法において単結晶膜成膜工程に要する時間を短縮し、半導体装置の製造を短時間で行う。
【解決手段】単結晶シリコン部４０３及び絶縁膜４０１が表面において露出したウエハ２００を、構成元素としてＳｉを含むガスの雰囲気中に曝露し、単結晶シリコン部４０３及び絶縁膜４０１の上にアモルファスのシリコン膜４０２を成膜する成膜工程と、成膜工程後に、シリコン膜４０２を加熱して、単結晶シリコン部４０３を基にしてシリコン膜４０２を単結晶化させる加熱工程と、加熱工程後に、ウエハ２００を構成元素としてＳｉを含むガス及び構成元素としてＣｌを含むガスの混合雰囲気中に曝露し、単結晶化した部分を残留させつつ、単結晶化しなかった部分を除去する選択成長工程と、を含む半導体装置の製造方法であって、ウエハ２００に対して、成膜工程、加熱工程及び選択成長工程を繰り返す。 （もっと読む）

【課題】常温で溶液処理方式に金属酸化物を形成する方法及びこれを含むトランジスタ構造体を形成する方法を提供する。
【解決手段】本発明は、金属酸化物の形成方法に関する。本発明の実施形態による金属酸化物の形成方法は、ドーパント化学種を含む金属酸化物前駆体溶液を用意することと、塩基性化学種を含むアルコール系溶液を用意することと、金属酸化物前駆体溶液及びアルコール系溶液を反応させて反応物を形成することと、反応物を精製して金属酸化物を形成することと、を含む。 （もっと読む）

【課題】半導体層をゲート電極層、ソース電極層及びドレイン電極層上に設ける場合であっても、素子特性を向上させると共に、素子の信頼性を向上させることを目的の一とする。
【解決手段】ゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に設けられた半導体層を有する構造において、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層及びゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくなるように設ける。 （もっと読む）

【課題】形状精度の良好な半導体層を形成することが可能であり、これによって特性の良好な薄膜半導体装置を得ることが可能な薄膜半導体装置の製造方法を提供する。
【解決手段】有機半導体溶液Ｌ１とポリマー溶液Ｌ２とを基板１上に個別に供給することにより、有機半導体溶液Ｌ１とポリマー溶液Ｌ２との混合液層５ａを形成する。混合液層５ａを乾燥させて半導体層５を形成する。有機半導体溶液Ｌ１およびポリマー溶液Ｌ２は、インクジェット法のような印刷法によって基板１上に供給する。 （もっと読む）

【課題】ＳＯＩ基板を用いずに半導体基板の薄膜化を可能にし、コスト低減を図った、固体撮像素子とその製造方法、並びに半導体装置とその製造方法を提供する。
【解決手段】半導体基板２１に、光電変換素子ＰＤと複数のＭＯＳトランジスタＴｒ１とからなる画素が配列された撮像領域と、周辺回路と、撮像領域を挟む両外側に形成され、半導体基板の表面から厚み方向に半導体基板より硬度が大きい柱状の終端検出部６３とを有し、半導体基板が裏面からの化学機械研磨により終端検出部６３が露出する位置まで薄膜化され、半導体基板の表面にＭＯＳトランジスタが形成され、半導体基板の裏面から入射光を取り込むようにして成る。 （もっと読む）

【課題】本発明の目的は、移動度が高く、高ＯＮ／ＯＦＦ比を示す薄膜電界効果型トランジスタおよびそれを用いて高階調な電界発光装置を提供することである。
【解決手段】基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層が、室温から温度の低下と伴に電子キャリア濃度が減少する傾向を有し、その活性化エネルギーが０．０４ｅＶ以上０．１０ｅＶ以下である非晶質酸化物を含有することを特徴とする薄膜電界効果型トランジスタ、およびそれを用いた電界発光装置。 （もっと読む）

【目的】横型ＭＯＳＦＥＴにおいて、チップサイズと耐圧を変えずにオン抵抗を従来素子より低減することができる高耐圧で横型の半導体装置を提供すること。
【解決手段】横型ＭＯＳＦＥＴ３０を第１横型ＭＯＳＦＥＴ部３１と第２横型ＭＯＳＦＥＴ部３２に分割し、それぞれを直列接続する。これにより、第１ｎ^＋ソース領域５と第２ｎ^＋ドレイン領域１３の間で保持されていた耐圧が、第１横型ＭＯＳＦＥＴ部３１の第１ｎ^＋ソース領域５と第１ｎ^＋ドレイン領域９間と、第２横型ＭＯＳＦＥＴ部３２の第２ｎ^＋ソース領域１０と第２ｎ^＋ドレイン領域７の間で保持する。
そのため、電界を二つに分けて保つ形となる上にｎ⁻ドリフト領域３の不純物濃度Ｃｎを分圧化前よりも高くすることが出来るので、デバイスサイズを変えずに、オン抵抗Ｒｏｎを減少させることができる。 （もっと読む）

【課題】ＳＯＩ基板に形成されたＭＯＳトランジスタを備えた半導体装置において、ソース領域及びドレイン領域におけるＰＮ接合領域を低減する。
【解決手段】ＰＭＯＳトランジスタにおいて、ＬＯＣＯＳ酸化膜７のバーズビーク下のシリコン層であってゲート電極１７から所定範囲内に位置する第１バーズビーク下シリコン層２１はチャネル領域と同じ導電型で形成されている。ＬＯＣＯＳ酸化膜７のバーズビーク下のシリコン層であってソース領域９及びドレイン領域１１と接し、かつ第１バーズビーク下シリコン層２１を除く位置の第２バーズビーク下シリコン層５はソース領域９及びドレイン領域１１と同じ導電型でソース領域９及びドレイン領域１１よりも薄い不純物濃度で形成されている。 （もっと読む）

【課題】ｄｖ／ｄｔサージにより、支持基板と活性層との間の絶縁膜にて構成される寄生容量を充放電する変位電流が発生することを抑制し、回路の誤動作を防止する。
【解決手段】低電位基準回路部ＬＶの下と高電位基準回路部ＨＶの下にのみ支持基板２を残す。これにより、支持基板２のうち低電位基準回路部ＬＶの下の部分と高電位基準回路部ＨＶの下の部分とが絶縁部材３０にて絶縁された状態となる。さらに、高電位基準回路部ＨＶと支持基板２との間および低電位基準回路部ＬＶと支持基板２との間の双方、もしくは、少なくとも高電位基準回路部ＨＶと支持基板２との間を同電位にする。 （もっと読む）

【課題】薄膜トランジスタにおいて、光リーク電流の発生を抑制しつつ、サイズの縮小化を図る。
【課題を解決するための手段】薄膜トランジスタは、基板（１０）上に形成されており、チャネル領域（３０ａ２）及びソースドレイン領域（３０ａ１、３０ａ３）を有する半導体層と、チャネル領域にゲート絶縁膜を介して対向配置されたゲート電極（３０ｂ）とを備える。基板は、薄膜トランジスタに電気的に接続された配線等のうち少なくとも一つが形成される主表面（１２´´）、並びに該主表面に対して斜めに傾いた傾斜面（１２´）を有し、半導体層のうち少なくとも前記チャネル領域は、傾斜面に形成されている。 （もっと読む）

【解決手段】
共通の能動領域内に少なくとも１つの埋め込み半導体合金を設けることによって得られる異なる歪レベルに基いて、その能動領域内に形成されるプルダウントランジスタ及びパストランジスタの駆動電流能力を調節することができ、それにより能動領域の単純化された全体的な幾何学的構造を提供することができる。従って、能動領域の単純化された構造を伴う最小のチャネル長に基きスタティックＲＡＭセルを形成することができ、プルダウン及びパストランジスタに対する駆動電流の比を調節するためにトランジスタ幅の明白な変化が従来的に用いられている洗練されたデバイスで観察され得るような顕著な歩留まり低下を回避することができる。 （もっと読む）