半導体装置及び当該半導体装置の作製方法
【課題】半導体層をゲート電極層、ソース電極層及びドレイン電極層上に設ける場合であっても、素子特性を向上させると共に、素子の信頼性を向上させることを目的の一とする。
【解決手段】ゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に設けられた半導体層を有する構造において、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層及びゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくなるように設ける。
【解決手段】ゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に設けられた半導体層を有する構造において、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層及びゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくなるように設ける。
【発明の詳細な説明】
【技術分野】
【０００１】
半導体装置及び当該半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、酸化物半導体を用いて薄膜トランジスタ（ＴＦＴとも呼ぶ）を作製し、電子デバイス等に応用する技術が注目されている。例えば、特許文献１や特許文献２には、酸化物半導体層として酸化亜鉛やＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体などを用いて、画像表示装置のスイッチング素子などを作製する技術が開示されている。
【０００３】
また、酸化物半導体層を用いたトランジスタの構造として、様々な構造が提案されており、例えば、上述した特許文献２や、特許文献３では、ゲート絶縁層上に設けられたソース電極層及びドレイン電極層上に酸化物半導体層を形成するボトムゲート・ボトムコンタクト型の構造が示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２００７−３０５６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、トランジスタの駆動電圧を低減し、高速動作を行うためには、ゲート絶縁層の膜厚を小さくすることが有効である。しかし、ボトムゲート・ボトムコンタクト型の構造において、ゲート電極層と、ソース電極層及びドレイン電極層とがゲート絶縁層を介して一部重畳する場合には、ゲート絶縁層の膜厚が小さくなるにつれて、ゲート電極層とソース電極層及びドレイン電極層間に寄生容量が形成され、素子特性に影響を及ぼすおそれがある。その結果、素子特性にばらつきが生じ、素子の信頼性が低下するおそれがある。
【０００６】
また、ゲート絶縁層を介してゲート電極層の端部を覆うようにソース電極層やドレイン電極層が設けられている場合、ゲート電極層の端部を被覆するゲート絶縁層の厚さが小さくなると、ゲート電極層とソース電極層やドレイン電極層との間でリークしやすくなる問題が生じる。
【０００７】
上記問題に鑑み、半導体層をゲート電極層、ソース電極層及びドレイン電極層上に設ける場合であっても、素子特性を向上させると共に、素子の信頼性を向上させることを目的の一とする。
【課題を解決するための手段】
【０００８】
ゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、当該ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に設けられた半導体層を有する構造において、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層またはゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくなるように設ける。この場合、ソース電極層及びドレイン電極層と、ゲート電極層との間に生じる寄生容量を低減すると共に、素子特性を向上させることができる。
【０００９】
また、開示する発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層と接して設けられ、且つソース電極層及びドレイン電極層上に設けられた酸化物半導体層を有し、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚が、ゲート電極層とソース電極層の間に設けられたゲート絶縁層またはゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さいことを特徴としている。
【００１０】
また、開示する発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられた第１の絶縁層と、第１の絶縁層上であって、ゲート電極層の一部と重なるように設けられた第２の絶縁層と、第１の絶縁層及び第２の絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置する第１の絶縁層と接して設けられ、且つソース電極層及びドレイン電極層上に設けられた酸化物半導体層を有することを特徴としている。なお、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置する第１の絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられた第１の絶縁層またはゲート電極層とドレイン電極層の間に設けられた第１の絶縁層の膜厚より小さくしてもよい。
【００１１】
また、開示する発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に順に積層して設けられた第１の絶縁層と第２の絶縁層と、第１の絶縁層及び第２の絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置する第２の絶縁層と接して設けられ、且つソース電極層及びドレイン電極層上に設けられた酸化物半導体層を有し、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置する第２の絶縁層の膜厚が、ゲート電極層とソース電極層の間に設けられた第２の絶縁層及びゲート電極層とドレイン電極層の間に設けられた第２の絶縁層の膜厚より小さいことを特徴としている。
【００１２】
また、開示する発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にソース電極層及びドレイン電極層を形成し、ソース電極層とドレイン電極層の間の領域に設けられたゲート絶縁層の上層部をエッチングすることにより、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層またはゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくし、ゲート絶縁層、ソース電極層及びドレイン電極層上に酸化物半導体層を形成することを特徴としている。
【００１３】
また、開示する発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層上に第１の絶縁層を形成し、第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上にソース電極層及びドレイン電極層を形成し、ソース電極層とドレイン電極層の間の領域に設けられた第２の絶縁層をエッチングすることにより第１の絶縁層を露出させ、第１の絶縁層、ソース電極層及びドレイン電極層上に酸化物半導体層を形成することを特徴としている。
【００１４】
なお、本明細書中で用いることができる酸化物半導体の一例としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、ｍは整数とは限らない。）で表記されるものがある。ここで、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとしてＧａが選択される場合には、Ｇａのみの場合の他に、ＧａとＮｉや、ＧａとＦｅなど、Ｇａ以外の上記金属元素が選択される場合を含む。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においては、上記酸化物半導体のうち、Ｍとして少なくともガリウムを含むものをＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び、当該材料を用いた薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と呼ぶ。
【００１５】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置に含まれる。また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。
【発明の効果】
【００１６】
ゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、当該ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に設けられた半導体層を有する構造において、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層またはゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくなるように設けることにより、ソース電極層及びドレイン電極層と、ゲート電極層との間に生じる寄生容量を低減すると共に、素子特性を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１又は実施の形態２に係る半導体装置の一例を説明する図。
【図２】実施の形態１に係る半導体装置の作製方法の一例を説明する図。
【図３】実施の形態２に係る半導体装置の作製方法の一例を説明する図。
【図４】実施の形態２に係るプラズマ処理に用いる装置の一例を説明する図。
【図５】実施の形態３に係る半導体装置の一例を説明する図。
【図６】実施の形態３に係る半導体装置の作製方法の一例を説明する図。
【図７】実施の形態４に係る半導体装置の一例を説明する図。
【図８】実施の形態４に係る半導体装置の作製方法の一例を説明する図。
【図９】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１０】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１１】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１２】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１３】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１４】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１５】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１６】実施の形態６に係る半導体装置の一例を説明する図。
【図１７】実施の形態６に係る半導体装置の一例を説明する図。
【図１８】実施の形態７に係る半導体装置の一例を説明する図。
【図１９】実施の形態８に係る半導体装置の画素等価回路の一例を説明する図。
【図２０】実施の形態８に係る半導体装置の一例を説明する図。
【図２１】実施の形態８に係る半導体装置の一例を説明する図。
【図２２】電子ペーパーの使用形態の一例を説明する図。
【図２３】電子書籍の一例を示す外観図。
【図２４】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図２５】遊技機の例を示す外観図。
【図２６】携帯電話機の一例を示す外観図。
【発明を実施するための形態】
【００１８】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
【００１９】
（実施の形態１）
はじめに、図１（Ａ）を参照して本実施の形態で示す薄膜トランジスタの構成に関して説明する。
【００２０】
本実施の形態で示す薄膜トランジスタ２５０は、基板２００上に設けられたゲート電極層２０２と、ゲート電極層２０２及び基板２００上に設けられたゲート絶縁層２０４と、ゲート絶縁層２０４上に設けられたソース電極層２０６ａ及びドレイン電極層２０６ｂと、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に設けられ且つソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置するゲート絶縁層２０４と接して設けられた酸化物半導体層２１０を有している。さらに、ソース電極層２０６ａ及びドレイン電極層２０６ｂは、ゲート絶縁層２０４を介してゲート電極層２０２の一部と重なるように設けられ、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられたゲート絶縁層２０４及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４の膜厚ｔ１より小さくなるように設けられている（図１（Ａ）参照）。
【００２１】
つまり、ゲート絶縁層２０４がゲート電極層２０２と重なる領域において凹部（窪み（以下、「凹部２０７」と記す））を有しており、ゲート絶縁層２０４の凹部２０７に酸化物半導体層２１０が設けられている。なお、ここでいうゲート絶縁層２０４の凹部２０７とは、ソース電極層とドレイン電極層を結ぶ断面方向から観察した際に、ゲート絶縁層２０４に形成される窪みをさす。
【００２２】
このように、図１（Ａ）に示す構成とすることによって、ゲート電極層２０２上にゲート絶縁層２０４を介してソース電極層２０６ａ及びドレイン電極層２０６ｂを当該ゲート電極層２０２と一部が重畳するように設け、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に酸化物半導体層２１０を設ける場合であっても、ソース電極層２０６ａ及びドレイン電極層２０６ｂとゲート電極層２０２との間に生じる寄生容量を低減すると共に、トランジスタの駆動電圧を低減し素子特性を向上することができる。
【００２３】
なお、図１（Ａ）では、ソース電極層２０６ａとドレイン電極層２０６ｂの双方がゲート絶縁層２０４を介してゲート電極層２０２の一部と重なる場合を示したが、本実施の形態はこれに限られない。ソース電極層２０６ａとドレイン電極層２０６ｂのいずれか一方がゲート絶縁層２０４を介してゲート電極層２０２と重なる場合には、当該重なる電極層とゲート電極層２０２の間に設けられたゲート絶縁層２０４の膜厚ｔ１を、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２より厚くなるように設ければよい。
【００２４】
次に、図２を参照して、図１（Ａ）に示す薄膜トランジスタ２５０の作製方法の一形態に関して説明する。
【００２５】
まず、基板２００上にゲート電極層２０２を形成し、続いて当該ゲート電極層２０２上にゲート絶縁層２０４を形成する（図２（Ａ）参照）。
【００２６】
基板２００としては、絶縁表面を有する基板であればよく、例えば、ガラス基板を用いることができる。ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板としては、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等のガラス材料が用いられている。他にも、基板２００として、セラミック基板、石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコン等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶縁材料で被覆したものを用いることができる。また、作製工程の熱処理に耐えられるのであれば、プラスチック基板を用いることもできる。
【００２７】
ゲート電極層２０２は、導電層を基板２００全面に形成した後、フォトリソグラフィ法を用いて、導電層をエッチングすることにより形成することができる。ゲート電極層２０２にはゲート配線等、上記導電層によって形成される電極や配線が含まれる。
【００２８】
ゲート電極層２０２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）等の導電性材料で形成することが望ましい。なお、配線及び電極としてアルミニウムを用いる場合、アルミニウム単体では耐熱性が低く、腐蝕しやすい等の問題点があるため、耐熱性導電性材料と組み合わせて形成することが好ましい。
【００２９】
耐熱性導電性材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、上述した元素を組み合わせた合金、又は上述した元素を成分とする窒化物で形成することができる。これらの耐熱性導電性材料からなる膜とアルミニウム（又は銅）を積層させて、配線や電極を形成すればよい。
【００３０】
なお、ゲート電極層２０２を、液滴吐出法やスクリーン印刷法等を用いて基板２００上に選択的に形成することも可能である。
【００３１】
ゲート絶縁層２０４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜又は酸化タンタル膜等で形成することができる。また、これらの膜を積層させて設けてもよい。これらの膜は、スパッタ法等を用いて膜厚を５０ｎｍ以上２５０ｎｍ以下で形成することができる。例えば、ゲート絶縁層２０４として、スパッタ法により酸化シリコン膜を２００ｎｍの厚さで形成することができる。
【００３２】
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００３３】
次に、ゲート絶縁層２０４上にソース電極層２０６ａ及びドレイン電極層２０６ｂを形成する（図２（Ｂ）参照）。
【００３４】
ソース電極層２０６ａ及びドレイン電極層２０６ｂは、ゲート絶縁層２０４上に導電層を形成した後、フォトリソグラフィ法を用いて、当該導電層をエッチングすることにより形成することができる。ここでは、一例として、ソース電極層２０６ａとドレイン電極層２０６ｂの一部がゲート絶縁層２０４を介してゲート電極層２０２と重なるように形成する場合を示している。
【００３５】
ソース電極層２０６ａ及びドレイン電極層２０６ｂは、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で形成することができる。
【００３６】
例えば、ソース電極層２０６ａ及びドレイン電極層２０６ｂを、モリブデン膜やチタン膜の単層構造で形成することができる。また、ソース電極層２０６ａ及びドレイン電極層２０６ｂを積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、ソース電極層２０６ａ及びドレイン電極層２０６ｂを、シリコンを含むアルミニウム膜の単層構造としてもよい。
【００３７】
なお、ソース電極層２０６ａ及びドレイン電極層２０６ｂを、液滴吐出法やスクリーン印刷法等を用いて基板２００上に選択的に形成することも可能である。
【００３８】
図２（Ｂ）において形成されたソース電極層２０６ａはトランジスタのソースとして機能し、ドレイン電極層２０６ｂはトランジスタのドレインとして機能する。なお、トランジスタの駆動方法によっては、ソース電極層２０６ａがドレインとして機能し、ドレイン電極層２０６ｂがソースとして機能する場合もあり得る。
【００３９】
次に、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に設けられたゲート絶縁層２０４（露出したゲート絶縁層２０４）の上層部にエッチング処理を行うことにより、ゲート絶縁層２０４に凹部２０７を形成する（図２（Ｃ）参照）。
【００４０】
エッチング処理を行うことによって、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられたゲート絶縁層２０４及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４の膜厚ｔ１より小さくすることができる。好ましくは、ゲート絶縁層２０４の膜厚ｔ２を、ｔ１の膜厚の１／５〜４／５（ｔ２＝ｔ１／５〜４ｔ１／５）とする。
【００４１】
エッチング処理としては、不活性ガス及び／又は反応性ガスを用いたプラズマ処理、ウエットエッチング処理等を用いることができる。
【００４２】
また、エッチング処理において、ソース電極層２０６ａ及びドレイン電極層２０６ｂをマスクとして用いることができる。他にも、ソース電極層２０６ａ及びドレイン電極層２０６ｂの形成の際（図２（Ｂ））に用いたフォトマスクを用いてゲート絶縁層２０４のエッチングを行うこともできる。この場合、ソース電極層２０６ａ及びドレイン電極層２０６ｂと重ならないゲート絶縁層２０４がエッチングされる。
【００４３】
エッチング処理を行うことによって、ゲート絶縁層２０４の膜厚を領域毎に異なる値とすると共に、露出したゲート絶縁層２０４の表面に付着した不純物や、不純物元素が取り込まれた表層部を除去することができる（図２（Ｃ）参照）。
【００４４】
次に、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂを覆うように酸化物半導体層２０９を形成する（図２（Ｄ）参照）。
【００４５】
酸化物半導体層２０９は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。例えば、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で、酸化物半導体層２０９を形成することができる。スパッタの条件としては、例えば、基板２００とターゲットとの距離を３０ｍｍ〜５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ、温度を２０℃〜１００℃、雰囲気をアルゴン雰囲気、酸素雰囲気、又はアルゴンと酸素との混合雰囲気とすることができる。
【００４６】
なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため好ましい。また、上述したプラズマ処理を行った後、大気に曝すことなく酸化物半導体層２０９を形成することにより、ゲート絶縁層２０４と酸化物半導体層２０９の界面にゴミや水分が付着することを抑制することができる。また、酸化物半導体層２０９の膜厚は、５ｎｍ〜２００ｎｍ程度とすればよい。
【００４７】
上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、直流電源を用いるＤＣスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法などを用いることができる。
【００４８】
また、エッチング処理としてプラズマ処理を用いる場合、プラズマ処理と酸化物半導体層２０９の形成を、同一チャンバー内で連続して行うことが好ましい。プラズマ処理後のゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面を大気に曝すことなく酸化物半導体層２０９を形成することによって、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面への不純物の付着や、酸化膜等が形成されることを抑制することができる。
【００４９】
なお、本実施の形態では、薄膜トランジスタ２５０のチャネル形成領域となる半導体層として酸化物半導体層を用いる場合を示しているが、適用できる半導体層はこれに限られない。他にも、半導体層として、有機半導体材料を用いた半導体層等を用いることができる。また、半導体層として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の他に、少なくともインジウム、ガリウム、亜鉛のうちの一つを含む酸化物半導体、例えばＺｎＯ、ＩＺＯ、ＩＴＯ、またはＳｎＯ等の酸化物半導体、ＳｉＧｅ、ＧａＡｓ等の化合物半導体を用いてもよい。
【００５０】
次に、酸化物半導体層２０９をエッチングして島状の酸化物半導体層２１０を形成する（図２（Ｅ）参照）。
【００５１】
以上の工程により、酸化物半導体層２１０をチャネル形成領域として用いる薄膜トランジスタ２５０を形成することができる。
【００５２】
また、酸化物半導体層２１０を形成した後、１００℃〜６００℃、代表的には２００℃〜４００℃の熱処理を行うと良い。例えば、窒素雰囲気下で３５０℃、１時間の熱処理を行うことができる。この熱処理により島状の酸化物半導体層２１０を構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の原子レベルの再配列が行われる。この熱処理（光アニール等も含む）は、島状の酸化物半導体層２１０中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。なお、上記の熱処理を行うタイミングは、酸化物半導体層２０９の形成後であれば特に限定されない。
【００５３】
また、島状の酸化物半導体層２１０に対して酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことにより酸化物半導体層２１０をチャネル形成領域とする薄膜トランジスタをノーマリーオフとすることができる。また、ラジカル処理を行うことにより、島状の酸化物半導体層２１０のエッチングによるダメージを回復することができる。ラジカル処理は、Ｏ２、Ｎ２Ｏ、酸素を含むＮ２、Ｈｅ、Ａｒなどの雰囲気下で行うことができる。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、ラジカル処理は、基板２００側にバイアス電圧を印加せずに行うことが好ましい。
【００５４】
また、酸化物半導体層２１０、ソース電極層２０６ａ及びドレイン電極層２０６ｂ等を含む薄膜トランジスタ２５０を覆うように、保護絶縁層を形成してもよい。保護絶縁層としては、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。
【００５５】
その後、各種電極や配線を形成することで薄膜トランジスタ２５０を有する半導体装置が完成する。
【００５６】
以上のように、ソース電極層２０６ａ及びドレイン電極層２０６ｂを形成した後に、露出したゲート絶縁層２０４にエッチング処理を行うことによって、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置するゲート絶縁層２０４の膜厚ｔ２を、ゲート電極層２０２とソース電極層２０６ａの間に設けられたゲート絶縁層２０４及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４の膜厚ｔ１より小さくすることができる。その結果、ソース電極層及びドレイン電極層と、ゲート電極層との間に生じる寄生容量を低減すると共に、素子特性を向上させることができる。
【００５７】
（実施の形態２）
本実施の形態では、図１（Ｂ）を参照して上記実施の形態と異なるトランジスタの構成に関して説明する。
【００５８】
図１（Ｂ）に示す薄膜トランジスタ２６０は、図１（Ａ）に示す薄膜トランジスタ２５０において、ソース電極層２０６ａ及びドレイン電極層２０６ｂをテーパー形状とし、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部が曲面を有するように設ける場合を示している。なお、その他の構造（ゲート電極層２０２、ゲート絶縁層２０４、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、酸化物半導体層２１０の位置関係等）は図１（Ａ）と同様に設けることができる。
【００５９】
ソース電極層２０６ａ及びドレイン電極層２０６ｂをテーパー形状とし、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部が曲面を有するように設けることによって、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂに対する酸化物半導体層２１０の被覆性を向上し、段切れを抑制することができる。特に、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２を、ソース電極層２０６ａやドレイン電極層２０６ｂの下方に設けられたゲート絶縁層の膜厚ｔ１に対して十分に小さくした場合であっても、酸化物半導体層２１０の段切れを効果的に抑制することができる。
【００６０】
以下に、図３を参照して、図１（Ｂ）に示す薄膜トランジスタ２６０の作製方法の一例に関して説明する。なお、図３における作製工程は多くの部分で図１（Ｂ）と共通している。したがって、以下の説明においては、重複する部分の説明は省略し、異なる点について詳細に説明する。また、図３では、ゲート絶縁層２０４のエッチング処理としてプラズマ処理を用いる場合を示す。
【００６１】
まず、絶縁表面を有する基板２００上にゲート電極層２０２を形成し、続いて当該ゲート電極層２０２上にゲート絶縁層２０４を形成する（図３（Ａ）参照）。また、ゲート電極層２０２を形成する際、後に形成されるゲート絶縁層２０４の被覆性を向上し、段切れを防止するために、ゲート電極層２０２の端部がテーパー形状となるようエッチングすることが好ましい。例えば、テーパー角θ１が２０°以上９０°未満、好ましくは３０°以上８０°以下となるような形状とすることが好ましい。なお、「テーパー角θ１」とは、テーパー形状を有する層（ここでは、ゲート電極層２０２）を、断面方向（基板２００の表面と直交する面）から観察した際に、当該層の側面と底面がなす当該層内部側の傾斜角を示す。つまり、断面方向から観察した際の、基板２００と接するゲート電極層２０２下端部の角度に相当する。
【００６２】
なお、ゲート電極層２０２、ゲート絶縁層２０４の材料や作製方法については、実施の形態１を参照することができる。
【００６３】
次に、ゲート絶縁層２０４上にソース電極層２０６ａ及びドレイン電極層２０６ｂを形成する（図３（Ｂ）参照）。なお、ソース電極層２０６ａ及びドレイン電極層２０６ｂの材料や作製方法については、実施の形態１を参照することができる。
【００６４】
次に、ゲート絶縁層２０４にエッチング処理を行う。ここでは、基板２００が設置されたチャンバー内でプラズマを発生させ、露出したゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面にプラズマ２０８を作用させることによりゲート絶縁層２０４に凹部２０７を形成する場合を示している（図３（Ｃ）参照）。
【００６５】
プラズマ処理は、例えば、真空状態のチャンバーにアルゴン（Ａｒ）ガス等の不活性ガスを導入し、被処理物（ここでは、基板２００）にバイアス電圧を印加してプラズマ状態として行うことができる。チャンバーにＡｒガスを導入した場合、プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（基板２００側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが基板２００上に形成されたゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面に衝突することによって、当該表面がスパッタエッチングされ、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面をエッチングすることができる。なお、このようなプラズマ処理を「逆スパッタ」と呼ぶこともある。
【００６６】
基板２００側にバイアス電圧を印加してプラズマ処理を行うことによって、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面のスパッタエッチングを効果的に行うことができる。
【００６７】
また、ゲート絶縁層２０４の表面に凹凸が形成されている場合には、プラズマ処理を行うことにより、ゲート絶縁層２０４の凸部から優先的にスパッタエッチングされ、当該ゲート絶縁層２０４の表面の平坦性を向上することができる。
【００６８】
また、上記プラズマ処理で用いるガスとして、アルゴンガスに代えてヘリウムガスを用いてもよい。また、アルゴン雰囲気に酸素、水素、窒素等を加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
【００６９】
例えば、本実施の形態では、図４に示すようなスパッタ装置を用いてプラズマ処理を行うことができる。
【００７０】
図４に示すスパッタ装置は、チャンバー１９０内に、被処理物１９５（ここでは、基板２００）を保持する第１の電極１９１と、対向する第２の電極１９２が設けられている。また、第１の電極１９１は、ＲＦ電源（高周波電源）１９７に接続され、第２の電極１９２はＲＦ電源１９８、ＤＣ電源１９９に接続されている。第１の電極１９１とＲＦ電源１９７の間、及び第２の電極１９２とＲＦ電源１９８の間には、インピーダンス整合させるためのマッチングボックス１９３、マッチングボックス１９４がそれぞれ設けられている。
【００７１】
図４に示すスパッタ装置を用いて、被処理物１９５にプラズマ処理（逆スパッタともいう）を行う場合には、導入口１９６からアルゴンガス等の不活性ガスを導入し、第１の電極１９１に高周波電圧を印加して第１の電極１９１と第２の電極１９２間に不活性ガスのプラズマを生成し、第１の電極１９１上に設けられた被処理物１９５側に負の自己バイアスを発生させる（バイアス電圧を印加した状態とする）ことにより、プラズマ中の陽イオンを加速して被処理物１９５に衝突させる。このとき、ゲート絶縁層２０４の表面に凹凸が形成されている場合には、凸部が優先的にスパッタエッチングされ、ゲート絶縁層２０４の表面を平坦化することができる。
【００７２】
なお、図４に示すスパッタ装置を用いて、被処理物１９５に膜を成膜する（スパッタ成膜）する場合には、第２の電極１９２側に成膜したい材料から構成されるターゲットを設置し、第２の電極１９２に直流電圧又は高周波電圧を印加して、第１の電極１９１と第２の電極１９２間にプラズマを生成し、プラズマ中の陽イオンを加速してターゲットに衝突させればよい。
【００７３】
したがって、プラズマ処理を行った後に、被処理物１９５に膜を成膜する場合には、被処理物１９５を大気に曝すことなくプラズマ処理後、続けてスパッタ法を用いて被処理物１９５に膜を形成することができる。
【００７４】
なお、本実施の形態では、プラズマ処理の際に基板２００側にバイアス電圧を印加する場合について説明したが、ゲート絶縁層２０４に凹部２０７を形成できるのであれば、バイアス電圧を印加せずにプラズマ処理を行ってもよい。
【００７５】
また、プラズマ処理を行うことにより、ゲート絶縁層２０４の表面、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面に付着した不純物を除去できるという利点を有している。
【００７６】
また、図３では、ゲート絶縁層２０４だけでなく、ソース電極層２０６ａ及びドレイン電極層２０６ｂにプラズマ処理を行うことにより、ソース電極層２０６ａ及びドレイン電極層２０６ｂの端部をテーパー形状とする場合を示している。例えば、テーパー角θ２が２０°以上９０°未満、好ましくは３０°以上８０°以下となるような形状とすることが好ましい。なお、「テーパー角θ２」とは、テーパー形状を有する層（ここでは、ソース電極層２０６ａまたはドレイン電極層２０６ｂ）を、断面方向（基板２００の表面と直交する面）から観察した際に、当該層の側面と底面がなす当該層内部側の先端部分の傾斜角を示す。つまり、断面方向から観察した際の、ゲート絶縁層２０４に接するソース電極層２０６ａまたはドレイン電極層２０６ｂの下端部の角度に相当する。ソース電極層２０６ａ及びドレイン電極層２０６ｂの端部をテーパー形状とすることにより、後に形成される酸化物半導体層の被覆性を向上し、段切れを抑制することができる。
【００７７】
また、図３では、ゲート絶縁層２０４だけでなく、ソース電極層２０６ａ及びドレイン電極層２０６ｂにプラズマ処理を行うことにより、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部が曲面を有するように（曲面形状とするように）形成する場合を示している。例えば、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部の曲率半径Ｒが、プラズマ処理後のソース電極層２０６ａ及びドレイン電極層２０６ｂの厚さの１／１００以上１／２以下、好ましくはソース電極層２０６ａ及びドレイン電極層２０６ｂの厚さの３／１００以上１／５以下となるように形成する。
【００７８】
例えば、プラズマ処理後のソース電極層２０６ａ及びドレイン電極層２０６ｂの厚さが１００ｎｍである場合には、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部の曲率半径Ｒを、１ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。また、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部の曲率半径Ｒがこの範囲で連続して変化する形状としてもよい。ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部を曲面が有するように設けることにより、後に形成される酸化物半導体層の被覆性を向上し、段切れを抑制することができる。特に酸化物半導体層の厚さが、ソース電極層２０６ａもしくはドレイン電極層２０６ｂの厚さと窪み部の深さを合わせた長さ（段差）よりも薄い場合に、段切れを抑制する効果が顕著となる。
【００７９】
また、ソース電極層２０６ａ及びドレイン電極層２０６ｂの端部をテーパー形状とすると共に、ゲート絶縁層２０４の凹部２０７をテーパー形状となるように形成することが好ましい。この場合、ゲート絶縁層２０４とソース電極層２０６ａ又はドレイン電極層２０６ｂとが接する部分に形成される酸化物半導体層の被覆性を向上し、段切れを効果的に防止することができる。なお、ゲート絶縁層２０４の凹部２０７をテーパー形状とするとは、ゲート絶縁層２０４の窪みの部分の側面と底面とのなす窪み部分側の傾斜角θ３（又は窪み部分の側面と基板２００表面とのなす窪み部分側の傾斜角）を９０°以上とすることをいう。
【００８０】
このように、ゲート絶縁層２０４だけでなく、ソース電極層２０６ａ及びドレイン電極層２０６ｂにもプラズマ処理を行うことによって、ゲート絶縁層２０４に凹部２０７を形成すると共に、ソース電極層２０６ａ及びドレイン電極層２０６ｂをテーパー形状とし、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部が曲面を有するように設けることができる。
【００８１】
次に、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂを覆うように酸化物半導体層を形成した後、当該酸化物半導体層を選択的にエッチングすることにより酸化物半導体層２１０を形成する（図３（Ｄ）参照）。なお、酸化物半導体層２１０の材料や作製方法については、実施の形態１を参照することができる。
【００８２】
本実施の形態により、高い特性を有するトランジスタから構成される半導体装置を提供することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００８３】
（実施の形態３）
本実施の形態では、図５を参照して上記実施の形態と異なるトランジスタの構成に関して説明する。
【００８４】
図５（Ａ）に示す薄膜トランジスタ２７０は、基板２００上に設けられた第１の絶縁層２５１と、第１の絶縁層２５１上に設けられた第２の絶縁層２５２と、第１の絶縁層２５１及び第２の絶縁層２５２を介してゲート電極層２０２の一部と重なるように設けられたソース電極層２０６ａ及びドレイン電極層２０６ｂと、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に設けられ且つソース電極層２０６ａ及びドレイン電極層２０６ｂの間の領域に位置する第１の絶縁層２５１と接して設けられた酸化物半導体層２１０を有している。
【００８５】
つまり、第２の絶縁層２５２が、ゲート電極層２０２と重なる領域において、ソース電極層２０６ａとドレイン電極層２０６ｂと重ならない領域で除去された構成となっている。この場合、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置する絶縁層が第１の絶縁層２５１から構成され、ゲート電極層２０２とソース電極層２０６ａの間に設けられた絶縁層及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられた絶縁層が第１の絶縁層２５１と第２の絶縁層２５２の積層構造から構成されている。
【００８６】
また、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置する絶縁層の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられた絶縁層及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられた絶縁層の膜厚ｔ１より小さくなる。図５（Ａ）では、膜厚ｔ１が第１の絶縁層２５１と第２の絶縁層２５２の膜厚を加えた値に相当し、膜厚ｔ２が第１の絶縁層２５１の膜厚の値に相当する。
【００８７】
このように、図５（Ａ）に示す構成とすることによって、ゲート電極層２０２上に第１の絶縁層２５１及び第２の絶縁層２５２を介してソース電極層２０６ａ及びドレイン電極層２０６ｂを設け、当該ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に酸化物半導体層２１０を設ける場合であっても、ソース電極層２０６ａ及びドレイン電極層２０６ｂとゲート電極層２０２との間に生じる寄生容量を低減すると共に、トランジスタの駆動電圧を低減し、素子特性を向上することができる。
【００８８】
また、図５（Ａ）に示す構成において、第１の絶縁層２５１と第２の絶縁層２５２に用いる材料を異ならせることが好ましい。好ましくは、第１の絶縁層２５１に用いる材料の誘電率を第２の絶縁層２５２に用いる材料の誘電率より高くする。第１の絶縁層２５１の誘電率を第２の絶縁層２５２の誘電率より高くすることにより、トランジスタの駆動電圧を低減することができるため、ソース電極層２０６ａ及びドレイン電極層２０６ｂとゲート電極層２０２との間に生じる寄生容量の影響を効果的に低減することができる。
【００８９】
第１の絶縁層２５１と第２の絶縁層２５２に用いる材料を異ならせることにより、第２の絶縁層２５２をエッチングする際にエッチングの選択比をとりやすくすることができる。なお、エッチング選択比がとれるとは、例えば、Ａ層とＢ層をエッチングする場合に、Ａ層のエッチングレートとＢ層のエッチングレートに十分な差を有することを意味する。また、「エッチングレート」とは、単位時間あたりのエッチングされる量（被エッチング量）を意味する。したがって、「エッチングレートが大きい」とは、よりエッチングされやすいことを意味し、「エッチングレートが小さい」とは、よりエッチングされにくいことを意味する。
【００９０】
また、第１の絶縁層２５１の膜厚と第２の絶縁層２５２の膜厚は、用いる材料により適宜設定することができる。例えば、第１の絶縁層２５１として、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜又はこれらの膜を組み合わせた絶縁層を膜厚５ｎｍ〜２００ｎｍで形成し、第２の絶縁層２５２として、酸化アルミニウム膜、ポリイミド膜又はこれらの膜を組み合わせた絶縁層等を膜厚５ｎｍ〜２００ｎｍで形成することができる。また、駆動電圧をより低減しソース電極層２０６ａ及びドレイン電極層２０６ｂとゲート電極層２０２との間に生じる寄生容量を低減する場合には、第１の絶縁層２５１の膜厚を第２の絶縁層２５２の膜厚より小さくすることが好ましい。
【００９１】
なお、本実施の形態で示すトランジスタは、図５（Ａ）の構成に限られない。他にも、図５（Ｂ）、図５（Ｃ）に示す構造としてもよい。
【００９２】
図５（Ｂ）に示す薄膜トランジスタ２７１は、基板２００上に設けられた第１の絶縁層２５１と、第１の絶縁層２５１上に設けられた第２の絶縁層２５２と、第１の絶縁層２５１及び第２の絶縁層２５２を介してゲート電極層２０２の一部と重なるように設けられたソース電極層２０６ａ及びドレイン電極層２０６ｂと、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に設けられ且つソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置する第２の絶縁層２５２と接して設けられた酸化物半導体層２１０を有し、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置する第２の絶縁層２５２の上層部が除去されている。
【００９３】
つまり、第２の絶縁層２５２がゲート電極層２０２と重なる領域において凹部２０７を有しており、第２の絶縁層２５２の凹部２０７に酸化物半導体層２１０が設けられている。
【００９４】
図５（Ｃ）に示すトランジスタ２７２は、図５（Ａ）に示す構成において、第２の絶縁層２５２がゲート電極層２０２と重なる領域であって、ソース電極層２０６ａとドレイン電極層２０６ｂの間に位置する領域において、第１の絶縁層２５１が凹部２０７を有しており、第１の絶縁層２５１の凹部２０７に酸化物半導体層２１０が設けられている。
【００９５】
図５（Ｂ）又は図５（Ｃ）に示す構成とした場合であっても、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置する絶縁層の膜厚ｔ２を、ゲート電極層２０２とソース電極層２０６ａの間に設けられた絶縁層及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられた絶縁層の膜厚ｔ１より小さくすることができる。
【００９６】
また、図５では、ゲート電極層２０２と、ソース電極層２０６ａ及びドレイン電極層２０６ｂとの間に設ける絶縁層として、第１の絶縁層２５１と第２の絶縁層２５２との２層構造を設ける場合を示したが、本実施の形態は２層構造に限られず３層構造としてもよい。
【００９７】
次に、図６を参照して、図５（Ａ）に示すトランジスタ２７０の作製方法の一例に関して説明する。なお、図６における作製工程は多くの部分で図１と共通している。したがって、以下の説明においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
【００９８】
まず、絶縁表面を有する基板２００上にゲート電極層２０２を形成し、続いて当該ゲート電極層２０２上に第１の絶縁層２５１と第２の絶縁層２５２を順に積層して形成する（図６（Ａ）参照）。
【００９９】
第１の絶縁層２５１、第２の絶縁層２５２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化タンタル膜、酸化ハフニウム膜等を用いて形成することができる。
【０１００】
また、第１の絶縁層２５１と第２の絶縁層２５２は、異なる材料を用いて形成することが好ましい。特に、第１の絶縁層２５１の誘電率を第２の絶縁層２５２の誘電率より高くなるように、材料及び膜厚を決定することが好ましい。例えば、第１の絶縁層２５１として、酸化シリコン膜と窒化シリコン膜を順に積層させた膜を５ｎｍ〜２００ｎｍの厚さで形成し、第２の絶縁層２５２として、酸化シリコン膜を５ｎｍ〜２００ｎｍの厚さで形成することができる。
【０１０１】
また、上述したように、第１の絶縁層２５１として、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜又はこれらの膜を組み合わせた絶縁層を膜厚５ｎｍ〜２００ｎｍで形成し、第２の絶縁層２５２として、酸化アルミニウム膜、ポリイミド膜又はこれらの膜を組み合わせた絶縁層等を膜厚５ｎｍ〜２００ｎｍで形成することができる。
【０１０２】
なお、ゲート電極層２０２の材料や作製方法については、実施の形態１を参照することができる。
【０１０３】
次に、第２の絶縁層２５２上にソース電極層２０６ａ及びドレイン電極層２０６ｂを形成する（図６（Ｂ）参照）。なお、ソース電極層２０６ａ及びドレイン電極層２０６ｂの材料や作製方法については、実施の形態１を参照することができる。
【０１０４】
次に、ソース電極層２０６ａとドレイン電極層２０６ｂの間に形成された第２の絶縁層２５２（露出した第２の絶縁層２５２）にエッチング処理を行うことにより、第２の絶縁層２５２を除去し、第１の絶縁層２５１を露出させる（図６（Ｃ）参照）。
【０１０５】
エッチング処理を行うことによって、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置する絶縁層（ここでは、第１の絶縁層２５１）の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられた絶縁層及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられた絶縁層（ここでは、第１の絶縁層２５１と第２の絶縁層２５２の積層膜）の膜厚ｔ１より小さくなる。
【０１０６】
エッチング処理としては、ドライエッチング又はウエットエッチングを用いることができる。例えば、エッチング処理として、Ｃ４Ｆ８とＡｒの混合ガスを用いてドライエッチングを行うことにより、酸化シリコン膜と窒化シリコン膜とのエッチングの選択比をとり、第２の絶縁層２５２を効果的に除去することができる。
【０１０７】
なお、エッチング処理の条件を制御することにより、ソース電極層２０６ａとドレイン電極層２０６ｂの間に形成された第２の絶縁層２５２の一部を残存させてもよいし（図５（Ｂ）に相当）、ソース電極層２０６ａとドレイン電極層２０６ｂの間に形成された第２の絶縁層２５２を除去すると共に第１の絶縁層２５１の上層部をエッチングして第１の絶縁層２５１に凹部を形成してもよい（図５（Ｃ）に相当）。
【０１０８】
また、エッチング処理において、ソース電極層２０６ａ及びドレイン電極層２０６ｂをマスクとして用いることができる。他にも、ソース電極層２０６ａ及びドレイン電極層２０６ｂの形成の際（図６（Ｂ））に用いたフォトマスクを用いて第２の絶縁層２５２のエッチングを行うこともできる。
【０１０９】
次に、第１の絶縁層２５１、第２の絶縁層２５２、ソース電極層２０６ａ及びドレイン電極層２０６ｂを覆うように酸化物半導体層２０９を形成した後（図６（Ｄ）参照）、当該酸化物半導体層２０９を選択的にエッチングすることにより酸化物半導体層２１０を形成する（図６（Ｅ）参照）。なお、酸化物半導体層２０９（酸化物半導体層２１０）の材料や作製方法については、実施の形態１を参照することができる。
【０１１０】
本実施の形態により、高い特性を有するトランジスタから構成される半導体装置を提供することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１１１】
（実施の形態４）
本実施の形態では、図７を参照して上記実施の形態と異なるトランジスタの構成に関して説明する。
【０１１２】
図７（Ａ）に示す薄膜トランジスタ２８０は、基板２００上に設けられたゲート絶縁層２０４と、ゲート絶縁層２０４を介してゲート電極層２０２の一部と重なるように設けられたソース電極層２０６ａ及びドレイン電極層２０６ｂと、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上にバッファ層２１７ａ、２１７ｂを介して設けられ且つソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置するゲート絶縁層２０４と接して設けられた酸化物半導体層２１０を有している。さらに、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられたゲート絶縁層２０４及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４の膜厚ｔ１より小さくなるように設けられている（図７（Ａ）参照）。
【０１１３】
つまり、図７（Ａ）に示すトランジスタは、図１（Ａ）に示すトランジスタにバッファ層２１７ａ、２１７ｂを追加した構成となっている。
【０１１４】
バッファ層２１７ａ、２１７ｂは、作製工程においてソース電極層２０６ａ及びドレイン電極層２０６ｂの表面が酸化されることを抑制すると共に、チャネル形成領域として機能する酸化物半導体層２１０と、ソース電極層２０６ａ及びドレイン電極層２０６ｂとの電気的な接続を良好に行うための層として機能する。
【０１１５】
バッファ層２１７ａ、２１７ｂとしては、酸化物半導体層２１０の導電率と同じか又はそれより導電率が高い酸化物半導体層を用いて形成することができる。例えば、バッファ層２１７ａ、２１７ｂを、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成し、酸化物半導体層２１０をバッファ層２１７ａ、２１７ｂより導電率の低いＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。
【０１１６】
このように、ソース電極層２０６ａ及びドレイン電極層２０６ｂと、酸化物半導体層２１０との間にバッファ層２１７ａ、２１７ｂを設けることにより、コンタクト抵抗を低減し、トランジスタの素子特性を向上させることができる。
【０１１７】
次に、図８を参照して、図７（Ａ）に示す薄膜トランジスタ２８０の作製方法の一例に関して説明する。なお、図８における作製工程は多くの部分で図１と共通している。したがって、以下の説明においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
【０１１８】
まず、絶縁表面を有する基板２００上にゲート電極層２０２を形成し、続いて当該ゲート電極層２０２上にゲート絶縁層２０４を形成する（図８（Ａ）参照）。なお、ゲート電極層２０２、ゲート絶縁層２０４の材料や作製方法については、実施の形態１を参照することができる。
【０１１９】
次に、ゲート絶縁層２０４上に導電層２０６を形成した後、導電層２０６上に酸化物半導体層２１７を形成する（図８（Ｂ）参照）。
【０１２０】
導電層２０６は、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で形成することができる。
【０１２１】
例えば、導電層２０６を、モリブデン膜やチタン膜の単層構造で形成することができる。また、導電層２０６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、導電層２０６を、シリコンを含むアルミニウム膜の単層構造としてもよい。
【０１２２】
酸化物半導体層２１７は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。例えば、Ｉｎ、Ｇａ及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で、導電層２０６上に酸化物半導体層２１７を形成することができる。スパッタの条件としては、例えば、基板２００とターゲットとの距離を３０ｍｍ〜５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ、温度を２０℃〜１００℃、雰囲気をアルゴン雰囲気、酸素雰囲気、又はアルゴンと酸素との混合雰囲気とすることができる。
【０１２３】
酸化物半導体層２１７は、後に形成されるソース電極層及びドレイン電極層の表面が酸化されることを抑制すると共に、後に形成されるチャネル形成領域として機能する酸化物半導体層と、ソース電極層及びドレイン電極層との電気的な接続を良好に行うためのバッファ層として機能する。
【０１２４】
また、図８（Ｂ）の工程において、導電層２０６を形成した後、当該導電層２０６を大気に曝すことなく酸化物半導体層２１７を連続して形成することが好ましい。導電層２０６を大気に曝すことなく酸化物半導体層２１７を形成することにより、導電層２０６の表面に不純物の付着や酸化膜が形成されることを抑制し、導電層２０６と酸化物半導体層２１７のコンタクト抵抗を小さくすることができるためである。
【０１２５】
また、酸化物半導体層２１７の成膜時に用いるガスとして導電層２０６の表面が酸化されにくいガスを用いることが好ましい。例えば、酸化物半導体層２１７の成膜条件において、酸素ガスの流量に対するアルゴンガスの流量の比を大きくする（好ましくは、酸素ガスを導入しない）。具体的には、酸化物半導体層２１７の成膜を、アルゴン又はヘリウム等の希ガス雰囲気下、または、酸素ガス１０％以下であって希ガス９０％以上の雰囲気下で行うことができる。アルゴンガスの流量に対する酸素ガスの流量の比を小さくすることにより、導電層２０６の表面に酸化膜が形成されることを抑制することができる。その結果、導電層２０６と酸化物半導体層２１７とのコンタクト抵抗を小さくすることができる。
【０１２６】
また、アルゴンガスの流量に対する酸素ガスの流量の比を小さくすることにより、得られる酸化物半導体層の導電率を高くすることができる。この場合、後に形成されるチャネル形成領域として機能する酸化物半導体層と、ソース電極層及びドレイン電極層との電気的な接続を良好に行うことができる。
【０１２７】
次に、フォトリソグラフィ法を用いて、導電層２０６と酸化物半導体層２１７をエッチングすることにより、ソース電極層２０６ａ及びドレイン電極層２０６ｂと、バッファ層２１７ａ及びバッファ層２１７ｂを形成する。
【０１２８】
次に、ソース電極層２０６ａとドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４（露出したゲート絶縁層２０４）にエッチング処理を行うことにより、ゲート絶縁層２０４に凹部２０７を形成する（図８（Ｃ）参照）。
【０１２９】
次に、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂ、バッファ層２１７ａ及びバッファ層２１７ｂを覆うように酸化物半導体層２０９を形成した後（図８（Ｄ）参照）、当該酸化物半導体層２０９を選択的にエッチングすることにより酸化物半導体層２１０を形成する（図８（Ｅ）参照）。この時、バッファ層２１７ａ及びバッファ層２１７ｂの一部もエッチングされる。なお、酸化物半導体層２０９（酸化物半導体層２１０）の材料や作製方法については、実施の形態１を参照することができる。
【０１３０】
なお、図７（Ａ）では、図１（Ａ）に示すトランジスタにバッファ層２１７ａ、２１７ｂを設けた構成を示したが、これに限られない。例えば、図７（Ｂ）に示すように、図５（Ａ）に示すトランジスタにバッファ層２１７ａ、２１７ｂを設けてもよい。他にも、図１（Ｂ）、図５（Ｂ）、図５（Ｃ）に示した構成にバッファ層２１７ａ、２１７ｂを設けることもできる。
【０１３１】
本実施の形態により、高い特性を有するトランジスタから構成される半導体装置を提供することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１３２】
（実施の形態５）
本実施の形態では、トランジスタを具備する半導体装置の使用形態の一例である表示装置の作製工程について、図面を用いて説明する。なお、本実施の形態で示す作製工程は多くの部分で実施の形態１と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。なお、以下の説明において、図９、図１０は断面図を示しており、図１１〜図１４は上面図を示している。
【０１３３】
はじめに、絶縁表面を有する基板２００上に配線及び電極（ゲート電極層２０２を含むゲート配線、容量配線３０８、第１の端子３２１）を形成する（図９（Ａ）、図１１参照）。
【０１３４】
容量配線３０８、第１の端子３２１はゲート電極層２０２と同一の材料を用いて同時に形成することができる。なお、ゲート電極層２０２の材料や作製方法については、実施の形態１を参照することができる。
【０１３５】
次に、ゲート電極層２０２上にゲート絶縁層２０４形成し、その後、ゲート絶縁層２０４上に導電層２０６を形成する（図９（Ｂ）参照）。
【０１３６】
導電層２０６は、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で形成することができる。
【０１３７】
例えば、導電層２０６を、チタン膜の単層構造で形成することができる。また、導電層２０６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜と、チタン膜の３層構造としてもよい。さらに、導電層２０６を、シリコンを含むアルミニウム膜の単層構造としてもよい。
【０１３８】
図９（Ｂ）においては、ゲート絶縁層２０４を形成した後、当該ゲート絶縁層２０４にコンタクトホール２１３を形成した後に導電層２０６を形成することにより、第１の端子３２１と導電層２０６が電気的に接続するようにする。
【０１３９】
次に、導電層２０６をエッチングすることにより、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極３２０、第２の端子３２２を形成する（図９（Ｃ）、図１２参照）。
【０１４０】
第２の端子３２２は、ソース配線（ソース電極層２０６ａを含むソース配線）と電気的に接続する構成とすることができる。また、接続電極３２０は、ゲート絶縁層２０４に形成されたコンタクトホール２１３を介して第１の端子３２１と直接接続する構成とすることができる。
【０１４１】
次に、ソース電極層２０６ａとドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４（露出したゲート絶縁層２０４）にエッチング処理を行うことにより、ゲート絶縁層２０４に凹部２０７を形成する（図９（Ｄ）参照）。
【０１４２】
エッチング処理を行うことによって、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられたゲート絶縁層２０４及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４の膜厚ｔ１より小さくなる。
【０１４３】
エッチング処理としては、不活性ガス及び／又は反応性ガスを用いたプラズマ処理、ウエットエッチング処理等を用いることができる。
【０１４４】
ここでは、エッチング処理として、ゲート絶縁層２０４、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極３２０、第２の端子３２２の表面にプラズマ処理を行う場合を示している。この場合、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極３２０、第２の端子３２２の端部をテーパー形状とし、上端部が曲面を有するように形成することができる。なお、プラズマ処理の方法については、上記実施の形態２を参照することができる。
【０１４５】
また、容量配線３０８上に形成されたゲート絶縁層２０４の膜厚を小さくすることにより、後に形成される容量素子の容量を大きくすることができる。
【０１４６】
次に、ゲート絶縁層２０４、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極３２０、第２の端子３２２を覆うように酸化物半導体層２０９を形成する（図１０（Ａ）参照）。
【０１４７】
プラズマ処理と酸化物半導体層２０９の形成を、同一チャンバー内で連続して行うことが好ましい。プラズマ処理と酸化物半導体層２０９の形成を連続して行うことにより、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面への不純物の付着や、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面に酸化膜等が形成されることを抑制することができる。なお、酸化物半導体層２０９の材料や作製方法については、実施の形態１を参照することができる。
【０１４８】
次に、酸化物半導体層２０９を選択的にエッチングして島状の酸化物半導体層２１０を形成し、薄膜トランジスタ２９０を形成する（図１０（Ｂ）、図１３参照）。
【０１４９】
次に、１００℃〜６００℃、代表的には２００℃〜４００℃の熱処理を行うことが好ましい。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行う。この熱処理により島状の酸化物半導体層２１０を構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は効果的である。なお、熱処理を行うタイミングは、酸化物半導体層２０９の成膜後であれば特に限定されず、例えば、画素電極形成後に行ってもよい。
【０１５０】
また、露出している島状の酸化物半導体層２１０に、酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことにより島状の酸化物半導体層２１０をチャネル形成領域とする薄膜トランジスタをノーマリーオフとすることができる。また、ラジカル処理を行うことにより、島状の酸化物半導体層２１０のエッチングによるダメージを回復することができる。ラジカル処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含むＮ２、Ｈｅ、Ａｒ雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。
【０１５１】
次に、薄膜トランジスタ２９０を覆う保護絶縁層３４０を形成し、当該保護絶縁層３４０を選択的にエッチングしてドレイン電極層２０６ｂに達するコンタクトホール３２５、接続電極３２０に達するコンタクトホール３２６及び第２の端子３２２に達するコンタクトホール３２７を形成する（図１０（Ｃ）参照）。
【０１５２】
次に、ドレイン電極層２０６ｂと電気的に接続する透明導電層３１０、接続電極３２０に電気的に接続する透明導電層３２８及び第２の端子３２２に電気的に接続する透明導電層３２９を形成する（図１０（Ｄ）、図１４参照）。
【０１５３】
透明導電層３１０は画素電極として機能し、透明導電層３２８、３２９はＦＰＣとの接続に用いられる電極または配線となる。より具体的には、接続電極３２０上に形成された透明導電層３２８をゲート配線の入力端子として機能する接続用の端子電極として用い、第２の端子３２２上に形成された透明導電層３２９をソース配線の入力端子として機能する接続用の端子電極として用いることができる。
【０１５４】
また、容量配線３０８、ゲート絶縁層２０４、保護絶縁層３４０及び透明導電層３１０により保持容量を形成することができる。この場合、容量配線３０８と透明導電層３１０が電極となり、ゲート絶縁層２０４と保護絶縁層３４０が誘電体となる。
【０１５５】
透明導電層３１０、３２８、３２９は、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）等をスパッタ法や真空蒸着法等を用いて形成することができる。例えば、透明導電層を成膜した後、当該透明導電層上にレジストマスクを形成し、エッチングにより不要な部分を除去することにより透明導電層３１０、３２８、３２９を形成することができる。
【０１５６】
以上の工程により、ボトムゲート型のｎチャネル型薄膜トランジスタや保持容量等の素子を完成させることができる。そして、これらの素子を個々の画素に対応してマトリクス状に配置することにより、アクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１５７】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定すればよい。
【０１５８】
また、本実施の形態で示す構成は、図１４の画素構成に限られない。他の構成の一例を図１５に示す。図１５は容量配線３０８を設けず、画素電極として機能する透明導電層３１０と、隣接する画素のゲート配線３０２とを電極とし、保護絶縁層３４０及びゲート絶縁層２０４を誘電体として保持容量を形成する構成を示している。
【０１５９】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１６０】
（実施の形態６）
本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する場合について説明する。また、薄膜トランジスタで作製した駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１６１】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１６２】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに表示装置は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電層を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０１６３】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１６４】
本実施の形態では、本発明の一形態である半導体装置として液晶表示装置の例を示す。まず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１６を用いて説明する。図１６（Ａ１）（Ａ２）は、第１の基板４００１上に形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１６（Ｂ）は、図１６（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０１６５】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０１６６】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１６（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１６（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１６７】
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【０１６８】
薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０１６９】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０１７０】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１７１】
また、４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０１７２】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０１７３】
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０１７４】
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０１７５】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、薄膜トランジスタを保護層や平坦化絶縁層として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護層は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護層は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護層をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
【０１７６】
ここでは、保護層として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護層として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
【０１７７】
また、保護層の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護層として窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０１７８】
また、保護層を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。
【０１７９】
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層４０２１を形成してもよい。
【０１８０】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１８１】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０１８２】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１８３】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１８４】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１８５】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１８６】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電層から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電層で形成されている。
【０１８７】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１８８】
また図１６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０１８９】
図１７は、半導体装置の一形態に相当する液晶表示モジュールにＴＦＴ基板２６００を用いて構成する一例を示している。
【０１９０】
図１７は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０１９１】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１９２】
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる。
【０１９３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１９４】
（実施の形態７）
本実施の形態では、本発明の一形態である半導体装置の一例として電子ペーパーを示す。
【０１９５】
図１８は、半導体装置の一例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、上記実施の形態１〜３で示す薄膜トランジスタと同様に作製できる。
【０１９６】
図１８の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせることによって、球形粒子の向きを制御し、表示を行う方法である。
【０１９７】
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層が第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成されたコンタクトホールを介して電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５が設けられている（図１８参照）。図１８においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。上記実施の形態に示す共通接続部を用いて、一対の基板間に配置される導電性粒子を介して、基板５９６に設けられた第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０１９８】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。その場合、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０１９９】
以上のように、半導体装置として信頼性の高い電子ペーパーを作製することができる。
【０２００】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２０１】
（実施の形態８）
本実施の形態では、本発明の一形態である半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２０２】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２０３】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２０４】
図１９は、本発明の一形態である半導体装置の一例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２０５】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２０６】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
【０２０７】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２０８】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２０９】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２１０】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１９と同じ画素構成を用いることができる。
【０２１１】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２１２】
なお、図１９に示す画素構成は、これに限定されない。例えば、図１９に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２１３】
次に、発光素子の構成について、図２０を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２０（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、上記実施の形態で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタである。
【０２１４】
発光素子は発光を取り出すために陽極又は陰極の少なくとも一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２１５】
上面射出構造の発光素子について図２０（Ａ）を用いて説明する。
【０２１６】
図２０（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２０（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電層を用いても良い。
【０２１７】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図２０（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２１８】
次に、下面射出構造の発光素子について図２０（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図２０（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電層７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２０（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図２０（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図２０（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２１９】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２０（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２２０】
次に、両面射出構造の発光素子について、図２０（Ｃ）を用いて説明する。図２０（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電層７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図２０（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図２０（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図２０（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０２２１】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図２０（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２２２】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２２３】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２２４】
なお本実施の形態で示す半導体装置は、図２０に示した構成に限定されるものではなく、各種の変形が可能である。
【０２２５】
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２１を用いて説明する。図２１（Ａ）は、第１の基板４５０１上に形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ４５０９、４５１０及び発光素子４５１１を、第２の基板４５０６との間にシール材４５０５によって封止した、パネルの上面図であり、図２１（Ｂ）は、図２１（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２２６】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２２７】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２１（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２２８】
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０２２９】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２３０】
隔壁４５２０は、有機樹脂層、無機絶縁層または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２３１】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２３２】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２３３】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２３４】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電層から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電層から形成されている。
【０２３５】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２３６】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２３７】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０７として窒素を用いた。
【０２３８】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２３９】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２１の構成に限定されない。
【０２４０】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０２４１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４２】
（実施の形態９）
本発明の一形態である半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２２、図２３に示す。
【０２４３】
図２２（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０２４４】
また、図２２（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０２４５】
また、図２３は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２４６】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２３では表示部２７０５）に文章を表示し、左側の表示部（図２３では表示部２７０７）に画像を表示することができる。
【０２４７】
また、図２３では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２４８】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２４９】
（実施の形態１０）
本発明の一形態である半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０２５０】
図２４（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０２５１】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２５２】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２５３】
図２４（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２５４】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０２５５】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２５６】
図２５（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２５（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２５（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２５（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２５７】
図２５（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明の一形態に関わる半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０２５８】
図２６（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０２５９】
図２６（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０２６０】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２６１】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２６２】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０２６３】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２６４】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２６５】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２６６】
図２６（Ｂ）も携帯電話機の一例である。図２６（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
【符号の説明】
【０２６７】
１９０ チャンバー
１９１ 電極
１９２ 電極
１９３ マッチングボックス
１９４ マッチングボックス
１９５ 被処理物
１９６ 導入口
１９７ ＲＦ電源
１９８ ＲＦ電源
１９９ ＤＣ電源
２００ 基板
２０２ ゲート電極層
２０４ ゲート絶縁層
２０６ 導電層
２０７ 凹部
２０８ プラズマ
２０９ 酸化物半導体層
２１０ 酸化物半導体層
２１３ コンタクトホール
２１７ 酸化物半導体層
２５０ 薄膜トランジスタ
２５１ 絶縁層
２５２ 絶縁層
２６０ 薄膜トランジスタ
２７０ 薄膜トランジスタ
２７１ 薄膜トランジスタ
２７２ 薄膜トランジスタ
２８０ 薄膜トランジスタ
２９０ 薄膜トランジスタ
３０２ ゲート配線
３０８ 容量配線
３１０ 透明導電層
３２０ 接続電極
３２１ 端子
３２２ 端子
３２５ コンタクトホール
３２６ コンタクトホール
３２７ コンタクトホール
３２８ 透明導電層
３２９ 透明導電層
３４０ 保護絶縁層
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁層
５８４ 絶縁層
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２０６ａ ソース電極層
２０６ｂ ドレイン電極層
２１７ａ バッファ層
２１７ｂ バッファ層
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
５９０ａ 黒色領域
５９０ｂ 白色領域
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電層
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電層
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
【技術分野】
【０００１】
半導体装置及び当該半導体装置の作製方法に関する。
【背景技術】
【０００２】
近年、酸化物半導体を用いて薄膜トランジスタ（ＴＦＴとも呼ぶ）を作製し、電子デバイス等に応用する技術が注目されている。例えば、特許文献１や特許文献２には、酸化物半導体層として酸化亜鉛やＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体などを用いて、画像表示装置のスイッチング素子などを作製する技術が開示されている。
【０００３】
また、酸化物半導体層を用いたトランジスタの構造として、様々な構造が提案されており、例えば、上述した特許文献２や、特許文献３では、ゲート絶縁層上に設けられたソース電極層及びドレイン電極層上に酸化物半導体層を形成するボトムゲート・ボトムコンタクト型の構造が示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２００７−３０５６５８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、トランジスタの駆動電圧を低減し、高速動作を行うためには、ゲート絶縁層の膜厚を小さくすることが有効である。しかし、ボトムゲート・ボトムコンタクト型の構造において、ゲート電極層と、ソース電極層及びドレイン電極層とがゲート絶縁層を介して一部重畳する場合には、ゲート絶縁層の膜厚が小さくなるにつれて、ゲート電極層とソース電極層及びドレイン電極層間に寄生容量が形成され、素子特性に影響を及ぼすおそれがある。その結果、素子特性にばらつきが生じ、素子の信頼性が低下するおそれがある。
【０００６】
また、ゲート絶縁層を介してゲート電極層の端部を覆うようにソース電極層やドレイン電極層が設けられている場合、ゲート電極層の端部を被覆するゲート絶縁層の厚さが小さくなると、ゲート電極層とソース電極層やドレイン電極層との間でリークしやすくなる問題が生じる。
【０００７】
上記問題に鑑み、半導体層をゲート電極層、ソース電極層及びドレイン電極層上に設ける場合であっても、素子特性を向上させると共に、素子の信頼性を向上させることを目的の一とする。
【課題を解決するための手段】
【０００８】
ゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、当該ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に設けられた半導体層を有する構造において、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層またはゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくなるように設ける。この場合、ソース電極層及びドレイン電極層と、ゲート電極層との間に生じる寄生容量を低減すると共に、素子特性を向上させることができる。
【０００９】
また、開示する発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層と接して設けられ、且つソース電極層及びドレイン電極層上に設けられた酸化物半導体層を有し、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚が、ゲート電極層とソース電極層の間に設けられたゲート絶縁層またはゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さいことを特徴としている。
【００１０】
また、開示する発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に設けられた第１の絶縁層と、第１の絶縁層上であって、ゲート電極層の一部と重なるように設けられた第２の絶縁層と、第１の絶縁層及び第２の絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置する第１の絶縁層と接して設けられ、且つソース電極層及びドレイン電極層上に設けられた酸化物半導体層を有することを特徴としている。なお、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置する第１の絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられた第１の絶縁層またはゲート電極層とドレイン電極層の間に設けられた第１の絶縁層の膜厚より小さくしてもよい。
【００１１】
また、開示する発明の一態様は、基板上に設けられたゲート電極層と、ゲート電極層上に順に積層して設けられた第１の絶縁層と第２の絶縁層と、第１の絶縁層及び第２の絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置する第２の絶縁層と接して設けられ、且つソース電極層及びドレイン電極層上に設けられた酸化物半導体層を有し、ゲート電極層上であってソース電極層とドレイン電極層の間の領域に位置する第２の絶縁層の膜厚が、ゲート電極層とソース電極層の間に設けられた第２の絶縁層及びゲート電極層とドレイン電極層の間に設けられた第２の絶縁層の膜厚より小さいことを特徴としている。
【００１２】
また、開示する発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層上にゲート絶縁層を形成し、ゲート絶縁層上にソース電極層及びドレイン電極層を形成し、ソース電極層とドレイン電極層の間の領域に設けられたゲート絶縁層の上層部をエッチングすることにより、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層またはゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくし、ゲート絶縁層、ソース電極層及びドレイン電極層上に酸化物半導体層を形成することを特徴としている。
【００１３】
また、開示する発明の一態様は、基板上にゲート電極層を形成し、ゲート電極層上に第１の絶縁層を形成し、第１の絶縁層上に第２の絶縁層を形成し、第２の絶縁層上にソース電極層及びドレイン電極層を形成し、ソース電極層とドレイン電極層の間の領域に設けられた第２の絶縁層をエッチングすることにより第１の絶縁層を露出させ、第１の絶縁層、ソース電極層及びドレイン電極層上に酸化物半導体層を形成することを特徴としている。
【００１４】
なお、本明細書中で用いることができる酸化物半導体の一例としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、ｍは整数とは限らない。）で表記されるものがある。ここで、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）及びコバルト（Ｃｏ）から選ばれた一の金属元素又は複数の金属元素を示す。例えばＭとしてＧａが選択される場合には、Ｇａのみの場合の他に、ＧａとＮｉや、ＧａとＦｅなど、Ｇａ以外の上記金属元素が選択される場合を含む。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。本明細書においては、上記酸化物半導体のうち、Ｍとして少なくともガリウムを含むものをＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び、当該材料を用いた薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と呼ぶ。
【００１５】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置に含まれる。また、本明細書中において表示装置とは、発光装置や液晶表示装置を含む。発光装置は発光素子を含み、液晶表示装置は液晶素子を含む。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子、有機ＥＬ素子等が含まれる。
【発明の効果】
【００１６】
ゲート電極層と、ゲート電極層上に設けられたゲート絶縁層と、当該ゲート絶縁層を介してゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、ゲート絶縁層、ソース電極層及びドレイン電極層上に設けられた半導体層を有する構造において、ソース電極層とドレイン電極層の間の領域に位置するゲート絶縁層の膜厚を、ゲート電極層とソース電極層の間に設けられたゲート絶縁層またはゲート電極層とドレイン電極層の間に設けられたゲート絶縁層の膜厚より小さくなるように設けることにより、ソース電極層及びドレイン電極層と、ゲート電極層との間に生じる寄生容量を低減すると共に、素子特性を向上させることができる。
【図面の簡単な説明】
【００１７】
【図１】実施の形態１又は実施の形態２に係る半導体装置の一例を説明する図。
【図２】実施の形態１に係る半導体装置の作製方法の一例を説明する図。
【図３】実施の形態２に係る半導体装置の作製方法の一例を説明する図。
【図４】実施の形態２に係るプラズマ処理に用いる装置の一例を説明する図。
【図５】実施の形態３に係る半導体装置の一例を説明する図。
【図６】実施の形態３に係る半導体装置の作製方法の一例を説明する図。
【図７】実施の形態４に係る半導体装置の一例を説明する図。
【図８】実施の形態４に係る半導体装置の作製方法の一例を説明する図。
【図９】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１０】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１１】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１２】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１３】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１４】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１５】実施の形態５に係る半導体装置の作製方法の一例を説明する図。
【図１６】実施の形態６に係る半導体装置の一例を説明する図。
【図１７】実施の形態６に係る半導体装置の一例を説明する図。
【図１８】実施の形態７に係る半導体装置の一例を説明する図。
【図１９】実施の形態８に係る半導体装置の画素等価回路の一例を説明する図。
【図２０】実施の形態８に係る半導体装置の一例を説明する図。
【図２１】実施の形態８に係る半導体装置の一例を説明する図。
【図２２】電子ペーパーの使用形態の一例を説明する図。
【図２３】電子書籍の一例を示す外観図。
【図２４】テレビジョン装置およびデジタルフォトフレームの例を示す外観図。
【図２５】遊技機の例を示す外観図。
【図２６】携帯電話機の一例を示す外観図。
【発明を実施するための形態】
【００１８】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなく形態及び詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
【００１９】
（実施の形態１）
はじめに、図１（Ａ）を参照して本実施の形態で示す薄膜トランジスタの構成に関して説明する。
【００２０】
本実施の形態で示す薄膜トランジスタ２５０は、基板２００上に設けられたゲート電極層２０２と、ゲート電極層２０２及び基板２００上に設けられたゲート絶縁層２０４と、ゲート絶縁層２０４上に設けられたソース電極層２０６ａ及びドレイン電極層２０６ｂと、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に設けられ且つソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置するゲート絶縁層２０４と接して設けられた酸化物半導体層２１０を有している。さらに、ソース電極層２０６ａ及びドレイン電極層２０６ｂは、ゲート絶縁層２０４を介してゲート電極層２０２の一部と重なるように設けられ、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられたゲート絶縁層２０４及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４の膜厚ｔ１より小さくなるように設けられている（図１（Ａ）参照）。
【００２１】
つまり、ゲート絶縁層２０４がゲート電極層２０２と重なる領域において凹部（窪み（以下、「凹部２０７」と記す））を有しており、ゲート絶縁層２０４の凹部２０７に酸化物半導体層２１０が設けられている。なお、ここでいうゲート絶縁層２０４の凹部２０７とは、ソース電極層とドレイン電極層を結ぶ断面方向から観察した際に、ゲート絶縁層２０４に形成される窪みをさす。
【００２２】
このように、図１（Ａ）に示す構成とすることによって、ゲート電極層２０２上にゲート絶縁層２０４を介してソース電極層２０６ａ及びドレイン電極層２０６ｂを当該ゲート電極層２０２と一部が重畳するように設け、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に酸化物半導体層２１０を設ける場合であっても、ソース電極層２０６ａ及びドレイン電極層２０６ｂとゲート電極層２０２との間に生じる寄生容量を低減すると共に、トランジスタの駆動電圧を低減し素子特性を向上することができる。
【００２３】
なお、図１（Ａ）では、ソース電極層２０６ａとドレイン電極層２０６ｂの双方がゲート絶縁層２０４を介してゲート電極層２０２の一部と重なる場合を示したが、本実施の形態はこれに限られない。ソース電極層２０６ａとドレイン電極層２０６ｂのいずれか一方がゲート絶縁層２０４を介してゲート電極層２０２と重なる場合には、当該重なる電極層とゲート電極層２０２の間に設けられたゲート絶縁層２０４の膜厚ｔ１を、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２より厚くなるように設ければよい。
【００２４】
次に、図２を参照して、図１（Ａ）に示す薄膜トランジスタ２５０の作製方法の一形態に関して説明する。
【００２５】
まず、基板２００上にゲート電極層２０２を形成し、続いて当該ゲート電極層２０２上にゲート絶縁層２０４を形成する（図２（Ａ）参照）。
【００２６】
基板２００としては、絶縁表面を有する基板であればよく、例えば、ガラス基板を用いることができる。ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板としては、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等のガラス材料が用いられている。他にも、基板２００として、セラミック基板、石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコン等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶縁材料で被覆したものを用いることができる。また、作製工程の熱処理に耐えられるのであれば、プラスチック基板を用いることもできる。
【００２７】
ゲート電極層２０２は、導電層を基板２００全面に形成した後、フォトリソグラフィ法を用いて、導電層をエッチングすることにより形成することができる。ゲート電極層２０２にはゲート配線等、上記導電層によって形成される電極や配線が含まれる。
【００２８】
ゲート電極層２０２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）等の導電性材料で形成することが望ましい。なお、配線及び電極としてアルミニウムを用いる場合、アルミニウム単体では耐熱性が低く、腐蝕しやすい等の問題点があるため、耐熱性導電性材料と組み合わせて形成することが好ましい。
【００２９】
耐熱性導電性材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素、上述した元素を成分とする合金、上述した元素を組み合わせた合金、又は上述した元素を成分とする窒化物で形成することができる。これらの耐熱性導電性材料からなる膜とアルミニウム（又は銅）を積層させて、配線や電極を形成すればよい。
【００３０】
なお、ゲート電極層２０２を、液滴吐出法やスクリーン印刷法等を用いて基板２００上に選択的に形成することも可能である。
【００３１】
ゲート絶縁層２０４は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜又は酸化タンタル膜等で形成することができる。また、これらの膜を積層させて設けてもよい。これらの膜は、スパッタ法等を用いて膜厚を５０ｎｍ以上２５０ｎｍ以下で形成することができる。例えば、ゲート絶縁層２０４として、スパッタ法により酸化シリコン膜を２００ｎｍの厚さで形成することができる。
【００３２】
なお、本明細書中において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、濃度範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、濃度範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコン又は窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
【００３３】
次に、ゲート絶縁層２０４上にソース電極層２０６ａ及びドレイン電極層２０６ｂを形成する（図２（Ｂ）参照）。
【００３４】
ソース電極層２０６ａ及びドレイン電極層２０６ｂは、ゲート絶縁層２０４上に導電層を形成した後、フォトリソグラフィ法を用いて、当該導電層をエッチングすることにより形成することができる。ここでは、一例として、ソース電極層２０６ａとドレイン電極層２０６ｂの一部がゲート絶縁層２０４を介してゲート電極層２０２と重なるように形成する場合を示している。
【００３５】
ソース電極層２０６ａ及びドレイン電極層２０６ｂは、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で形成することができる。
【００３６】
例えば、ソース電極層２０６ａ及びドレイン電極層２０６ｂを、モリブデン膜やチタン膜の単層構造で形成することができる。また、ソース電極層２０６ａ及びドレイン電極層２０６ｂを積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、ソース電極層２０６ａ及びドレイン電極層２０６ｂを、シリコンを含むアルミニウム膜の単層構造としてもよい。
【００３７】
なお、ソース電極層２０６ａ及びドレイン電極層２０６ｂを、液滴吐出法やスクリーン印刷法等を用いて基板２００上に選択的に形成することも可能である。
【００３８】
図２（Ｂ）において形成されたソース電極層２０６ａはトランジスタのソースとして機能し、ドレイン電極層２０６ｂはトランジスタのドレインとして機能する。なお、トランジスタの駆動方法によっては、ソース電極層２０６ａがドレインとして機能し、ドレイン電極層２０６ｂがソースとして機能する場合もあり得る。
【００３９】
次に、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に設けられたゲート絶縁層２０４（露出したゲート絶縁層２０４）の上層部にエッチング処理を行うことにより、ゲート絶縁層２０４に凹部２０７を形成する（図２（Ｃ）参照）。
【００４０】
エッチング処理を行うことによって、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられたゲート絶縁層２０４及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４の膜厚ｔ１より小さくすることができる。好ましくは、ゲート絶縁層２０４の膜厚ｔ２を、ｔ１の膜厚の１／５〜４／５（ｔ２＝ｔ１／５〜４ｔ１／５）とする。
【００４１】
エッチング処理としては、不活性ガス及び／又は反応性ガスを用いたプラズマ処理、ウエットエッチング処理等を用いることができる。
【００４２】
また、エッチング処理において、ソース電極層２０６ａ及びドレイン電極層２０６ｂをマスクとして用いることができる。他にも、ソース電極層２０６ａ及びドレイン電極層２０６ｂの形成の際（図２（Ｂ））に用いたフォトマスクを用いてゲート絶縁層２０４のエッチングを行うこともできる。この場合、ソース電極層２０６ａ及びドレイン電極層２０６ｂと重ならないゲート絶縁層２０４がエッチングされる。
【００４３】
エッチング処理を行うことによって、ゲート絶縁層２０４の膜厚を領域毎に異なる値とすると共に、露出したゲート絶縁層２０４の表面に付着した不純物や、不純物元素が取り込まれた表層部を除去することができる（図２（Ｃ）参照）。
【００４４】
次に、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂを覆うように酸化物半導体層２０９を形成する（図２（Ｄ）参照）。
【００４５】
酸化物半導体層２０９は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。例えば、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で、酸化物半導体層２０９を形成することができる。スパッタの条件としては、例えば、基板２００とターゲットとの距離を３０ｍｍ〜５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ、温度を２０℃〜１００℃、雰囲気をアルゴン雰囲気、酸素雰囲気、又はアルゴンと酸素との混合雰囲気とすることができる。
【００４６】
なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため好ましい。また、上述したプラズマ処理を行った後、大気に曝すことなく酸化物半導体層２０９を形成することにより、ゲート絶縁層２０４と酸化物半導体層２０９の界面にゴミや水分が付着することを抑制することができる。また、酸化物半導体層２０９の膜厚は、５ｎｍ〜２００ｎｍ程度とすればよい。
【００４７】
上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、直流電源を用いるＤＣスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法などを用いることができる。
【００４８】
また、エッチング処理としてプラズマ処理を用いる場合、プラズマ処理と酸化物半導体層２０９の形成を、同一チャンバー内で連続して行うことが好ましい。プラズマ処理後のゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面を大気に曝すことなく酸化物半導体層２０９を形成することによって、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面への不純物の付着や、酸化膜等が形成されることを抑制することができる。
【００４９】
なお、本実施の形態では、薄膜トランジスタ２５０のチャネル形成領域となる半導体層として酸化物半導体層を用いる場合を示しているが、適用できる半導体層はこれに限られない。他にも、半導体層として、有機半導体材料を用いた半導体層等を用いることができる。また、半導体層として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の他に、少なくともインジウム、ガリウム、亜鉛のうちの一つを含む酸化物半導体、例えばＺｎＯ、ＩＺＯ、ＩＴＯ、またはＳｎＯ等の酸化物半導体、ＳｉＧｅ、ＧａＡｓ等の化合物半導体を用いてもよい。
【００５０】
次に、酸化物半導体層２０９をエッチングして島状の酸化物半導体層２１０を形成する（図２（Ｅ）参照）。
【００５１】
以上の工程により、酸化物半導体層２１０をチャネル形成領域として用いる薄膜トランジスタ２５０を形成することができる。
【００５２】
また、酸化物半導体層２１０を形成した後、１００℃〜６００℃、代表的には２００℃〜４００℃の熱処理を行うと良い。例えば、窒素雰囲気下で３５０℃、１時間の熱処理を行うことができる。この熱処理により島状の酸化物半導体層２１０を構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の原子レベルの再配列が行われる。この熱処理（光アニール等も含む）は、島状の酸化物半導体層２１０中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。なお、上記の熱処理を行うタイミングは、酸化物半導体層２０９の形成後であれば特に限定されない。
【００５３】
また、島状の酸化物半導体層２１０に対して酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことにより酸化物半導体層２１０をチャネル形成領域とする薄膜トランジスタをノーマリーオフとすることができる。また、ラジカル処理を行うことにより、島状の酸化物半導体層２１０のエッチングによるダメージを回復することができる。ラジカル処理は、Ｏ２、Ｎ２Ｏ、酸素を含むＮ２、Ｈｅ、Ａｒなどの雰囲気下で行うことができる。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、ラジカル処理は、基板２００側にバイアス電圧を印加せずに行うことが好ましい。
【００５４】
また、酸化物半導体層２１０、ソース電極層２０６ａ及びドレイン電極層２０６ｂ等を含む薄膜トランジスタ２５０を覆うように、保護絶縁層を形成してもよい。保護絶縁層としては、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。
【００５５】
その後、各種電極や配線を形成することで薄膜トランジスタ２５０を有する半導体装置が完成する。
【００５６】
以上のように、ソース電極層２０６ａ及びドレイン電極層２０６ｂを形成した後に、露出したゲート絶縁層２０４にエッチング処理を行うことによって、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置するゲート絶縁層２０４の膜厚ｔ２を、ゲート電極層２０２とソース電極層２０６ａの間に設けられたゲート絶縁層２０４及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４の膜厚ｔ１より小さくすることができる。その結果、ソース電極層及びドレイン電極層と、ゲート電極層との間に生じる寄生容量を低減すると共に、素子特性を向上させることができる。
【００５７】
（実施の形態２）
本実施の形態では、図１（Ｂ）を参照して上記実施の形態と異なるトランジスタの構成に関して説明する。
【００５８】
図１（Ｂ）に示す薄膜トランジスタ２６０は、図１（Ａ）に示す薄膜トランジスタ２５０において、ソース電極層２０６ａ及びドレイン電極層２０６ｂをテーパー形状とし、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部が曲面を有するように設ける場合を示している。なお、その他の構造（ゲート電極層２０２、ゲート絶縁層２０４、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、酸化物半導体層２１０の位置関係等）は図１（Ａ）と同様に設けることができる。
【００５９】
ソース電極層２０６ａ及びドレイン電極層２０６ｂをテーパー形状とし、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部が曲面を有するように設けることによって、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂに対する酸化物半導体層２１０の被覆性を向上し、段切れを抑制することができる。特に、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２を、ソース電極層２０６ａやドレイン電極層２０６ｂの下方に設けられたゲート絶縁層の膜厚ｔ１に対して十分に小さくした場合であっても、酸化物半導体層２１０の段切れを効果的に抑制することができる。
【００６０】
以下に、図３を参照して、図１（Ｂ）に示す薄膜トランジスタ２６０の作製方法の一例に関して説明する。なお、図３における作製工程は多くの部分で図１（Ｂ）と共通している。したがって、以下の説明においては、重複する部分の説明は省略し、異なる点について詳細に説明する。また、図３では、ゲート絶縁層２０４のエッチング処理としてプラズマ処理を用いる場合を示す。
【００６１】
まず、絶縁表面を有する基板２００上にゲート電極層２０２を形成し、続いて当該ゲート電極層２０２上にゲート絶縁層２０４を形成する（図３（Ａ）参照）。また、ゲート電極層２０２を形成する際、後に形成されるゲート絶縁層２０４の被覆性を向上し、段切れを防止するために、ゲート電極層２０２の端部がテーパー形状となるようエッチングすることが好ましい。例えば、テーパー角θ１が２０°以上９０°未満、好ましくは３０°以上８０°以下となるような形状とすることが好ましい。なお、「テーパー角θ１」とは、テーパー形状を有する層（ここでは、ゲート電極層２０２）を、断面方向（基板２００の表面と直交する面）から観察した際に、当該層の側面と底面がなす当該層内部側の傾斜角を示す。つまり、断面方向から観察した際の、基板２００と接するゲート電極層２０２下端部の角度に相当する。
【００６２】
なお、ゲート電極層２０２、ゲート絶縁層２０４の材料や作製方法については、実施の形態１を参照することができる。
【００６３】
次に、ゲート絶縁層２０４上にソース電極層２０６ａ及びドレイン電極層２０６ｂを形成する（図３（Ｂ）参照）。なお、ソース電極層２０６ａ及びドレイン電極層２０６ｂの材料や作製方法については、実施の形態１を参照することができる。
【００６４】
次に、ゲート絶縁層２０４にエッチング処理を行う。ここでは、基板２００が設置されたチャンバー内でプラズマを発生させ、露出したゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面にプラズマ２０８を作用させることによりゲート絶縁層２０４に凹部２０７を形成する場合を示している（図３（Ｃ）参照）。
【００６５】
プラズマ処理は、例えば、真空状態のチャンバーにアルゴン（Ａｒ）ガス等の不活性ガスを導入し、被処理物（ここでは、基板２００）にバイアス電圧を印加してプラズマ状態として行うことができる。チャンバーにＡｒガスを導入した場合、プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向（基板２００側）にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが基板２００上に形成されたゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面に衝突することによって、当該表面がスパッタエッチングされ、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面をエッチングすることができる。なお、このようなプラズマ処理を「逆スパッタ」と呼ぶこともある。
【００６６】
基板２００側にバイアス電圧を印加してプラズマ処理を行うことによって、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面のスパッタエッチングを効果的に行うことができる。
【００６７】
また、ゲート絶縁層２０４の表面に凹凸が形成されている場合には、プラズマ処理を行うことにより、ゲート絶縁層２０４の凸部から優先的にスパッタエッチングされ、当該ゲート絶縁層２０４の表面の平坦性を向上することができる。
【００６８】
また、上記プラズマ処理で用いるガスとして、アルゴンガスに代えてヘリウムガスを用いてもよい。また、アルゴン雰囲気に酸素、水素、窒素等を加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
【００６９】
例えば、本実施の形態では、図４に示すようなスパッタ装置を用いてプラズマ処理を行うことができる。
【００７０】
図４に示すスパッタ装置は、チャンバー１９０内に、被処理物１９５（ここでは、基板２００）を保持する第１の電極１９１と、対向する第２の電極１９２が設けられている。また、第１の電極１９１は、ＲＦ電源（高周波電源）１９７に接続され、第２の電極１９２はＲＦ電源１９８、ＤＣ電源１９９に接続されている。第１の電極１９１とＲＦ電源１９７の間、及び第２の電極１９２とＲＦ電源１９８の間には、インピーダンス整合させるためのマッチングボックス１９３、マッチングボックス１９４がそれぞれ設けられている。
【００７１】
図４に示すスパッタ装置を用いて、被処理物１９５にプラズマ処理（逆スパッタともいう）を行う場合には、導入口１９６からアルゴンガス等の不活性ガスを導入し、第１の電極１９１に高周波電圧を印加して第１の電極１９１と第２の電極１９２間に不活性ガスのプラズマを生成し、第１の電極１９１上に設けられた被処理物１９５側に負の自己バイアスを発生させる（バイアス電圧を印加した状態とする）ことにより、プラズマ中の陽イオンを加速して被処理物１９５に衝突させる。このとき、ゲート絶縁層２０４の表面に凹凸が形成されている場合には、凸部が優先的にスパッタエッチングされ、ゲート絶縁層２０４の表面を平坦化することができる。
【００７２】
なお、図４に示すスパッタ装置を用いて、被処理物１９５に膜を成膜する（スパッタ成膜）する場合には、第２の電極１９２側に成膜したい材料から構成されるターゲットを設置し、第２の電極１９２に直流電圧又は高周波電圧を印加して、第１の電極１９１と第２の電極１９２間にプラズマを生成し、プラズマ中の陽イオンを加速してターゲットに衝突させればよい。
【００７３】
したがって、プラズマ処理を行った後に、被処理物１９５に膜を成膜する場合には、被処理物１９５を大気に曝すことなくプラズマ処理後、続けてスパッタ法を用いて被処理物１９５に膜を形成することができる。
【００７４】
なお、本実施の形態では、プラズマ処理の際に基板２００側にバイアス電圧を印加する場合について説明したが、ゲート絶縁層２０４に凹部２０７を形成できるのであれば、バイアス電圧を印加せずにプラズマ処理を行ってもよい。
【００７５】
また、プラズマ処理を行うことにより、ゲート絶縁層２０４の表面、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面に付着した不純物を除去できるという利点を有している。
【００７６】
また、図３では、ゲート絶縁層２０４だけでなく、ソース電極層２０６ａ及びドレイン電極層２０６ｂにプラズマ処理を行うことにより、ソース電極層２０６ａ及びドレイン電極層２０６ｂの端部をテーパー形状とする場合を示している。例えば、テーパー角θ２が２０°以上９０°未満、好ましくは３０°以上８０°以下となるような形状とすることが好ましい。なお、「テーパー角θ２」とは、テーパー形状を有する層（ここでは、ソース電極層２０６ａまたはドレイン電極層２０６ｂ）を、断面方向（基板２００の表面と直交する面）から観察した際に、当該層の側面と底面がなす当該層内部側の先端部分の傾斜角を示す。つまり、断面方向から観察した際の、ゲート絶縁層２０４に接するソース電極層２０６ａまたはドレイン電極層２０６ｂの下端部の角度に相当する。ソース電極層２０６ａ及びドレイン電極層２０６ｂの端部をテーパー形状とすることにより、後に形成される酸化物半導体層の被覆性を向上し、段切れを抑制することができる。
【００７７】
また、図３では、ゲート絶縁層２０４だけでなく、ソース電極層２０６ａ及びドレイン電極層２０６ｂにプラズマ処理を行うことにより、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部が曲面を有するように（曲面形状とするように）形成する場合を示している。例えば、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部の曲率半径Ｒが、プラズマ処理後のソース電極層２０６ａ及びドレイン電極層２０６ｂの厚さの１／１００以上１／２以下、好ましくはソース電極層２０６ａ及びドレイン電極層２０６ｂの厚さの３／１００以上１／５以下となるように形成する。
【００７８】
例えば、プラズマ処理後のソース電極層２０６ａ及びドレイン電極層２０６ｂの厚さが１００ｎｍである場合には、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部の曲率半径Ｒを、１ｎｍ以上５０ｎｍ以下、好ましくは３ｎｍ以上２０ｎｍ以下とする。また、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部の曲率半径Ｒがこの範囲で連続して変化する形状としてもよい。ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部を曲面が有するように設けることにより、後に形成される酸化物半導体層の被覆性を向上し、段切れを抑制することができる。特に酸化物半導体層の厚さが、ソース電極層２０６ａもしくはドレイン電極層２０６ｂの厚さと窪み部の深さを合わせた長さ（段差）よりも薄い場合に、段切れを抑制する効果が顕著となる。
【００７９】
また、ソース電極層２０６ａ及びドレイン電極層２０６ｂの端部をテーパー形状とすると共に、ゲート絶縁層２０４の凹部２０７をテーパー形状となるように形成することが好ましい。この場合、ゲート絶縁層２０４とソース電極層２０６ａ又はドレイン電極層２０６ｂとが接する部分に形成される酸化物半導体層の被覆性を向上し、段切れを効果的に防止することができる。なお、ゲート絶縁層２０４の凹部２０７をテーパー形状とするとは、ゲート絶縁層２０４の窪みの部分の側面と底面とのなす窪み部分側の傾斜角θ３（又は窪み部分の側面と基板２００表面とのなす窪み部分側の傾斜角）を９０°以上とすることをいう。
【００８０】
このように、ゲート絶縁層２０４だけでなく、ソース電極層２０６ａ及びドレイン電極層２０６ｂにもプラズマ処理を行うことによって、ゲート絶縁層２０４に凹部２０７を形成すると共に、ソース電極層２０６ａ及びドレイン電極層２０６ｂをテーパー形状とし、ソース電極層２０６ａ及びドレイン電極層２０６ｂの上端部が曲面を有するように設けることができる。
【００８１】
次に、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂを覆うように酸化物半導体層を形成した後、当該酸化物半導体層を選択的にエッチングすることにより酸化物半導体層２１０を形成する（図３（Ｄ）参照）。なお、酸化物半導体層２１０の材料や作製方法については、実施の形態１を参照することができる。
【００８２】
本実施の形態により、高い特性を有するトランジスタから構成される半導体装置を提供することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【００８３】
（実施の形態３）
本実施の形態では、図５を参照して上記実施の形態と異なるトランジスタの構成に関して説明する。
【００８４】
図５（Ａ）に示す薄膜トランジスタ２７０は、基板２００上に設けられた第１の絶縁層２５１と、第１の絶縁層２５１上に設けられた第２の絶縁層２５２と、第１の絶縁層２５１及び第２の絶縁層２５２を介してゲート電極層２０２の一部と重なるように設けられたソース電極層２０６ａ及びドレイン電極層２０６ｂと、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に設けられ且つソース電極層２０６ａ及びドレイン電極層２０６ｂの間の領域に位置する第１の絶縁層２５１と接して設けられた酸化物半導体層２１０を有している。
【００８５】
つまり、第２の絶縁層２５２が、ゲート電極層２０２と重なる領域において、ソース電極層２０６ａとドレイン電極層２０６ｂと重ならない領域で除去された構成となっている。この場合、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置する絶縁層が第１の絶縁層２５１から構成され、ゲート電極層２０２とソース電極層２０６ａの間に設けられた絶縁層及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられた絶縁層が第１の絶縁層２５１と第２の絶縁層２５２の積層構造から構成されている。
【００８６】
また、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置する絶縁層の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられた絶縁層及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられた絶縁層の膜厚ｔ１より小さくなる。図５（Ａ）では、膜厚ｔ１が第１の絶縁層２５１と第２の絶縁層２５２の膜厚を加えた値に相当し、膜厚ｔ２が第１の絶縁層２５１の膜厚の値に相当する。
【００８７】
このように、図５（Ａ）に示す構成とすることによって、ゲート電極層２０２上に第１の絶縁層２５１及び第２の絶縁層２５２を介してソース電極層２０６ａ及びドレイン電極層２０６ｂを設け、当該ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に酸化物半導体層２１０を設ける場合であっても、ソース電極層２０６ａ及びドレイン電極層２０６ｂとゲート電極層２０２との間に生じる寄生容量を低減すると共に、トランジスタの駆動電圧を低減し、素子特性を向上することができる。
【００８８】
また、図５（Ａ）に示す構成において、第１の絶縁層２５１と第２の絶縁層２５２に用いる材料を異ならせることが好ましい。好ましくは、第１の絶縁層２５１に用いる材料の誘電率を第２の絶縁層２５２に用いる材料の誘電率より高くする。第１の絶縁層２５１の誘電率を第２の絶縁層２５２の誘電率より高くすることにより、トランジスタの駆動電圧を低減することができるため、ソース電極層２０６ａ及びドレイン電極層２０６ｂとゲート電極層２０２との間に生じる寄生容量の影響を効果的に低減することができる。
【００８９】
第１の絶縁層２５１と第２の絶縁層２５２に用いる材料を異ならせることにより、第２の絶縁層２５２をエッチングする際にエッチングの選択比をとりやすくすることができる。なお、エッチング選択比がとれるとは、例えば、Ａ層とＢ層をエッチングする場合に、Ａ層のエッチングレートとＢ層のエッチングレートに十分な差を有することを意味する。また、「エッチングレート」とは、単位時間あたりのエッチングされる量（被エッチング量）を意味する。したがって、「エッチングレートが大きい」とは、よりエッチングされやすいことを意味し、「エッチングレートが小さい」とは、よりエッチングされにくいことを意味する。
【００９０】
また、第１の絶縁層２５１の膜厚と第２の絶縁層２５２の膜厚は、用いる材料により適宜設定することができる。例えば、第１の絶縁層２５１として、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜又はこれらの膜を組み合わせた絶縁層を膜厚５ｎｍ〜２００ｎｍで形成し、第２の絶縁層２５２として、酸化アルミニウム膜、ポリイミド膜又はこれらの膜を組み合わせた絶縁層等を膜厚５ｎｍ〜２００ｎｍで形成することができる。また、駆動電圧をより低減しソース電極層２０６ａ及びドレイン電極層２０６ｂとゲート電極層２０２との間に生じる寄生容量を低減する場合には、第１の絶縁層２５１の膜厚を第２の絶縁層２５２の膜厚より小さくすることが好ましい。
【００９１】
なお、本実施の形態で示すトランジスタは、図５（Ａ）の構成に限られない。他にも、図５（Ｂ）、図５（Ｃ）に示す構造としてもよい。
【００９２】
図５（Ｂ）に示す薄膜トランジスタ２７１は、基板２００上に設けられた第１の絶縁層２５１と、第１の絶縁層２５１上に設けられた第２の絶縁層２５２と、第１の絶縁層２５１及び第２の絶縁層２５２を介してゲート電極層２０２の一部と重なるように設けられたソース電極層２０６ａ及びドレイン電極層２０６ｂと、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に設けられ且つソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置する第２の絶縁層２５２と接して設けられた酸化物半導体層２１０を有し、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置する第２の絶縁層２５２の上層部が除去されている。
【００９３】
つまり、第２の絶縁層２５２がゲート電極層２０２と重なる領域において凹部２０７を有しており、第２の絶縁層２５２の凹部２０７に酸化物半導体層２１０が設けられている。
【００９４】
図５（Ｃ）に示すトランジスタ２７２は、図５（Ａ）に示す構成において、第２の絶縁層２５２がゲート電極層２０２と重なる領域であって、ソース電極層２０６ａとドレイン電極層２０６ｂの間に位置する領域において、第１の絶縁層２５１が凹部２０７を有しており、第１の絶縁層２５１の凹部２０７に酸化物半導体層２１０が設けられている。
【００９５】
図５（Ｂ）又は図５（Ｃ）に示す構成とした場合であっても、ソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置する絶縁層の膜厚ｔ２を、ゲート電極層２０２とソース電極層２０６ａの間に設けられた絶縁層及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられた絶縁層の膜厚ｔ１より小さくすることができる。
【００９６】
また、図５では、ゲート電極層２０２と、ソース電極層２０６ａ及びドレイン電極層２０６ｂとの間に設ける絶縁層として、第１の絶縁層２５１と第２の絶縁層２５２との２層構造を設ける場合を示したが、本実施の形態は２層構造に限られず３層構造としてもよい。
【００９７】
次に、図６を参照して、図５（Ａ）に示すトランジスタ２７０の作製方法の一例に関して説明する。なお、図６における作製工程は多くの部分で図１と共通している。したがって、以下の説明においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
【００９８】
まず、絶縁表面を有する基板２００上にゲート電極層２０２を形成し、続いて当該ゲート電極層２０２上に第１の絶縁層２５１と第２の絶縁層２５２を順に積層して形成する（図６（Ａ）参照）。
【００９９】
第１の絶縁層２５１、第２の絶縁層２５２は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、酸化タンタル膜、酸化ハフニウム膜等を用いて形成することができる。
【０１００】
また、第１の絶縁層２５１と第２の絶縁層２５２は、異なる材料を用いて形成することが好ましい。特に、第１の絶縁層２５１の誘電率を第２の絶縁層２５２の誘電率より高くなるように、材料及び膜厚を決定することが好ましい。例えば、第１の絶縁層２５１として、酸化シリコン膜と窒化シリコン膜を順に積層させた膜を５ｎｍ〜２００ｎｍの厚さで形成し、第２の絶縁層２５２として、酸化シリコン膜を５ｎｍ〜２００ｎｍの厚さで形成することができる。
【０１０１】
また、上述したように、第１の絶縁層２５１として、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜又はこれらの膜を組み合わせた絶縁層を膜厚５ｎｍ〜２００ｎｍで形成し、第２の絶縁層２５２として、酸化アルミニウム膜、ポリイミド膜又はこれらの膜を組み合わせた絶縁層等を膜厚５ｎｍ〜２００ｎｍで形成することができる。
【０１０２】
なお、ゲート電極層２０２の材料や作製方法については、実施の形態１を参照することができる。
【０１０３】
次に、第２の絶縁層２５２上にソース電極層２０６ａ及びドレイン電極層２０６ｂを形成する（図６（Ｂ）参照）。なお、ソース電極層２０６ａ及びドレイン電極層２０６ｂの材料や作製方法については、実施の形態１を参照することができる。
【０１０４】
次に、ソース電極層２０６ａとドレイン電極層２０６ｂの間に形成された第２の絶縁層２５２（露出した第２の絶縁層２５２）にエッチング処理を行うことにより、第２の絶縁層２５２を除去し、第１の絶縁層２５１を露出させる（図６（Ｃ）参照）。
【０１０５】
エッチング処理を行うことによって、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置する絶縁層（ここでは、第１の絶縁層２５１）の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられた絶縁層及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられた絶縁層（ここでは、第１の絶縁層２５１と第２の絶縁層２５２の積層膜）の膜厚ｔ１より小さくなる。
【０１０６】
エッチング処理としては、ドライエッチング又はウエットエッチングを用いることができる。例えば、エッチング処理として、Ｃ４Ｆ８とＡｒの混合ガスを用いてドライエッチングを行うことにより、酸化シリコン膜と窒化シリコン膜とのエッチングの選択比をとり、第２の絶縁層２５２を効果的に除去することができる。
【０１０７】
なお、エッチング処理の条件を制御することにより、ソース電極層２０６ａとドレイン電極層２０６ｂの間に形成された第２の絶縁層２５２の一部を残存させてもよいし（図５（Ｂ）に相当）、ソース電極層２０６ａとドレイン電極層２０６ｂの間に形成された第２の絶縁層２５２を除去すると共に第１の絶縁層２５１の上層部をエッチングして第１の絶縁層２５１に凹部を形成してもよい（図５（Ｃ）に相当）。
【０１０８】
また、エッチング処理において、ソース電極層２０６ａ及びドレイン電極層２０６ｂをマスクとして用いることができる。他にも、ソース電極層２０６ａ及びドレイン電極層２０６ｂの形成の際（図６（Ｂ））に用いたフォトマスクを用いて第２の絶縁層２５２のエッチングを行うこともできる。
【０１０９】
次に、第１の絶縁層２５１、第２の絶縁層２５２、ソース電極層２０６ａ及びドレイン電極層２０６ｂを覆うように酸化物半導体層２０９を形成した後（図６（Ｄ）参照）、当該酸化物半導体層２０９を選択的にエッチングすることにより酸化物半導体層２１０を形成する（図６（Ｅ）参照）。なお、酸化物半導体層２０９（酸化物半導体層２１０）の材料や作製方法については、実施の形態１を参照することができる。
【０１１０】
本実施の形態により、高い特性を有するトランジスタから構成される半導体装置を提供することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１１１】
（実施の形態４）
本実施の形態では、図７を参照して上記実施の形態と異なるトランジスタの構成に関して説明する。
【０１１２】
図７（Ａ）に示す薄膜トランジスタ２８０は、基板２００上に設けられたゲート絶縁層２０４と、ゲート絶縁層２０４を介してゲート電極層２０２の一部と重なるように設けられたソース電極層２０６ａ及びドレイン電極層２０６ｂと、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上にバッファ層２１７ａ、２１７ｂを介して設けられ且つソース電極層２０６ａ及びドレイン電極層２０６ｂの間に位置するゲート絶縁層２０４と接して設けられた酸化物半導体層２１０を有している。さらに、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられたゲート絶縁層２０４及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４の膜厚ｔ１より小さくなるように設けられている（図７（Ａ）参照）。
【０１１３】
つまり、図７（Ａ）に示すトランジスタは、図１（Ａ）に示すトランジスタにバッファ層２１７ａ、２１７ｂを追加した構成となっている。
【０１１４】
バッファ層２１７ａ、２１７ｂは、作製工程においてソース電極層２０６ａ及びドレイン電極層２０６ｂの表面が酸化されることを抑制すると共に、チャネル形成領域として機能する酸化物半導体層２１０と、ソース電極層２０６ａ及びドレイン電極層２０６ｂとの電気的な接続を良好に行うための層として機能する。
【０１１５】
バッファ層２１７ａ、２１７ｂとしては、酸化物半導体層２１０の導電率と同じか又はそれより導電率が高い酸化物半導体層を用いて形成することができる。例えば、バッファ層２１７ａ、２１７ｂを、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成し、酸化物半導体層２１０をバッファ層２１７ａ、２１７ｂより導電率の低いＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。
【０１１６】
このように、ソース電極層２０６ａ及びドレイン電極層２０６ｂと、酸化物半導体層２１０との間にバッファ層２１７ａ、２１７ｂを設けることにより、コンタクト抵抗を低減し、トランジスタの素子特性を向上させることができる。
【０１１７】
次に、図８を参照して、図７（Ａ）に示す薄膜トランジスタ２８０の作製方法の一例に関して説明する。なお、図８における作製工程は多くの部分で図１と共通している。したがって、以下の説明においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
【０１１８】
まず、絶縁表面を有する基板２００上にゲート電極層２０２を形成し、続いて当該ゲート電極層２０２上にゲート絶縁層２０４を形成する（図８（Ａ）参照）。なお、ゲート電極層２０２、ゲート絶縁層２０４の材料や作製方法については、実施の形態１を参照することができる。
【０１１９】
次に、ゲート絶縁層２０４上に導電層２０６を形成した後、導電層２０６上に酸化物半導体層２１７を形成する（図８（Ｂ）参照）。
【０１２０】
導電層２０６は、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で形成することができる。
【０１２１】
例えば、導電層２０６を、モリブデン膜やチタン膜の単層構造で形成することができる。また、導電層２０６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、導電層２０６を、シリコンを含むアルミニウム膜の単層構造としてもよい。
【０１２２】
酸化物半導体層２１７は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。例えば、Ｉｎ、Ｇａ及びＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で、導電層２０６上に酸化物半導体層２１７を形成することができる。スパッタの条件としては、例えば、基板２００とターゲットとの距離を３０ｍｍ〜５００ｍｍ、圧力を０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源を０．２５ｋＷ〜５．０ｋＷ、温度を２０℃〜１００℃、雰囲気をアルゴン雰囲気、酸素雰囲気、又はアルゴンと酸素との混合雰囲気とすることができる。
【０１２３】
酸化物半導体層２１７は、後に形成されるソース電極層及びドレイン電極層の表面が酸化されることを抑制すると共に、後に形成されるチャネル形成領域として機能する酸化物半導体層と、ソース電極層及びドレイン電極層との電気的な接続を良好に行うためのバッファ層として機能する。
【０１２４】
また、図８（Ｂ）の工程において、導電層２０６を形成した後、当該導電層２０６を大気に曝すことなく酸化物半導体層２１７を連続して形成することが好ましい。導電層２０６を大気に曝すことなく酸化物半導体層２１７を形成することにより、導電層２０６の表面に不純物の付着や酸化膜が形成されることを抑制し、導電層２０６と酸化物半導体層２１７のコンタクト抵抗を小さくすることができるためである。
【０１２５】
また、酸化物半導体層２１７の成膜時に用いるガスとして導電層２０６の表面が酸化されにくいガスを用いることが好ましい。例えば、酸化物半導体層２１７の成膜条件において、酸素ガスの流量に対するアルゴンガスの流量の比を大きくする（好ましくは、酸素ガスを導入しない）。具体的には、酸化物半導体層２１７の成膜を、アルゴン又はヘリウム等の希ガス雰囲気下、または、酸素ガス１０％以下であって希ガス９０％以上の雰囲気下で行うことができる。アルゴンガスの流量に対する酸素ガスの流量の比を小さくすることにより、導電層２０６の表面に酸化膜が形成されることを抑制することができる。その結果、導電層２０６と酸化物半導体層２１７とのコンタクト抵抗を小さくすることができる。
【０１２６】
また、アルゴンガスの流量に対する酸素ガスの流量の比を小さくすることにより、得られる酸化物半導体層の導電率を高くすることができる。この場合、後に形成されるチャネル形成領域として機能する酸化物半導体層と、ソース電極層及びドレイン電極層との電気的な接続を良好に行うことができる。
【０１２７】
次に、フォトリソグラフィ法を用いて、導電層２０６と酸化物半導体層２１７をエッチングすることにより、ソース電極層２０６ａ及びドレイン電極層２０６ｂと、バッファ層２１７ａ及びバッファ層２１７ｂを形成する。
【０１２８】
次に、ソース電極層２０６ａとドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４（露出したゲート絶縁層２０４）にエッチング処理を行うことにより、ゲート絶縁層２０４に凹部２０７を形成する（図８（Ｃ）参照）。
【０１２９】
次に、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂ、バッファ層２１７ａ及びバッファ層２１７ｂを覆うように酸化物半導体層２０９を形成した後（図８（Ｄ）参照）、当該酸化物半導体層２０９を選択的にエッチングすることにより酸化物半導体層２１０を形成する（図８（Ｅ）参照）。この時、バッファ層２１７ａ及びバッファ層２１７ｂの一部もエッチングされる。なお、酸化物半導体層２０９（酸化物半導体層２１０）の材料や作製方法については、実施の形態１を参照することができる。
【０１３０】
なお、図７（Ａ）では、図１（Ａ）に示すトランジスタにバッファ層２１７ａ、２１７ｂを設けた構成を示したが、これに限られない。例えば、図７（Ｂ）に示すように、図５（Ａ）に示すトランジスタにバッファ層２１７ａ、２１７ｂを設けてもよい。他にも、図１（Ｂ）、図５（Ｂ）、図５（Ｃ）に示した構成にバッファ層２１７ａ、２１７ｂを設けることもできる。
【０１３１】
本実施の形態により、高い特性を有するトランジスタから構成される半導体装置を提供することができる。なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１３２】
（実施の形態５）
本実施の形態では、トランジスタを具備する半導体装置の使用形態の一例である表示装置の作製工程について、図面を用いて説明する。なお、本実施の形態で示す作製工程は多くの部分で実施の形態１と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。なお、以下の説明において、図９、図１０は断面図を示しており、図１１〜図１４は上面図を示している。
【０１３３】
はじめに、絶縁表面を有する基板２００上に配線及び電極（ゲート電極層２０２を含むゲート配線、容量配線３０８、第１の端子３２１）を形成する（図９（Ａ）、図１１参照）。
【０１３４】
容量配線３０８、第１の端子３２１はゲート電極層２０２と同一の材料を用いて同時に形成することができる。なお、ゲート電極層２０２の材料や作製方法については、実施の形態１を参照することができる。
【０１３５】
次に、ゲート電極層２０２上にゲート絶縁層２０４形成し、その後、ゲート絶縁層２０４上に導電層２０６を形成する（図９（Ｂ）参照）。
【０１３６】
導電層２０６は、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等からなる材料で形成することができる。
【０１３７】
例えば、導電層２０６を、チタン膜の単層構造で形成することができる。また、導電層２０６を積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜と、チタン膜の３層構造としてもよい。さらに、導電層２０６を、シリコンを含むアルミニウム膜の単層構造としてもよい。
【０１３８】
図９（Ｂ）においては、ゲート絶縁層２０４を形成した後、当該ゲート絶縁層２０４にコンタクトホール２１３を形成した後に導電層２０６を形成することにより、第１の端子３２１と導電層２０６が電気的に接続するようにする。
【０１３９】
次に、導電層２０６をエッチングすることにより、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極３２０、第２の端子３２２を形成する（図９（Ｃ）、図１２参照）。
【０１４０】
第２の端子３２２は、ソース配線（ソース電極層２０６ａを含むソース配線）と電気的に接続する構成とすることができる。また、接続電極３２０は、ゲート絶縁層２０４に形成されたコンタクトホール２１３を介して第１の端子３２１と直接接続する構成とすることができる。
【０１４１】
次に、ソース電極層２０６ａとドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４（露出したゲート絶縁層２０４）にエッチング処理を行うことにより、ゲート絶縁層２０４に凹部２０７を形成する（図９（Ｄ）参照）。
【０１４２】
エッチング処理を行うことによって、ソース電極層２０６ａとドレイン電極層２０６ｂの間の領域に位置するゲート絶縁層２０４の膜厚ｔ２が、ゲート電極層２０２とソース電極層２０６ａの間に設けられたゲート絶縁層２０４及びゲート電極層２０２とドレイン電極層２０６ｂの間に設けられたゲート絶縁層２０４の膜厚ｔ１より小さくなる。
【０１４３】
エッチング処理としては、不活性ガス及び／又は反応性ガスを用いたプラズマ処理、ウエットエッチング処理等を用いることができる。
【０１４４】
ここでは、エッチング処理として、ゲート絶縁層２０４、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極３２０、第２の端子３２２の表面にプラズマ処理を行う場合を示している。この場合、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極３２０、第２の端子３２２の端部をテーパー形状とし、上端部が曲面を有するように形成することができる。なお、プラズマ処理の方法については、上記実施の形態２を参照することができる。
【０１４５】
また、容量配線３０８上に形成されたゲート絶縁層２０４の膜厚を小さくすることにより、後に形成される容量素子の容量を大きくすることができる。
【０１４６】
次に、ゲート絶縁層２０４、ソース電極層２０６ａ、ドレイン電極層２０６ｂ、接続電極３２０、第２の端子３２２を覆うように酸化物半導体層２０９を形成する（図１０（Ａ）参照）。
【０１４７】
プラズマ処理と酸化物半導体層２０９の形成を、同一チャンバー内で連続して行うことが好ましい。プラズマ処理と酸化物半導体層２０９の形成を連続して行うことにより、ゲート絶縁層２０４、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面への不純物の付着や、ソース電極層２０６ａ及びドレイン電極層２０６ｂの表面に酸化膜等が形成されることを抑制することができる。なお、酸化物半導体層２０９の材料や作製方法については、実施の形態１を参照することができる。
【０１４８】
次に、酸化物半導体層２０９を選択的にエッチングして島状の酸化物半導体層２１０を形成し、薄膜トランジスタ２９０を形成する（図１０（Ｂ）、図１３参照）。
【０１４９】
次に、１００℃〜６００℃、代表的には２００℃〜４００℃の熱処理を行うことが好ましい。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行う。この熱処理により島状の酸化物半導体層２１０を構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理（光アニールも含む）は効果的である。なお、熱処理を行うタイミングは、酸化物半導体層２０９の成膜後であれば特に限定されず、例えば、画素電極形成後に行ってもよい。
【０１５０】
また、露出している島状の酸化物半導体層２１０に、酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことにより島状の酸化物半導体層２１０をチャネル形成領域とする薄膜トランジスタをノーマリーオフとすることができる。また、ラジカル処理を行うことにより、島状の酸化物半導体層２１０のエッチングによるダメージを回復することができる。ラジカル処理はＯ２、Ｎ２Ｏ、好ましくは酸素を含むＮ２、Ｈｅ、Ａｒ雰囲気下で行うことが好ましい。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。
【０１５１】
次に、薄膜トランジスタ２９０を覆う保護絶縁層３４０を形成し、当該保護絶縁層３４０を選択的にエッチングしてドレイン電極層２０６ｂに達するコンタクトホール３２５、接続電極３２０に達するコンタクトホール３２６及び第２の端子３２２に達するコンタクトホール３２７を形成する（図１０（Ｃ）参照）。
【０１５２】
次に、ドレイン電極層２０６ｂと電気的に接続する透明導電層３１０、接続電極３２０に電気的に接続する透明導電層３２８及び第２の端子３２２に電気的に接続する透明導電層３２９を形成する（図１０（Ｄ）、図１４参照）。
【０１５３】
透明導電層３１０は画素電極として機能し、透明導電層３２８、３２９はＦＰＣとの接続に用いられる電極または配線となる。より具体的には、接続電極３２０上に形成された透明導電層３２８をゲート配線の入力端子として機能する接続用の端子電極として用い、第２の端子３２２上に形成された透明導電層３２９をソース配線の入力端子として機能する接続用の端子電極として用いることができる。
【０１５４】
また、容量配線３０８、ゲート絶縁層２０４、保護絶縁層３４０及び透明導電層３１０により保持容量を形成することができる。この場合、容量配線３０８と透明導電層３１０が電極となり、ゲート絶縁層２０４と保護絶縁層３４０が誘電体となる。
【０１５５】
透明導電層３１０、３２８、３２９は、酸化インジウム（Ｉｎ２Ｏ３）、酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）等をスパッタ法や真空蒸着法等を用いて形成することができる。例えば、透明導電層を成膜した後、当該透明導電層上にレジストマスクを形成し、エッチングにより不要な部分を除去することにより透明導電層３１０、３２８、３２９を形成することができる。
【０１５６】
以上の工程により、ボトムゲート型のｎチャネル型薄膜トランジスタや保持容量等の素子を完成させることができる。そして、これらの素子を個々の画素に対応してマトリクス状に配置することにより、アクティブマトリクス型の表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【０１５７】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定すればよい。
【０１５８】
また、本実施の形態で示す構成は、図１４の画素構成に限られない。他の構成の一例を図１５に示す。図１５は容量配線３０８を設けず、画素電極として機能する透明導電層３１０と、隣接する画素のゲート配線３０２とを電極とし、保護絶縁層３４０及びゲート絶縁層２０４を誘電体として保持容量を形成する構成を示している。
【０１５９】
なお、本実施の形態は、他の実施の形態と適宜組み合わせて用いることができる。
【０１６０】
（実施の形態６）
本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する場合について説明する。また、薄膜トランジスタで作製した駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
【０１６１】
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
【０１６２】
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに表示装置は、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電層を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
【０１６３】
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
【０１６４】
本実施の形態では、本発明の一形態である半導体装置として液晶表示装置の例を示す。まず、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図１６を用いて説明する。図１６（Ａ１）（Ａ２）は、第１の基板４００１上に形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１６（Ｂ）は、図１６（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
【０１６５】
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
【０１６６】
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１６（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１６（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
【０１６７】
また、第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１６（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、４０２１が設けられている。
【０１６８】
薄膜トランジスタ４０１０、４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
【０１６９】
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
【０１７０】
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
【０１７１】
また、４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
【０１７２】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓ〜１００μｓと短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
【０１７３】
なお、本実施の形態で示す液晶表示装置は透過型液晶表示装置の例であるが、液晶表示装置は反射型液晶表示装置でも半透過型液晶表示装置でも適用できる。
【０１７４】
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
【０１７５】
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、及び薄膜トランジスタの信頼性を向上させるため、薄膜トランジスタを保護層や平坦化絶縁層として機能する絶縁層（絶縁層４０２０、絶縁層４０２１）で覆う構成となっている。なお、保護層は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護層は、スパッタ法を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。本実施の形態では保護層をスパッタ法で形成する例を示すが、特に限定されず種々の方法で形成すればよい。
【０１７６】
ここでは、保護層として積層構造の絶縁層４０２０を形成する。ここでは、絶縁層４０２０の一層目として、スパッタ法を用いて酸化シリコン膜を形成する。保護層として酸化シリコン膜を用いると、ソース電極層及びドレイン電極層として用いるアルミニウム膜のヒロック防止に効果がある。
【０１７７】
また、保護層の二層目として絶縁層を形成する。ここでは、絶縁層４０２０の二層目として、スパッタ法を用いて窒化シリコン膜を形成する。保護層として窒化シリコン膜を用いると、ナトリウム等の可動イオンが半導体領域中に侵入して、ＴＦＴの電気特性を変化させることを抑制することができる。
【０１７８】
また、保護層を形成した後に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。
【０１７９】
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層４０２１を形成してもよい。
【０１８０】
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有していても良い。
【０１８１】
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール（３００℃〜４００℃）を行ってもよい。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
【０１８２】
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【０１８３】
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した画素電極は、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
【０１８４】
導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
【０１８５】
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
【０１８６】
本実施の形態では、接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電層から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電層で形成されている。
【０１８７】
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０１８８】
また図１６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
【０１８９】
図１７は、半導体装置の一形態に相当する液晶表示モジュールにＴＦＴ基板２６００を用いて構成する一例を示している。
【０１９０】
図１７は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応した着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロール回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位相差板を有した状態で積層してもよい。
【０１９１】
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
【０１９２】
以上の工程により、半導体装置として信頼性の高い液晶表示装置を作製することができる。
【０１９３】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０１９４】
（実施の形態７）
本実施の形態では、本発明の一形態である半導体装置の一例として電子ペーパーを示す。
【０１９５】
図１８は、半導体装置の一例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられる薄膜トランジスタ５８１としては、上記実施の形態１〜３で示す薄膜トランジスタと同様に作製できる。
【０１９６】
図１８の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせることによって、球形粒子の向きを制御し、表示を行う方法である。
【０１９７】
基板５８０上に設けられた薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層が第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成されたコンタクトホールを介して電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５が設けられている（図１８参照）。図１８においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。上記実施の形態に示す共通接続部を用いて、一対の基板間に配置される導電性粒子を介して、基板５９６に設けられた第２の電極層５８８と共通電位線とを電気的に接続することができる。
【０１９８】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。その場合、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【０１９９】
以上のように、半導体装置として信頼性の高い電子ペーパーを作製することができる。
【０２００】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２０１】
（実施の形態８）
本実施の形態では、本発明の一形態である半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
【０２０２】
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【０２０３】
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
【０２０４】
図１９は、本発明の一形態である半導体装置の一例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【０２０５】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
【０２０６】
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
【０２０７】
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【０２０８】
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【０２０９】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
【０２１０】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１９と同じ画素構成を用いることができる。
【０２１１】
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【０２１２】
なお、図１９に示す画素構成は、これに限定されない。例えば、図１９に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【０２１３】
次に、発光素子の構成について、図２０を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２０（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、上記実施の形態で示す薄膜トランジスタと同様に作製でき、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタである。
【０２１４】
発光素子は発光を取り出すために陽極又は陰極の少なくとも一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【０２１５】
上面射出構造の発光素子について図２０（Ａ）を用いて説明する。
【０２１６】
図２０（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２０（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電層を用いても良い。
【０２１７】
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図２０（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
【０２１８】
次に、下面射出構造の発光素子について図２０（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。図２０（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電層７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図２０（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図２０（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図２０（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【０２１９】
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図２０（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
【０２２０】
次に、両面射出構造の発光素子について、図２０（Ｃ）を用いて説明する。図２０（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電層７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。陰極７０２３は、図２０（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図２０（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図２０（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【０２２１】
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図２０（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
【０２２２】
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
【０２２３】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
【０２２４】
なお本実施の形態で示す半導体装置は、図２０に示した構成に限定されるものではなく、各種の変形が可能である。
【０２２５】
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図２１を用いて説明する。図２１（Ａ）は、第１の基板４５０１上に形成されたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタ４５０９、４５１０及び発光素子４５１１を、第２の基板４５０６との間にシール材４５０５によって封止した、パネルの上面図であり、図２１（Ｂ）は、図２１（Ａ）のＨ−Ｉにおける断面図に相当する。
【０２２６】
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【０２２７】
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図２１（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
【０２２８】
薄膜トランジスタ４５０９、４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を半導体層として含む信頼性の高い薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
【０２２９】
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
【０２３０】
隔壁４５２０は、有機樹脂層、無機絶縁層または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【０２３１】
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【０２３２】
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護層を形成してもよい。保護層としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。
【０２３３】
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
【０２３４】
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電層から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電層から形成されている。
【０２３５】
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
【０２３６】
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０２３７】
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材４５０７として窒素を用いた。
【０２３８】
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【０２３９】
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図２１の構成に限定されない。
【０２４０】
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
【０２４１】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【０２４２】
（実施の形態９）
本発明の一形態である半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２２、図２３に示す。
【０２４３】
図２２（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
【０２４４】
また、図２２（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
【０２４５】
また、図２３は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【０２４６】
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２３では表示部２７０５）に文章を表示し、左側の表示部（図２３では表示部２７０７）に画像を表示することができる。
【０２４７】
また、図２３では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
【０２４８】
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０２４９】
（実施の形態１０）
本発明の一形態である半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【０２５０】
図２４（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
【０２５１】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
【０２５２】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０２５３】
図２４（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
【０２５４】
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
【０２５５】
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
【０２５６】
図２５（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２５（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２５（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２５（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【０２５７】
図２５（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述のものに限定されず、少なくとも本発明の一形態に関わる半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。
【０２５８】
図２６（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
【０２５９】
図２６（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
【０２６０】
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
【０２６１】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【０２６２】
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
【０２６３】
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【０２６４】
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【０２６５】
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【０２６６】
図２６（Ｂ）も携帯電話機の一例である。図２６（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
【符号の説明】
【０２６７】
１９０ チャンバー
１９１ 電極
１９２ 電極
１９３ マッチングボックス
１９４ マッチングボックス
１９５ 被処理物
１９６ 導入口
１９７ ＲＦ電源
１９８ ＲＦ電源
１９９ ＤＣ電源
２００ 基板
２０２ ゲート電極層
２０４ ゲート絶縁層
２０６ 導電層
２０７ 凹部
２０８ プラズマ
２０９ 酸化物半導体層
２１０ 酸化物半導体層
２１３ コンタクトホール
２１７ 酸化物半導体層
２５０ 薄膜トランジスタ
２５１ 絶縁層
２５２ 絶縁層
２６０ 薄膜トランジスタ
２７０ 薄膜トランジスタ
２７１ 薄膜トランジスタ
２７２ 薄膜トランジスタ
２８０ 薄膜トランジスタ
２９０ 薄膜トランジスタ
３０２ ゲート配線
３０８ 容量配線
３１０ 透明導電層
３２０ 接続電極
３２１ 端子
３２２ 端子
３２５ コンタクトホール
３２６ コンタクトホール
３２７ コンタクトホール
３２８ 透明導電層
３２９ 透明導電層
３４０ 保護絶縁層
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁層
５８４ 絶縁層
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２０６ａ ソース電極層
２０６ｂ ドレイン電極層
２１７ａ バッファ層
２１７ｂ バッファ層
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４５０１ 基板
４５０２ 画素部
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１９ 異方性導電膜
４５２０ 隔壁
５９０ａ 黒色領域
５９０ｂ 白色領域
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７０１１ 駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽膜
７０１７ 導電層
７０２１ 駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電層
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
【特許請求の範囲】
【請求項１】
基板上に設けられたゲート電極層と、
前記ゲート電極層上に設けられたゲート絶縁層と、
前記ゲート絶縁層を介して前記ゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する前記ゲート絶縁層と接して設けられ、且つ前記ソース電極層及び前記ドレイン電極層上に設けられた酸化物半導体層を有し、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する前記ゲート絶縁層の膜厚が、前記ゲート電極層と前記ソース電極層の間に設けられた前記ゲート絶縁層または前記ゲート電極層と前記ドレイン電極層の間に設けられた前記ゲート絶縁層の膜厚より小さいことを特徴とする半導体装置。
【請求項２】
基板上に設けられたゲート電極層と、
前記ゲート電極層上に設けられた第１の絶縁層と、
前記第１の絶縁層上であって、前記ゲート電極層の一部と重なるように設けられた第２の絶縁層と、
前記第１の絶縁層及び前記第２の絶縁層を介して前記ゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する第１の絶縁層と接して設けられ、且つ前記ソース電極層及び前記ドレイン電極層上に設けられた酸化物半導体層を有することを特徴とする半導体装置。
【請求項３】
請求項２において、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する第１の絶縁層の膜厚が、前記ゲート電極層と前記ソース電極層の間に設けられた前記第１の絶縁層及び前記ゲート電極層と前記ドレイン電極層の間に設けられた前記第１の絶縁層の膜厚より小さいことを特徴とする半導体装置。
【請求項４】
基板上に設けられたゲート電極層と、
前記ゲート電極層上に順に積層して設けられた第１の絶縁層と第２の絶縁層と、
前記第１の絶縁層及び前記第２の絶縁層を介して前記ゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する第２の絶縁層と接して設けられ、且つ前記ソース電極層及び前記ドレイン電極層上に設けられた酸化物半導体層を有し、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する第２の絶縁層の膜厚が、前記ゲート電極層と前記ソース電極層の間に設けられた前記第２の絶縁層または前記ゲート電極層と前記ドレイン電極層の間に設けられた前記第２の絶縁層の膜厚より小さいことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記酸化物半導体層は、バッファ層を介して前記ソース電極層及び前記ドレイン電極層上に設けられていることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記ソース電極層及び前記ドレイン電極層の端部がテーパー形状を有していることを特徴とする半導体装置。
【請求項７】
請求項６において、
前記ソース電極層及び前記ドレイン電極層の端部のテーパー角が、２０°以上９０°未満であることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記ソース電極層及び前記ドレイン電極層の上端部が、曲面形状を有していることを特徴とする半導体装置。
【請求項９】
請求項８において、
前記ソース電極層及び前記ドレイン電極層の上端部の曲率半径が、前記ソース電極層及び前記ドレイン電極層の厚さの１／１００以上１／２以下であることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記酸化物半導体層は、インジウム、ガリウム及び亜鉛を含むことを特徴とする半導体装置。
【請求項１１】
基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層と前記ドレイン電極層の間の領域に設けられた前記ゲート絶縁層の上層部をエッチングすることにより、前記ソース電極層と前記ドレイン電極層の間の領域に位置する前記ゲート絶縁層の膜厚を、前記ゲート電極層と前記ソース電極層の間に設けられた前記ゲート絶縁層または前記ゲート電極層と前記ドレイン電極層の間に設けられた前記ゲート絶縁層の膜厚より小さくし、
前記ゲート絶縁層、前記ソース電極層及び前記ドレイン電極層上に酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
基板上にゲート電極層を形成し、
前記ゲート電極層上に第１の絶縁層を形成し、
前記第１の絶縁層上に第２の絶縁層を形成し、
前記第２の絶縁層上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層と前記ドレイン電極層の間の領域に設けられた第２の絶縁層をエッチングすることにより前記第１の絶縁層を露出させ、
前記第１の絶縁層、前記ソース電極層及び前記ドレイン電極層上に酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項１】
基板上に設けられたゲート電極層と、
前記ゲート電極層上に設けられたゲート絶縁層と、
前記ゲート絶縁層を介して前記ゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する前記ゲート絶縁層と接して設けられ、且つ前記ソース電極層及び前記ドレイン電極層上に設けられた酸化物半導体層を有し、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する前記ゲート絶縁層の膜厚が、前記ゲート電極層と前記ソース電極層の間に設けられた前記ゲート絶縁層または前記ゲート電極層と前記ドレイン電極層の間に設けられた前記ゲート絶縁層の膜厚より小さいことを特徴とする半導体装置。
【請求項２】
基板上に設けられたゲート電極層と、
前記ゲート電極層上に設けられた第１の絶縁層と、
前記第１の絶縁層上であって、前記ゲート電極層の一部と重なるように設けられた第２の絶縁層と、
前記第１の絶縁層及び前記第２の絶縁層を介して前記ゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する第１の絶縁層と接して設けられ、且つ前記ソース電極層及び前記ドレイン電極層上に設けられた酸化物半導体層を有することを特徴とする半導体装置。
【請求項３】
請求項２において、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する第１の絶縁層の膜厚が、前記ゲート電極層と前記ソース電極層の間に設けられた前記第１の絶縁層及び前記ゲート電極層と前記ドレイン電極層の間に設けられた前記第１の絶縁層の膜厚より小さいことを特徴とする半導体装置。
【請求項４】
基板上に設けられたゲート電極層と、
前記ゲート電極層上に順に積層して設けられた第１の絶縁層と第２の絶縁層と、
前記第１の絶縁層及び前記第２の絶縁層を介して前記ゲート電極層の一部と重なるように設けられたソース電極層及びドレイン電極層と、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する第２の絶縁層と接して設けられ、且つ前記ソース電極層及び前記ドレイン電極層上に設けられた酸化物半導体層を有し、
前記ゲート電極層上であって前記ソース電極層と前記ドレイン電極層の間の領域に位置する第２の絶縁層の膜厚が、前記ゲート電極層と前記ソース電極層の間に設けられた前記第２の絶縁層または前記ゲート電極層と前記ドレイン電極層の間に設けられた前記第２の絶縁層の膜厚より小さいことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記酸化物半導体層は、バッファ層を介して前記ソース電極層及び前記ドレイン電極層上に設けられていることを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記ソース電極層及び前記ドレイン電極層の端部がテーパー形状を有していることを特徴とする半導体装置。
【請求項７】
請求項６において、
前記ソース電極層及び前記ドレイン電極層の端部のテーパー角が、２０°以上９０°未満であることを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一項において、
前記ソース電極層及び前記ドレイン電極層の上端部が、曲面形状を有していることを特徴とする半導体装置。
【請求項９】
請求項８において、
前記ソース電極層及び前記ドレイン電極層の上端部の曲率半径が、前記ソース電極層及び前記ドレイン電極層の厚さの１／１００以上１／２以下であることを特徴とする半導体装置。
【請求項１０】
請求項１乃至請求項９のいずれか一項において、
前記酸化物半導体層は、インジウム、ガリウム及び亜鉛を含むことを特徴とする半導体装置。
【請求項１１】
基板上にゲート電極層を形成し、
前記ゲート電極層上にゲート絶縁層を形成し、
前記ゲート絶縁層上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層と前記ドレイン電極層の間の領域に設けられた前記ゲート絶縁層の上層部をエッチングすることにより、前記ソース電極層と前記ドレイン電極層の間の領域に位置する前記ゲート絶縁層の膜厚を、前記ゲート電極層と前記ソース電極層の間に設けられた前記ゲート絶縁層または前記ゲート電極層と前記ドレイン電極層の間に設けられた前記ゲート絶縁層の膜厚より小さくし、
前記ゲート絶縁層、前記ソース電極層及び前記ドレイン電極層上に酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項１２】
基板上にゲート電極層を形成し、
前記ゲート電極層上に第１の絶縁層を形成し、
前記第１の絶縁層上に第２の絶縁層を形成し、
前記第２の絶縁層上にソース電極層及びドレイン電極層を形成し、
前記ソース電極層と前記ドレイン電極層の間の領域に設けられた第２の絶縁層をエッチングすることにより前記第１の絶縁層を露出させ、
前記第１の絶縁層、前記ソース電極層及び前記ドレイン電極層上に酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【公開番号】特開２０１０−１３５７７２（Ｐ２０１０−１３５７７２Ａ）
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願番号】特願２００９−２５２０５８（Ｐ２００９−２５２０５８）
【出願日】平成２１年１１月２日（２００９．１１．２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２２年６月１７日（２０１０．６．１７）
【国際特許分類】
【出願日】平成２１年１１月２日（２００９．１１．２）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]