フラットパネルディスプレイ半導体の製造方法
【課題】ａ−Ｓｉプロセスと、ポリ−Ｓｉプロセスとを組み合わせることが可能なプロセスを提供することである。
【解決手段】プロセス８００は、アモルファスシリコン又はアモルファスシリコンに適合可能なプロセスを用いて、ディスプレイパネル用のポリ−最終構造を形成する（ブロック８１０）。ポリ−最終構造は、チャネルシリコン前駆体を有する。次に、プロセス８００は、ポリシリコン固有のプロセスを用いて、ポリ−最終構造からディスプレイパネルを形成する（ブロック８２０）。
【解決手段】プロセス８００は、アモルファスシリコン又はアモルファスシリコンに適合可能なプロセスを用いて、ディスプレイパネル用のポリ−最終構造を形成する（ブロック８１０）。ポリ−最終構造は、チャネルシリコン前駆体を有する。次に、プロセス８００は、ポリシリコン固有のプロセスを用いて、ポリ−最終構造からディスプレイパネルを形成する（ブロック８２０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体の分野、特に、半導体プロセスに関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイ（ＦＰＤ）は、特に電機機器業界では広く知られている。現在、アクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）は、有力な技術である。さらに、有機発光ダイオード（ＯＬＥＤ）ディスプレイ技術は、確実な成長を遂げている。典型的なＡＭＬＣＤでは、アクティブ薄膜トランジスタ（ＴＦＴ）を電気スイッチとして使用して、ディスプレイにおける各ピクセルを制御する。周囲の集積回路、電流駆動背面配線板、例えば、ＯＬＥＤ、又はＴＦＴ作成を支持するガラス基板上のスイッチを製造するために現在用いられるプロセス方法は、主に、アモルファスシリコン（ａ−Ｓｉ）及び多結晶シリコン（ポリ−Ｓｉ）の２つがある。ａ−Ｓｉに基づくＴＦＴは、典型的に、電子移動がより遅いので、ポリ−ＳｉＴＦＴより物理的に大きい。一方、ポリ−ＳｉＴＦＴは、より小さく速いので、開口率を改良し画素密度を高めることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ポリ−Ｓｉプロセスは、ａ−Ｓｉプロセスよりもディスプレイの高機能化につながるが、ａ−Ｓｉ作成プロセスは、ディスプレイ製造業界ではまだ一般的ではない。これは、ａ−Ｓｉプロセスは、より少ないプロセス工程と比較的安価な装置から構成されるので、比較的低コストであることによる。したがって、低コストのａ−Ｓｉプロセスと、より高機能なポリ−Ｓｉプロセスとを組み合わせることができる作成プロセスを有することが望ましい。
【０００４】
本発明の目的は、ａ−Ｓｉプロセスと、ポリ−Ｓｉプロセスとを組み合わせることが可能なプロセスを提供することである。
【課題を解決するための手段】
【０００５】
本発明に係る方法は、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて、チャネルシリコン前駆体を有するディスプレイパネル用のポリ−最終構造を形成する工程と、ポリシリコン固有のプロセス又はポリシリコンに適合可能なプロセスを用いて、前記ポリ−最終構造からディスプレイパネルを形成する工程と、を含むことを特徴とする。
【０００６】
ここで、ポリ−最終構造は、ポリ−Ｓｉ固有のプロセス工程を施された最終的な構造物である。ポリ−Ｓｉ固有のプロセス工程を分離して、これを最後に置くことによって、新規のプロセス構造は、最初にａ−Ｓｉプロセス工程を、次にポリ−Ｓｉ固有のプロセス工程を、行なうことが可能になる。
【０００７】
また、本発明に係る方法は、ソース領域、ドレイン領域、及びボトムゲート構成に相当するゲート領域を、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて形成する工程と、前記アモルファスシリコンプロセス又は前記アモルファスシリコンに適合可能なプロセスにおいて、チャネルシリコン前駆体を、前記ゲート領域、前記ソース領域、及び前記ドレイン領域上に積層する工程と、前記チャネルシリコン前駆体に、多結晶シリコンプロセス又は多結晶シリコンに適合可能なプロセスを用いてレーザ照射する工程と、を含むことができる。
【０００８】
また、本発明に係る半導体構造は、基材と、前記基材上に積層されたボトムゲートと、前記ボトムゲート上に積層された誘電体層と、前記基材上に積層されると共に、前記ボトムゲート周囲に形成されたドープソース領域及びドープドレイン領域と、パターニングされたドープアモルファスシリコン層及び前記誘電体層上に積層されたチャネルシリコン前駆体層と、を備えることを特徴とする。
【０００９】
また、本発明に係るディスプレイパネルは、ガラス基材と、前記ガラス基材上にピクセル切換え装置として複数のＴＦＴを有する薄膜トランジスタ（ＴＦＴ）アレイと、を備え、各ＴＦＴは、多結晶シリコンのボトムゲート構造及びデータ相互接続ラインを有し、前記ボトムゲート構造及び前記データ相互接続ラインは、シリコン層の下にあることを特徴とする。
【図面の簡単な説明】
【００１０】
実施の形態は、以下の記載及び各種実施の形態を示すために使用される添付の図面を参照することによって、最適に理解することができる。
【図１】実施形態の１つにおけるディスプレイパネルを示す図である。
【図２】実施形態の１つにおけるゲート領域を有するプロセス構造を示す図である。
【図３】実施形態の１つにおけるソース接続及びドレイン接続を有するプロセス構造を示す図である。
【図４】実施形態の１つにおけるドープアモルファスシリコン層を有するプロセス構造を示す図である。
【図５】実施形態の１つにおけるパターニングされたソース領域及びドレイン領域を有するプロセス構造を示す図である。
【図６】実施形態の１つにおけるチャネルシリコン前駆体を有するプロセス構造を示す図である。
【図７】実施形態の１つにおける多結晶シリコン領域を有するプロセス構造を示す図である。
【図８】実施形態の１つにおけるディスプレイパネルを作成するプロセスを示すフローチャートである。
【図９】実施形態の１つにおけるポリ−最終構造を形成するプロセスを示すフローチャートである。
【図１０】実施形態の１つにおけるポリシリコン固有のプロセスを用いてディスプレイパネルを形成するプロセスを示す図である。
【図１１】実施形態の１つにおけるゲート領域、ソース領域及びドレイン領域を形成するプロセスを示すフローチャートである。
【図１２】実施形態の１つにおけるディスプレイパネルを作成するための製造設備を示す図である。
【図１３】実施形態の１つにおけるディスプレイパネルを作成するための製造設備を示す図である。
【発明を実施するための形態】
【００１１】
実施の形態の開示する特徴の１つは、フラットパネルディスプレイを作成する技術（方法及び装置）である。ポリ−最終構造は、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて、ディスプレイパネル用に形成される。ポリ−最終構造は、チャネルシリコン前駆体を備える。ディスプレイパネルは、ポリシリコン固有のプロセスを用いて、ポリ−最終構造から形成される。
【００１２】
実施の形態の開示する特徴の１つは、フラットパネルディスプレイの効率的な製造を提供する方法及び装置である。新規のプロセス構造は、重要なシリコン結晶化段階を別にし、これを最終段階に置く。これによって、プロセス手順がａ−Ｓｉに適合可能なプロセスとなり、次いで、ａ−ＳｉＴＦＴをポリ−ＳｉＴＦＴに転移させる転移段階を行なう。転移段階は、高精細リトグラフツールや装置を要さない。例えば、レーザと水素化処理ツール又は装置のみを備えればよい。新規のプロセス構造を用いれば、存在する全てのａ−Ｓｉ製造工場又は製造設備は、ａ−Ｓｉとポリ−Ｓｉディスプレイの両方を、レーザと水素化処理ツールといった小さな投資で製造することができる。したがって、ＴＦＴ ＦＰＤを製造するために、高価なポリ−Ｓｉ設備を建設する必要がない。場合によっては、新規のプロセス構造は、ａ−Ｓｉ製造設備においてＴＦＴ ＦＰＤの一部の製造を可能にし、残りのプロセス工程は別のポリ−Ｓｉ製造設備で行ってもよい。この技術は、ポリ−Ｓｉ製造設備を建設するといった大規模投資が不要で、ａ−Ｓｉ製造設備に資本投資すればよい。これによって、ポリ−Ｓｉ駆動ＯＬＥＤディスプレイを非常に低コストで製造することが可能になる。
【００１３】
一般的なポリ−ＳｉＴＦＴは、トップゲートデバイスである。作成プロセスは、重要なＳｉ薄膜の積層から始まって、この薄膜を結晶化させて多結晶層を形成する。その後のプロセス工程には、ゲート誘電体（例えば、ＳｉＯ2）、Ｓｉゲート、イオン注入、アクティベーション、パッシベーション層（例えば、ＳｉＯ2）、及び金属相互接続の層の積層、パターニング、及びエッチングがあり、ポリ−ＳｉＴＦＴの形成が完了する。ポリ−Ｓｉ固有のプロセス工程には、レーザ結晶化又は固体相結晶化、及び水素化処理を含む。
【００１４】
実施の形態の開示する特徴の１つは、ボトムゲートデバイスである。ディスプレイの背面配線板において、ＴＦＴは、金属相互接続とピクセル電極の全ての上に設けられる。最後に積層される層は、チャネルＳｉ層であり、ポリ−Ｓｉ固有のプロセス工程を行なう前に、絶縁されたアイランドにパターニングして得ることができる。この新規のプロセス構造は、ポリ−Ｓｉ固有のプロセス工程の最後に行なわれるので、ポリ−最終構造と称される。ポリ−Ｓｉ固有のプロセス工程を分離して、これを最後に置くことによって、新規のプロセス構造は、最初にａ−Ｓｉプロセス工程を、次にポリ−Ｓｉ固有のプロセス工程を、行なうことが可能になる。このポリ−最終構造を用いて、ａ−Ｓｉ及びポリ−Ｓｉ背面配線板を同じ設備で製造することができる。
【００１５】
図１は、実施形態の１つにおけるディスプレイパネル１００を示す図である。ディスプレイパネル１００は、パネル１１０及び駆動回路１２０を有する。なお、ディスプレイパネル１００は、上記より多い又は少ない構成要素を有してもよい。
【００１６】
パネル１１０は、ガラス基材と、Ｎ個のピクセル１３０i〜１３０Nを有するディスプレイスクリーンとを備える。パネルサイズは、好適なサイズ、例えば、２．２”〜５０”以上でもよい。パネル１１０は、多くのＴＦＴがピクセル切換えデバイスとしてガラス基材上に存在するＴＦＴアレイを有する。各ピクセル１３０jは、ＴＦＴ１４０j（ｊ＝１，・・・，Ｎ）によってオン又はオフに切換えられる。ピクセル１３０i〜１３０N及び関連するＴＦＴ１４０i〜１４０Nは、２次元のアレイＫ×Ｌに配列することができる。ここで、Ｋ及びＬは好適な整数である。ディメンジョンＫ×Ｌは、好適なディメンジョン、例えば、３２０×２４０、６４０×４８０、１０２４×７６８等でもよい。各ＴＦＴ１４０j（ｊ＝１，・・・，Ｎ）は、ポリ−最終プロセス構造を用いて作成することができる。各ＴＦＴ１４０jは、多結晶シリコンのボトムゲート構造を有する。各ＴＦＴ１４０jは、データ相互接続ラインを有してもよい。ボトムゲート構造及びデータ相互接続ラインは、シリコン層の下にあってもよい。
【００１７】
駆動回路１２０は、パネル１１０内のピクセル１３０i〜１３０Nを駆動するための周囲の駆動回路を備えることができる。周囲の駆動回路は、ポリ−最終構造を含むことができる。駆動回路１２０は、シェルフ市販デバイス（ｓｈｅｌｆ ｃｏｍｍｅｒｃｉａｌ ｄｅｖｉｃｅｓ）でなくてもよく、パネル電子部品の一部として作成されてもよい。駆動回路は、ガラスの行／列ドライバ、グレースケールジェネレータ、駆動電圧ジェネレータ、及びコントローラを含むことができる。ガラスの行／列ドライバは、高電圧駆動機能を有するソース及びゲートドライバ、データラッチ、シフトレジスタ、デジタルからアナログへのコンバータ（ＤＡＣ）等を含むことができる。コントローラは、ガラスの行／列ドライバに対して、コマンド信号及びタイミング又はクロック信号を発生させることができる。グレースケールジェネレータは、ピクセル１３０i〜１３０Nの輝度及び明度を制御することができる。駆動電圧ジェネレータは、必要なＴＦＴ駆動電圧を発生させることができる。
【００１８】
パネル１１０及びＴＦＴは、ａ−Ｓｉプロセスと、その後のポリ−Ｓｉ固有のプロセス工程とを用いて製造することができる。プロセスは、図２〜図７に示されるような一連の工程を含むことができる。ａ−Ｓｉプロセス工程を、図２〜６に、ポリ−Ｓｉ工程を、図７に、それぞれ示す。図２〜７において、示されないプロセス工程は、当業者に公知である。
【００１９】
図２は、実施形態の１つにおけるゲート領域を有するプロセス構造２００を示す図である。プロセス構造２００は、基材２１０、絶縁層２２０、ゲート領域２３０、及びゲートジオキサイド層２４０を有する。
【００２０】
基材２１０は、ガラス基材、柔軟性のある金属、又はプラスチック基材であってもよい。基材２１０は、好適なガラス材料、例えば、コーニング１７３７（Ｃｏｒｎｉｎｇ１７３７）ガラスにより形成することができる。一般的に、基材２１０は、洗浄手順によって、ＴＦＴ作成用に調製され、表面に絶縁層２２０が積層される。次に、ゲート金属層が絶縁層２２０上に積層される。ゲート金属層は、好適な金属層、例えば、モリブデン（Ｍｏ）を用いることができ、Ｍｏを室温でスパッタリングすることによって積層することができる。次に、ゲート領域２３０を生成するために、ゲート金属層がパターニングされる。パターニングは、一般的なパターニング技術、例えば、ウエットエッチングを用いたリトグラフパターニングによって行なうことができる。ゲート領域２３０は、ＴＦＴのゲートを規定する。次いで、ゲートジオキサイド層２４０がゲート領域上に積層される。
【００２１】
図３は、実施形態の１つにおけるソース接続及びドレイン接続を有するプロセス構造３００を示す図である。プロセス構造３００は、プロセス構造２００の要素に加えて、ソース接続３１０及びドレイン接続３２０を有する。ソース３１０及びドレイン接続３２０は、ゲートジオキサイド層２４０と、絶縁層２２０とをエッチングすることにより形成される。
【００２２】
図４は、実施形態の１つにおけるドープアモルファスシリコン層を有するプロセス構造４００を示す図である。プロセス構造４００は、プロセス構造３００の要素に加えて、ドープアモルファスシリコン層４１０を有する。ドープアモルファスシリコン層４１０は、ゲートジオキサイド層２４０、ゲート領域２３０、ソース接続３１０、及びドレイン接続３２０の上に、スパッタリング又は低圧化学蒸着（ＬＰＣＶＤ）のような物理蒸着（ＰＶＣ）、ＰＥＣＶＤを用いて積層される。
【００２３】
図５は、実施形態の１つにおけるパターニングされたソース領域及びドレイン領域を有するプロセス構造５００を示す図である。プロセス構造５００は、プロセス構造３００又は４００の要素に加えて、パターニングされたドープソース領域５１０及びドープドレイン領域５２０を有する。ドープソース領域５１０及びドープドレイン領域５２０は、ドープアモルファスシリコン層４１０をパターニングすることによって形成される。これらは、ゲート領域２３０の周囲に形成される。
【００２４】
図６は、実施形態の１つにおけるチャネルシリコン前駆体を有するプロセス構造６００を示す図である。プロセス構造６００は、プロセス構造５００の要素に加えて、チャネルシリコン前駆体層６１０及びパッシベーション層６２０を有する。チャネルシリコン前駆体層６１０は、ゲート領域２３０、ドープソース領域５１０及びドープドレイン領域５２０の上に、ＰＥＣＶＤ、ＰＶＣ（例えば、スパッタリング）又はＬＰＣＶＤを用いて積層される。パッシベーション層６２０は、シリコン前駆体層６１０上に積層される。パッシベーション層６２０は、酸化ケイ素（ＳｉＯ2）、酸窒化ケイ素（ＳｉＯＮ）又はパッシベーションに好適な他の材料であってもよい。パッシベーション層６２０は、シリコン前駆体層６１０の汚染を防ぐ役割を果たす。次いで、パッシベーション層６２０がパターニング及びエッチングされて、金属接着パッドが露出し、パッドが駆動回路と結合できるようになる。
【００２５】
プロセス構造６００は、最終ａ−Ｓｉ作成工程の結果である。この時点でポリ−Ｓｉ化が可能となり、多結晶シリコンプロセス又は多結晶シリコンに適合可能なプロセスの準備が完了したことを意味する。プロセス構造６００は、さらに処理されて、ポリ−Ｓｉ固有の工程の要求をさらに減らすことができる。例えば、プロセス構造６００のパネルを予め定められた大きさに切断しておくことで、大規模チャンバーが不要になる。
【００２６】
図７は、実施形態の１つにおける多結晶シリコン領域を有するプロセス構造７００を示す図である。プロセス構造７００は、チャネルシリコン前駆体層６１０をレーザ７０５で光照射することによって、ソース接続３１０及びドレイン接続３２０上に、結晶化した内在するシリコンチャネル領域７１５及び結晶化したドープシリコン領域７１０、７２０を形成する。結晶化した内在シリコンチャネル領域７１５は、チャネルパッシベーション層７２５の下にある。結晶化したドープシリコン領域７１０、７２０は、それぞれパッシベーション層７３０、７４０の下にある。
光照射は、パッシベーション層下のシリコン層を結晶化することができる。一般的に、パッシベーション層は、シリコンチャネル領域７１５と、ソースシリコン領域７１０及びドレインシリコン領域７２０をカバーする。接着パッドは、典型的に、ディスプレイ周辺部にあり、ディスプレイよりも大きい。したがって、パッシベーション層においてパターニングされエッチングされる領域は、主に露出した接着パッド７５０に示されるように縁部にある。シリコンアイランドには、シリコンチャネル領域７１５、ソースシリコン領域７１０、及びドレインシリコン領域７２０が含まれる。レーザ７０５としては、エキシマレーザのような好適なレーザが適用できる。レーザ７０５は、アモルファスシリコン前駆体６１０を熱的に焼成して、多結晶領域７１０及び７２０を形成し、当該領域７１０及び７２０を接続するチャネル領域７１５を形成する。レーザ露光時間は、減らすことができる。ＴＦＴアイランドは、ピクセル領域の僅かな割合しか占めない（例えば、１０％未満）。したがって、ＴＦＴを含むアイランド領域のみをスキャンするようにレーザをプログラムすれば、少なくとも１０倍の時間節約につながる。
【００２７】
光照射の前又は後に、さらなる層を積層することができる。例えば、薄いモリブデン層を前駆体６１０上に積層し、アモルファスシリコンにはない８００ｎｍの吸収を提供する。次に、８００ｎｍの光を有するレーザダイオードアレイを用いて、モリブデン層をスキャンしてもよい。モリブデンに吸収されたレーザエネルギーは、シリコン前駆体６１０に移動し、シリコン前駆体をミクロ結晶化状態へと焼きなます。次に、モリブデン層をエッチング除去してもよい。
【００２８】
プロセス構造７００は、ポリ−Ｓｉプロセス工程を用いて形成される。プロセス構造７００は、図２〜６に示されるプロセス構造を形成した設備と同じａ−Ｓｉ設備で処理することができる。このａ−Ｓｉ設備は、レーザ、及び水素化処理装置のみを有すればよい。場合によっては、プロセス構造７００はポリ−Ｓｉ設備で形成されてもよい。
【００２９】
図８は、実施形態の１つにおけるディスプレイパネルを作成するプロセス８００を示すフローチャートである。
【００３０】
スタート時、プロセス８００は、アモルファスシリコン又はアモルファスシリコンに適合可能なプロセスを用いて、ディスプレイパネル用のポリ−最終構造を形成する（ブロック８１０）。ポリ−最終構造は、チャネルシリコン前駆体を有する。次に、プロセス８００は、ポリシリコン固有のプロセスを用いて、ポリ−最終構造からディスプレイパネルを形成する（ブロック８２０）。そして、プロセス８００を終了する。
【００３１】
図９は、実施形態の１つにおけるポリ−最終構造を形成する図８のプロセス８１０を示すフローチャートである。
【００３２】
スタート時、プロセス８１０は、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて、ディスプレイパネル用の基材上に、ゲート領域、ソース領域、及びドレイン領域を形成する（ブロック９１０）。ゲート領域は、ボトムゲート構造に対応する。ゲート領域、ソース領域、及びドレイン領域は、ディスプレイパネル内のピクセルを切換えるためのＴＦＴに相当する。
【００３３】
次に、プロセス８１０は、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスにおいて、ゲート領域、ソース領域、及びドレイン領域上にチャネルシリコン前駆体を積層する（ブロック９２０）。次に、プロセス８１０は、チャネルシリコン前駆体上にパッシベーション層を積層する（ブロック９３０）。パッシベーション層は、パターニング及びエッチングされ、他の回路、例えば、駆動回路と結合するために、金属接着パッドを露出させる。その結果、ポリ−Ｓｉ固有のプロセス工程によって処理されるポリ−最終プロセス構造の準備が完了する。次に、プロセス８１０は、スクライブするか否かを決定する（ブロック９４０）。スクライブしない場合、プロセス８１０は、終了する。スクライブする場合、プロセス８１０は、ディスプレイパネルを、予め定められた大きさにスクライブし（ブロック９５０）、終了する。
【００３４】
図１０は、実施形態の１つにおけるポリシリコン固有のプロセスを用いてディスプレイパネルを形成する図８のプロセス８２０を示すフローチャートである。
【００３５】
スタート時、プロセス８２０は、多結晶シリコンプロセス又は多結晶シリコンに適合可能なプロセスを用いて、チャネルシリコン前駆体をレーザ照射する（ブロック１０１０）。チャネルシリコン前駆体の光照射により、エッチングされたパッシベーション層下のシリコンを結晶化させることができる。さらに、ポリ−Ｓｉプロセス工程を行って、最終ＴＦＴディスプレイパネルを製造することができる。そして、プロセス８００を終了する。
【００３６】
図１１は、実施形態の１つにおけるゲート領域、ソース領域、及びドレイン領域を形成する図９のプロセス９１０を示すフローチャートである。
【００３７】
スタート時、プロセス９１０は、ディスプレイパネル用の基材上にゲート領域を形成する（ブロック１１１０）。基材は、ガラス基材でもよい。次に、プロセス９１０は、ゲート領域の周囲に、ソース接続及びドレイン接続を形成する（ブロック１１２０）。そして、プロセス９１０は、ゲート領域、ソース接続及びドレイン接続上に、ドープアモルファスシリコン層を積層する（ブロック１１３０）。次に、プロセス９１０は、ソース接続及びドレイン接続上のソース領域及びドレイン領域をパターニングする（ブロック１１４０）。
【００３８】
次に、プロセス９１０は、脱水素化が必要か否かを決定する（ブロック１１５０）。低温ＰＥＣＶＤによるａ−Ｓｉの積層時に、Ｓｉフィルム中に存在する水素原子を取り除くために、脱水素化が必要な場合がある。脱水素化が不要であれば、プロセス９１０は終了する。一方、脱水素化が必要であれば、プロセス９１０は、ドープアモルファスシリコン層を脱水素化する（ブロック１１６０）。そして、プロセス９１０を終了する。
【００３９】
図１２は、実施形態の１つにおけるディスプレイパネルを作成するための製造設備１２００を示す図である。製造設備１２００は、アモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０、レーザ１２２０、及び水素化装置／脱水素化装置１２３０を備える。製造設備１２００は、より多い又は少ない構成要素を備えてもよい。
【００４０】
アモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０は、ａ−ＳｉＴＦＴディスプレイパネルを製造するのに好適な装置、ツール、プロセス機械、及び付属品を備える。当該製造設備１２１０には、ガラス調製、パターニング又はリトグラフ装置、積層及び／又はスパッタリング装置（例えば、ＰＥＣＶＤ）、封入、テスト、分類、包装、及び輸送装置を含むことができる。当該製造設備１２１０は、さらにポリ−Ｓｉのプロセス工程が施されるすポリ−最終プロセス構造１２４０を製造する。
【００４１】
レーザ１２２０は、ポリ−最終プロセス構造１２４０に対してポリ−Ｓｉ結晶化を行なうために、例えば、エキシマレーザ、ダイオード励起される固体状態レーザ、高出力ダイオードアレイ等の好適なレーザ装置を備えてもよい。
【００４２】
水素化装置／脱水素化装置１２３０は、Ｓｉダングリングボンドを不活性化するためにアモルファスシリコンに水素を導入し、処理後に残留水素を取り除くためのツール又は装置を備えることができる。水素化装置は、典型的に、水素含有のプロセスガスを用いるプラズマチャンバーを備える。
【００４３】
アモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０、レーザ１２２０、及び水素化装置／脱水素化装置１２３０は、ポリ−最終構造１２４０からＴＦＴフラットディスプレイパネル（ＦＤＰ）を製造する。
【００４４】
図１３は、実施形態の１つにおけるディスプレイパネルを作成するための製造設備１３００を示す図である。製造設備１３００は、アモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０と、多結晶シリコン又は多結晶シリコンに適合可能な製造設備１３１０とを備える。
【００４５】
アモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０は、図１２に示されるアモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０と同様である。なお、いずれのアモルファスシリコン又はアモルファスシリコンに適合可能な製造設備が存在してもよい。このプロセス工程は、上記のようなポリ−最終プロセス構造１２４０を提供する上記プロセス工程の続きである。
【００４６】
そして、ポリ−最終プロセス構造１２４０は、多結晶シリコン又は多結晶シリコンに適合可能な製造設備１３１０に輸送され、ポリ−Ｓｉ固有の工程を完了してＴＦＴ ＦＤＰを製造することができる。シリコン製造設備１２１０で既に主要なプロセス工程は行われているので、多結晶シリコン又は多結晶シリコンに適合可能な製造設備１３１０は、残りのポリ−Ｓｉ固有の工程、例えば、結晶化を行なうだけでよい。したがって、処理時間を短縮することができる。多結晶シリコン又は多結晶シリコンに適合可能な製造設備１３１０は、別途設けられ、顧客サービスモデルとして異なるものにより操作されてもよい。
【符号の説明】
【００４７】
１００ ディスプレイパネル、１１０ パネル、１２０ 駆動回路、１３０i〜１３０N ピクセル、１４０i〜１４０N ＴＦＴ、２００、３００、４００、５００、６００、７００、８００ プロセス構造、２１０ 基材、２２０ 絶縁層、２３０ ゲート領域、２４０ ゲートジオキサイド層、３１０ ソース接続、３２０ ドレイン接続、４１０ ドープアモルファスシリコン層、５１０ ドープソース領域、５２０ ドープドレイン領域、６１０ チャネルシリコン前駆体層、６２０、７３０、７４０ パッシベーション層、７１０、７２０ 結晶化したドープシリコン領域、７１５ 結晶化した内在シリコンチャネル領域、７５０ 露出した接着パッド。
【技術分野】
【０００１】
本発明は、半導体の分野、特に、半導体プロセスに関する。
【背景技術】
【０００２】
近年、フラットパネルディスプレイ（ＦＰＤ）は、特に電機機器業界では広く知られている。現在、アクティブマトリックス液晶ディスプレイ（ＡＭＬＣＤ）は、有力な技術である。さらに、有機発光ダイオード（ＯＬＥＤ）ディスプレイ技術は、確実な成長を遂げている。典型的なＡＭＬＣＤでは、アクティブ薄膜トランジスタ（ＴＦＴ）を電気スイッチとして使用して、ディスプレイにおける各ピクセルを制御する。周囲の集積回路、電流駆動背面配線板、例えば、ＯＬＥＤ、又はＴＦＴ作成を支持するガラス基板上のスイッチを製造するために現在用いられるプロセス方法は、主に、アモルファスシリコン（ａ−Ｓｉ）及び多結晶シリコン（ポリ−Ｓｉ）の２つがある。ａ−Ｓｉに基づくＴＦＴは、典型的に、電子移動がより遅いので、ポリ−ＳｉＴＦＴより物理的に大きい。一方、ポリ−ＳｉＴＦＴは、より小さく速いので、開口率を改良し画素密度を高めることができる。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ポリ−Ｓｉプロセスは、ａ−Ｓｉプロセスよりもディスプレイの高機能化につながるが、ａ−Ｓｉ作成プロセスは、ディスプレイ製造業界ではまだ一般的ではない。これは、ａ−Ｓｉプロセスは、より少ないプロセス工程と比較的安価な装置から構成されるので、比較的低コストであることによる。したがって、低コストのａ−Ｓｉプロセスと、より高機能なポリ−Ｓｉプロセスとを組み合わせることができる作成プロセスを有することが望ましい。
【０００４】
本発明の目的は、ａ−Ｓｉプロセスと、ポリ−Ｓｉプロセスとを組み合わせることが可能なプロセスを提供することである。
【課題を解決するための手段】
【０００５】
本発明に係る方法は、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて、チャネルシリコン前駆体を有するディスプレイパネル用のポリ−最終構造を形成する工程と、ポリシリコン固有のプロセス又はポリシリコンに適合可能なプロセスを用いて、前記ポリ−最終構造からディスプレイパネルを形成する工程と、を含むことを特徴とする。
【０００６】
ここで、ポリ−最終構造は、ポリ−Ｓｉ固有のプロセス工程を施された最終的な構造物である。ポリ−Ｓｉ固有のプロセス工程を分離して、これを最後に置くことによって、新規のプロセス構造は、最初にａ−Ｓｉプロセス工程を、次にポリ−Ｓｉ固有のプロセス工程を、行なうことが可能になる。
【０００７】
また、本発明に係る方法は、ソース領域、ドレイン領域、及びボトムゲート構成に相当するゲート領域を、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて形成する工程と、前記アモルファスシリコンプロセス又は前記アモルファスシリコンに適合可能なプロセスにおいて、チャネルシリコン前駆体を、前記ゲート領域、前記ソース領域、及び前記ドレイン領域上に積層する工程と、前記チャネルシリコン前駆体に、多結晶シリコンプロセス又は多結晶シリコンに適合可能なプロセスを用いてレーザ照射する工程と、を含むことができる。
【０００８】
また、本発明に係る半導体構造は、基材と、前記基材上に積層されたボトムゲートと、前記ボトムゲート上に積層された誘電体層と、前記基材上に積層されると共に、前記ボトムゲート周囲に形成されたドープソース領域及びドープドレイン領域と、パターニングされたドープアモルファスシリコン層及び前記誘電体層上に積層されたチャネルシリコン前駆体層と、を備えることを特徴とする。
【０００９】
また、本発明に係るディスプレイパネルは、ガラス基材と、前記ガラス基材上にピクセル切換え装置として複数のＴＦＴを有する薄膜トランジスタ（ＴＦＴ）アレイと、を備え、各ＴＦＴは、多結晶シリコンのボトムゲート構造及びデータ相互接続ラインを有し、前記ボトムゲート構造及び前記データ相互接続ラインは、シリコン層の下にあることを特徴とする。
【図面の簡単な説明】
【００１０】
実施の形態は、以下の記載及び各種実施の形態を示すために使用される添付の図面を参照することによって、最適に理解することができる。
【図１】実施形態の１つにおけるディスプレイパネルを示す図である。
【図２】実施形態の１つにおけるゲート領域を有するプロセス構造を示す図である。
【図３】実施形態の１つにおけるソース接続及びドレイン接続を有するプロセス構造を示す図である。
【図４】実施形態の１つにおけるドープアモルファスシリコン層を有するプロセス構造を示す図である。
【図５】実施形態の１つにおけるパターニングされたソース領域及びドレイン領域を有するプロセス構造を示す図である。
【図６】実施形態の１つにおけるチャネルシリコン前駆体を有するプロセス構造を示す図である。
【図７】実施形態の１つにおける多結晶シリコン領域を有するプロセス構造を示す図である。
【図８】実施形態の１つにおけるディスプレイパネルを作成するプロセスを示すフローチャートである。
【図９】実施形態の１つにおけるポリ−最終構造を形成するプロセスを示すフローチャートである。
【図１０】実施形態の１つにおけるポリシリコン固有のプロセスを用いてディスプレイパネルを形成するプロセスを示す図である。
【図１１】実施形態の１つにおけるゲート領域、ソース領域及びドレイン領域を形成するプロセスを示すフローチャートである。
【図１２】実施形態の１つにおけるディスプレイパネルを作成するための製造設備を示す図である。
【図１３】実施形態の１つにおけるディスプレイパネルを作成するための製造設備を示す図である。
【発明を実施するための形態】
【００１１】
実施の形態の開示する特徴の１つは、フラットパネルディスプレイを作成する技術（方法及び装置）である。ポリ−最終構造は、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて、ディスプレイパネル用に形成される。ポリ−最終構造は、チャネルシリコン前駆体を備える。ディスプレイパネルは、ポリシリコン固有のプロセスを用いて、ポリ−最終構造から形成される。
【００１２】
実施の形態の開示する特徴の１つは、フラットパネルディスプレイの効率的な製造を提供する方法及び装置である。新規のプロセス構造は、重要なシリコン結晶化段階を別にし、これを最終段階に置く。これによって、プロセス手順がａ−Ｓｉに適合可能なプロセスとなり、次いで、ａ−ＳｉＴＦＴをポリ−ＳｉＴＦＴに転移させる転移段階を行なう。転移段階は、高精細リトグラフツールや装置を要さない。例えば、レーザと水素化処理ツール又は装置のみを備えればよい。新規のプロセス構造を用いれば、存在する全てのａ−Ｓｉ製造工場又は製造設備は、ａ−Ｓｉとポリ−Ｓｉディスプレイの両方を、レーザと水素化処理ツールといった小さな投資で製造することができる。したがって、ＴＦＴ ＦＰＤを製造するために、高価なポリ−Ｓｉ設備を建設する必要がない。場合によっては、新規のプロセス構造は、ａ−Ｓｉ製造設備においてＴＦＴ ＦＰＤの一部の製造を可能にし、残りのプロセス工程は別のポリ−Ｓｉ製造設備で行ってもよい。この技術は、ポリ−Ｓｉ製造設備を建設するといった大規模投資が不要で、ａ−Ｓｉ製造設備に資本投資すればよい。これによって、ポリ−Ｓｉ駆動ＯＬＥＤディスプレイを非常に低コストで製造することが可能になる。
【００１３】
一般的なポリ−ＳｉＴＦＴは、トップゲートデバイスである。作成プロセスは、重要なＳｉ薄膜の積層から始まって、この薄膜を結晶化させて多結晶層を形成する。その後のプロセス工程には、ゲート誘電体（例えば、ＳｉＯ2）、Ｓｉゲート、イオン注入、アクティベーション、パッシベーション層（例えば、ＳｉＯ2）、及び金属相互接続の層の積層、パターニング、及びエッチングがあり、ポリ−ＳｉＴＦＴの形成が完了する。ポリ−Ｓｉ固有のプロセス工程には、レーザ結晶化又は固体相結晶化、及び水素化処理を含む。
【００１４】
実施の形態の開示する特徴の１つは、ボトムゲートデバイスである。ディスプレイの背面配線板において、ＴＦＴは、金属相互接続とピクセル電極の全ての上に設けられる。最後に積層される層は、チャネルＳｉ層であり、ポリ−Ｓｉ固有のプロセス工程を行なう前に、絶縁されたアイランドにパターニングして得ることができる。この新規のプロセス構造は、ポリ−Ｓｉ固有のプロセス工程の最後に行なわれるので、ポリ−最終構造と称される。ポリ−Ｓｉ固有のプロセス工程を分離して、これを最後に置くことによって、新規のプロセス構造は、最初にａ−Ｓｉプロセス工程を、次にポリ−Ｓｉ固有のプロセス工程を、行なうことが可能になる。このポリ−最終構造を用いて、ａ−Ｓｉ及びポリ−Ｓｉ背面配線板を同じ設備で製造することができる。
【００１５】
図１は、実施形態の１つにおけるディスプレイパネル１００を示す図である。ディスプレイパネル１００は、パネル１１０及び駆動回路１２０を有する。なお、ディスプレイパネル１００は、上記より多い又は少ない構成要素を有してもよい。
【００１６】
パネル１１０は、ガラス基材と、Ｎ個のピクセル１３０i〜１３０Nを有するディスプレイスクリーンとを備える。パネルサイズは、好適なサイズ、例えば、２．２”〜５０”以上でもよい。パネル１１０は、多くのＴＦＴがピクセル切換えデバイスとしてガラス基材上に存在するＴＦＴアレイを有する。各ピクセル１３０jは、ＴＦＴ１４０j（ｊ＝１，・・・，Ｎ）によってオン又はオフに切換えられる。ピクセル１３０i〜１３０N及び関連するＴＦＴ１４０i〜１４０Nは、２次元のアレイＫ×Ｌに配列することができる。ここで、Ｋ及びＬは好適な整数である。ディメンジョンＫ×Ｌは、好適なディメンジョン、例えば、３２０×２４０、６４０×４８０、１０２４×７６８等でもよい。各ＴＦＴ１４０j（ｊ＝１，・・・，Ｎ）は、ポリ−最終プロセス構造を用いて作成することができる。各ＴＦＴ１４０jは、多結晶シリコンのボトムゲート構造を有する。各ＴＦＴ１４０jは、データ相互接続ラインを有してもよい。ボトムゲート構造及びデータ相互接続ラインは、シリコン層の下にあってもよい。
【００１７】
駆動回路１２０は、パネル１１０内のピクセル１３０i〜１３０Nを駆動するための周囲の駆動回路を備えることができる。周囲の駆動回路は、ポリ−最終構造を含むことができる。駆動回路１２０は、シェルフ市販デバイス（ｓｈｅｌｆ ｃｏｍｍｅｒｃｉａｌ ｄｅｖｉｃｅｓ）でなくてもよく、パネル電子部品の一部として作成されてもよい。駆動回路は、ガラスの行／列ドライバ、グレースケールジェネレータ、駆動電圧ジェネレータ、及びコントローラを含むことができる。ガラスの行／列ドライバは、高電圧駆動機能を有するソース及びゲートドライバ、データラッチ、シフトレジスタ、デジタルからアナログへのコンバータ（ＤＡＣ）等を含むことができる。コントローラは、ガラスの行／列ドライバに対して、コマンド信号及びタイミング又はクロック信号を発生させることができる。グレースケールジェネレータは、ピクセル１３０i〜１３０Nの輝度及び明度を制御することができる。駆動電圧ジェネレータは、必要なＴＦＴ駆動電圧を発生させることができる。
【００１８】
パネル１１０及びＴＦＴは、ａ−Ｓｉプロセスと、その後のポリ−Ｓｉ固有のプロセス工程とを用いて製造することができる。プロセスは、図２〜図７に示されるような一連の工程を含むことができる。ａ−Ｓｉプロセス工程を、図２〜６に、ポリ−Ｓｉ工程を、図７に、それぞれ示す。図２〜７において、示されないプロセス工程は、当業者に公知である。
【００１９】
図２は、実施形態の１つにおけるゲート領域を有するプロセス構造２００を示す図である。プロセス構造２００は、基材２１０、絶縁層２２０、ゲート領域２３０、及びゲートジオキサイド層２４０を有する。
【００２０】
基材２１０は、ガラス基材、柔軟性のある金属、又はプラスチック基材であってもよい。基材２１０は、好適なガラス材料、例えば、コーニング１７３７（Ｃｏｒｎｉｎｇ１７３７）ガラスにより形成することができる。一般的に、基材２１０は、洗浄手順によって、ＴＦＴ作成用に調製され、表面に絶縁層２２０が積層される。次に、ゲート金属層が絶縁層２２０上に積層される。ゲート金属層は、好適な金属層、例えば、モリブデン（Ｍｏ）を用いることができ、Ｍｏを室温でスパッタリングすることによって積層することができる。次に、ゲート領域２３０を生成するために、ゲート金属層がパターニングされる。パターニングは、一般的なパターニング技術、例えば、ウエットエッチングを用いたリトグラフパターニングによって行なうことができる。ゲート領域２３０は、ＴＦＴのゲートを規定する。次いで、ゲートジオキサイド層２４０がゲート領域上に積層される。
【００２１】
図３は、実施形態の１つにおけるソース接続及びドレイン接続を有するプロセス構造３００を示す図である。プロセス構造３００は、プロセス構造２００の要素に加えて、ソース接続３１０及びドレイン接続３２０を有する。ソース３１０及びドレイン接続３２０は、ゲートジオキサイド層２４０と、絶縁層２２０とをエッチングすることにより形成される。
【００２２】
図４は、実施形態の１つにおけるドープアモルファスシリコン層を有するプロセス構造４００を示す図である。プロセス構造４００は、プロセス構造３００の要素に加えて、ドープアモルファスシリコン層４１０を有する。ドープアモルファスシリコン層４１０は、ゲートジオキサイド層２４０、ゲート領域２３０、ソース接続３１０、及びドレイン接続３２０の上に、スパッタリング又は低圧化学蒸着（ＬＰＣＶＤ）のような物理蒸着（ＰＶＣ）、ＰＥＣＶＤを用いて積層される。
【００２３】
図５は、実施形態の１つにおけるパターニングされたソース領域及びドレイン領域を有するプロセス構造５００を示す図である。プロセス構造５００は、プロセス構造３００又は４００の要素に加えて、パターニングされたドープソース領域５１０及びドープドレイン領域５２０を有する。ドープソース領域５１０及びドープドレイン領域５２０は、ドープアモルファスシリコン層４１０をパターニングすることによって形成される。これらは、ゲート領域２３０の周囲に形成される。
【００２４】
図６は、実施形態の１つにおけるチャネルシリコン前駆体を有するプロセス構造６００を示す図である。プロセス構造６００は、プロセス構造５００の要素に加えて、チャネルシリコン前駆体層６１０及びパッシベーション層６２０を有する。チャネルシリコン前駆体層６１０は、ゲート領域２３０、ドープソース領域５１０及びドープドレイン領域５２０の上に、ＰＥＣＶＤ、ＰＶＣ（例えば、スパッタリング）又はＬＰＣＶＤを用いて積層される。パッシベーション層６２０は、シリコン前駆体層６１０上に積層される。パッシベーション層６２０は、酸化ケイ素（ＳｉＯ2）、酸窒化ケイ素（ＳｉＯＮ）又はパッシベーションに好適な他の材料であってもよい。パッシベーション層６２０は、シリコン前駆体層６１０の汚染を防ぐ役割を果たす。次いで、パッシベーション層６２０がパターニング及びエッチングされて、金属接着パッドが露出し、パッドが駆動回路と結合できるようになる。
【００２５】
プロセス構造６００は、最終ａ−Ｓｉ作成工程の結果である。この時点でポリ−Ｓｉ化が可能となり、多結晶シリコンプロセス又は多結晶シリコンに適合可能なプロセスの準備が完了したことを意味する。プロセス構造６００は、さらに処理されて、ポリ−Ｓｉ固有の工程の要求をさらに減らすことができる。例えば、プロセス構造６００のパネルを予め定められた大きさに切断しておくことで、大規模チャンバーが不要になる。
【００２６】
図７は、実施形態の１つにおける多結晶シリコン領域を有するプロセス構造７００を示す図である。プロセス構造７００は、チャネルシリコン前駆体層６１０をレーザ７０５で光照射することによって、ソース接続３１０及びドレイン接続３２０上に、結晶化した内在するシリコンチャネル領域７１５及び結晶化したドープシリコン領域７１０、７２０を形成する。結晶化した内在シリコンチャネル領域７１５は、チャネルパッシベーション層７２５の下にある。結晶化したドープシリコン領域７１０、７２０は、それぞれパッシベーション層７３０、７４０の下にある。
光照射は、パッシベーション層下のシリコン層を結晶化することができる。一般的に、パッシベーション層は、シリコンチャネル領域７１５と、ソースシリコン領域７１０及びドレインシリコン領域７２０をカバーする。接着パッドは、典型的に、ディスプレイ周辺部にあり、ディスプレイよりも大きい。したがって、パッシベーション層においてパターニングされエッチングされる領域は、主に露出した接着パッド７５０に示されるように縁部にある。シリコンアイランドには、シリコンチャネル領域７１５、ソースシリコン領域７１０、及びドレインシリコン領域７２０が含まれる。レーザ７０５としては、エキシマレーザのような好適なレーザが適用できる。レーザ７０５は、アモルファスシリコン前駆体６１０を熱的に焼成して、多結晶領域７１０及び７２０を形成し、当該領域７１０及び７２０を接続するチャネル領域７１５を形成する。レーザ露光時間は、減らすことができる。ＴＦＴアイランドは、ピクセル領域の僅かな割合しか占めない（例えば、１０％未満）。したがって、ＴＦＴを含むアイランド領域のみをスキャンするようにレーザをプログラムすれば、少なくとも１０倍の時間節約につながる。
【００２７】
光照射の前又は後に、さらなる層を積層することができる。例えば、薄いモリブデン層を前駆体６１０上に積層し、アモルファスシリコンにはない８００ｎｍの吸収を提供する。次に、８００ｎｍの光を有するレーザダイオードアレイを用いて、モリブデン層をスキャンしてもよい。モリブデンに吸収されたレーザエネルギーは、シリコン前駆体６１０に移動し、シリコン前駆体をミクロ結晶化状態へと焼きなます。次に、モリブデン層をエッチング除去してもよい。
【００２８】
プロセス構造７００は、ポリ−Ｓｉプロセス工程を用いて形成される。プロセス構造７００は、図２〜６に示されるプロセス構造を形成した設備と同じａ−Ｓｉ設備で処理することができる。このａ−Ｓｉ設備は、レーザ、及び水素化処理装置のみを有すればよい。場合によっては、プロセス構造７００はポリ−Ｓｉ設備で形成されてもよい。
【００２９】
図８は、実施形態の１つにおけるディスプレイパネルを作成するプロセス８００を示すフローチャートである。
【００３０】
スタート時、プロセス８００は、アモルファスシリコン又はアモルファスシリコンに適合可能なプロセスを用いて、ディスプレイパネル用のポリ−最終構造を形成する（ブロック８１０）。ポリ−最終構造は、チャネルシリコン前駆体を有する。次に、プロセス８００は、ポリシリコン固有のプロセスを用いて、ポリ−最終構造からディスプレイパネルを形成する（ブロック８２０）。そして、プロセス８００を終了する。
【００３１】
図９は、実施形態の１つにおけるポリ−最終構造を形成する図８のプロセス８１０を示すフローチャートである。
【００３２】
スタート時、プロセス８１０は、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて、ディスプレイパネル用の基材上に、ゲート領域、ソース領域、及びドレイン領域を形成する（ブロック９１０）。ゲート領域は、ボトムゲート構造に対応する。ゲート領域、ソース領域、及びドレイン領域は、ディスプレイパネル内のピクセルを切換えるためのＴＦＴに相当する。
【００３３】
次に、プロセス８１０は、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスにおいて、ゲート領域、ソース領域、及びドレイン領域上にチャネルシリコン前駆体を積層する（ブロック９２０）。次に、プロセス８１０は、チャネルシリコン前駆体上にパッシベーション層を積層する（ブロック９３０）。パッシベーション層は、パターニング及びエッチングされ、他の回路、例えば、駆動回路と結合するために、金属接着パッドを露出させる。その結果、ポリ−Ｓｉ固有のプロセス工程によって処理されるポリ−最終プロセス構造の準備が完了する。次に、プロセス８１０は、スクライブするか否かを決定する（ブロック９４０）。スクライブしない場合、プロセス８１０は、終了する。スクライブする場合、プロセス８１０は、ディスプレイパネルを、予め定められた大きさにスクライブし（ブロック９５０）、終了する。
【００３４】
図１０は、実施形態の１つにおけるポリシリコン固有のプロセスを用いてディスプレイパネルを形成する図８のプロセス８２０を示すフローチャートである。
【００３５】
スタート時、プロセス８２０は、多結晶シリコンプロセス又は多結晶シリコンに適合可能なプロセスを用いて、チャネルシリコン前駆体をレーザ照射する（ブロック１０１０）。チャネルシリコン前駆体の光照射により、エッチングされたパッシベーション層下のシリコンを結晶化させることができる。さらに、ポリ−Ｓｉプロセス工程を行って、最終ＴＦＴディスプレイパネルを製造することができる。そして、プロセス８００を終了する。
【００３６】
図１１は、実施形態の１つにおけるゲート領域、ソース領域、及びドレイン領域を形成する図９のプロセス９１０を示すフローチャートである。
【００３７】
スタート時、プロセス９１０は、ディスプレイパネル用の基材上にゲート領域を形成する（ブロック１１１０）。基材は、ガラス基材でもよい。次に、プロセス９１０は、ゲート領域の周囲に、ソース接続及びドレイン接続を形成する（ブロック１１２０）。そして、プロセス９１０は、ゲート領域、ソース接続及びドレイン接続上に、ドープアモルファスシリコン層を積層する（ブロック１１３０）。次に、プロセス９１０は、ソース接続及びドレイン接続上のソース領域及びドレイン領域をパターニングする（ブロック１１４０）。
【００３８】
次に、プロセス９１０は、脱水素化が必要か否かを決定する（ブロック１１５０）。低温ＰＥＣＶＤによるａ−Ｓｉの積層時に、Ｓｉフィルム中に存在する水素原子を取り除くために、脱水素化が必要な場合がある。脱水素化が不要であれば、プロセス９１０は終了する。一方、脱水素化が必要であれば、プロセス９１０は、ドープアモルファスシリコン層を脱水素化する（ブロック１１６０）。そして、プロセス９１０を終了する。
【００３９】
図１２は、実施形態の１つにおけるディスプレイパネルを作成するための製造設備１２００を示す図である。製造設備１２００は、アモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０、レーザ１２２０、及び水素化装置／脱水素化装置１２３０を備える。製造設備１２００は、より多い又は少ない構成要素を備えてもよい。
【００４０】
アモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０は、ａ−ＳｉＴＦＴディスプレイパネルを製造するのに好適な装置、ツール、プロセス機械、及び付属品を備える。当該製造設備１２１０には、ガラス調製、パターニング又はリトグラフ装置、積層及び／又はスパッタリング装置（例えば、ＰＥＣＶＤ）、封入、テスト、分類、包装、及び輸送装置を含むことができる。当該製造設備１２１０は、さらにポリ−Ｓｉのプロセス工程が施されるすポリ−最終プロセス構造１２４０を製造する。
【００４１】
レーザ１２２０は、ポリ−最終プロセス構造１２４０に対してポリ−Ｓｉ結晶化を行なうために、例えば、エキシマレーザ、ダイオード励起される固体状態レーザ、高出力ダイオードアレイ等の好適なレーザ装置を備えてもよい。
【００４２】
水素化装置／脱水素化装置１２３０は、Ｓｉダングリングボンドを不活性化するためにアモルファスシリコンに水素を導入し、処理後に残留水素を取り除くためのツール又は装置を備えることができる。水素化装置は、典型的に、水素含有のプロセスガスを用いるプラズマチャンバーを備える。
【００４３】
アモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０、レーザ１２２０、及び水素化装置／脱水素化装置１２３０は、ポリ−最終構造１２４０からＴＦＴフラットディスプレイパネル（ＦＤＰ）を製造する。
【００４４】
図１３は、実施形態の１つにおけるディスプレイパネルを作成するための製造設備１３００を示す図である。製造設備１３００は、アモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０と、多結晶シリコン又は多結晶シリコンに適合可能な製造設備１３１０とを備える。
【００４５】
アモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０は、図１２に示されるアモルファスシリコン又はアモルファスシリコンに適合可能な製造設備１２１０と同様である。なお、いずれのアモルファスシリコン又はアモルファスシリコンに適合可能な製造設備が存在してもよい。このプロセス工程は、上記のようなポリ−最終プロセス構造１２４０を提供する上記プロセス工程の続きである。
【００４６】
そして、ポリ−最終プロセス構造１２４０は、多結晶シリコン又は多結晶シリコンに適合可能な製造設備１３１０に輸送され、ポリ−Ｓｉ固有の工程を完了してＴＦＴ ＦＤＰを製造することができる。シリコン製造設備１２１０で既に主要なプロセス工程は行われているので、多結晶シリコン又は多結晶シリコンに適合可能な製造設備１３１０は、残りのポリ−Ｓｉ固有の工程、例えば、結晶化を行なうだけでよい。したがって、処理時間を短縮することができる。多結晶シリコン又は多結晶シリコンに適合可能な製造設備１３１０は、別途設けられ、顧客サービスモデルとして異なるものにより操作されてもよい。
【符号の説明】
【００４７】
１００ ディスプレイパネル、１１０ パネル、１２０ 駆動回路、１３０i〜１３０N ピクセル、１４０i〜１４０N ＴＦＴ、２００、３００、４００、５００、６００、７００、８００ プロセス構造、２１０ 基材、２２０ 絶縁層、２３０ ゲート領域、２４０ ゲートジオキサイド層、３１０ ソース接続、３２０ ドレイン接続、４１０ ドープアモルファスシリコン層、５１０ ドープソース領域、５２０ ドープドレイン領域、６１０ チャネルシリコン前駆体層、６２０、７３０、７４０ パッシベーション層、７１０、７２０ 結晶化したドープシリコン領域、７１５ 結晶化した内在シリコンチャネル領域、７５０ 露出した接着パッド。
【特許請求の範囲】
【請求項１】
アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて、チャネルシリコン前駆体を有するディスプレイパネル用のポリ−最終構造を形成することと、
ポリシリコン固有のプロセス又はポリシリコンに適合可能なプロセスを用いて、前記ポリ−最終構造からディスプレイパネルを形成することと、
を含む方法。
【請求項２】
ソース領域、ドレイン領域、及びボトムゲート構成に相当するゲート領域を、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて形成することと、
前記アモルファスシリコンプロセス又は前記アモルファスシリコンに適合可能なプロセスにおいて、チャネルシリコン前駆体を、前記ゲート領域、前記ソース領域、及び前記ドレイン領域上に積層することと、
前記チャネルシリコン前駆体に、多結晶シリコンプロセス又は多結晶シリコンに適合可能なプロセスを用いてレーザ照射することと、
を含む方法。
【請求項３】
基材と、
前記基材上に積層されたボトムゲートと、
前記ボトムゲート上に積層された誘電体層と、
前記基材上に積層されると共に、前記ボトムゲート周囲に形成されたドープソース領域及びドープドレイン領域と、
パターニングされたドープアモルファスシリコン層及び前記誘電体層上に積層されたチャネルシリコン前駆体層と、
を備える構造。
【請求項４】
ガラス基材と、
前記ガラス基材上にピクセル切換え装置として複数のＴＦＴを有する薄膜トランジスタ（ＴＦＴ）アレイと、
を備え、
各ＴＦＴは、多結晶シリコンのボトムゲート構造及びデータ相互接続ラインを有し、
前記ボトムゲート構造及び前記データ相互接続ラインは、シリコン層の下にあるディスプレイパネル。
【請求項１】
アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて、チャネルシリコン前駆体を有するディスプレイパネル用のポリ−最終構造を形成することと、
ポリシリコン固有のプロセス又はポリシリコンに適合可能なプロセスを用いて、前記ポリ−最終構造からディスプレイパネルを形成することと、
を含む方法。
【請求項２】
ソース領域、ドレイン領域、及びボトムゲート構成に相当するゲート領域を、アモルファスシリコンプロセス又はアモルファスシリコンに適合可能なプロセスを用いて形成することと、
前記アモルファスシリコンプロセス又は前記アモルファスシリコンに適合可能なプロセスにおいて、チャネルシリコン前駆体を、前記ゲート領域、前記ソース領域、及び前記ドレイン領域上に積層することと、
前記チャネルシリコン前駆体に、多結晶シリコンプロセス又は多結晶シリコンに適合可能なプロセスを用いてレーザ照射することと、
を含む方法。
【請求項３】
基材と、
前記基材上に積層されたボトムゲートと、
前記ボトムゲート上に積層された誘電体層と、
前記基材上に積層されると共に、前記ボトムゲート周囲に形成されたドープソース領域及びドープドレイン領域と、
パターニングされたドープアモルファスシリコン層及び前記誘電体層上に積層されたチャネルシリコン前駆体層と、
を備える構造。
【請求項４】
ガラス基材と、
前記ガラス基材上にピクセル切換え装置として複数のＴＦＴを有する薄膜トランジスタ（ＴＦＴ）アレイと、
を備え、
各ＴＦＴは、多結晶シリコンのボトムゲート構造及びデータ相互接続ラインを有し、
前記ボトムゲート構造及び前記データ相互接続ラインは、シリコン層の下にあるディスプレイパネル。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−１４１３２８（Ｐ２０１０−１４１３２８Ａ）
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願番号】特願２００９−２７８８３７（Ｐ２００９−２７８８３７）
【出願日】平成２１年１２月８日（２００９．１２．８）
【出願人】（５０２０９６５４３）パロ・アルト・リサーチ・センター・インコーポレーテッド (393)
【氏名又は名称原語表記】Ｐａｌｏ Ａｌｔｏ Ｒｅｓｅａｒｃｈ Ｃｅｎｔｅｒ Ｉｎｃｏｒｐｏｒａｔｅｄ
【Ｆターム（参考）】
【公開日】平成２２年６月２４日（２０１０．６．２４）
【国際特許分類】
【出願日】平成２１年１２月８日（２００９．１２．８）
【出願人】（５０２０９６５４３）パロ・アルト・リサーチ・センター・インコーポレーテッド (393)
【氏名又は名称原語表記】Ｐａｌｏ Ａｌｔｏ Ｒｅｓｅａｒｃｈ Ｃｅｎｔｅｒ Ｉｎｃｏｒｐｏｒａｔｅｄ
【Ｆターム（参考）】
[ Back to top ]