半導体素子の製法
【課題】 熱的安定性の高い酸化物半導体薄膜層を有する半導体素子の製法を提供することを解決課題とする。
【解決手段】 基板上に、スパッタリング法により成膜された酸化亜鉛を主成分とする酸化物半導体薄膜層を有する半導体素子の製法であって、前記スパッタリング法による前記酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に前記基板にバイアス電力を印加することを特徴とする半導体素子の製法である。
【解決手段】 基板上に、スパッタリング法により成膜された酸化亜鉛を主成分とする酸化物半導体薄膜層を有する半導体素子の製法であって、前記スパッタリング法による前記酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に前記基板にバイアス電力を印加することを特徴とする半導体素子の製法である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子の製法に関し、より詳しくは、半導体素子の構成半導体が酸化亜鉛を主成分とする酸化物半導体薄膜層である半導体素子の製法に関する。
【背景技術】
【０００２】
酸化亜鉛等の酸化物が優れた半導体（活性層）の性質を示すことは古くから知られており、近年薄膜トランジスタ（以下、ＴＦＴと略すこともある）、発光デバイス、透明導電膜等の電子デバイス応用を目指し、これらの化合物を用いた半導体薄膜層の研究開発が活発化している。
例えば、酸化亜鉛や酸化マグネシウム亜鉛を半導体薄膜層として用いたＴＦＴは、従来液晶ディスプレイに主に用いられているアモルファスシリコン（ａ−Ｓｉ：Ｈ）を半導体薄膜層として用いたアモルファスシリコンＴＦＴに比較して電子移動度が大きく、優れたＴＦＴ特性を有し、また、室温付近の低温でも多結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
【０００３】
また、ＴＦＴ等の構成半導体として酸化亜鉛を用いる場合、酸化亜鉛の成膜方法としては、例えば、マグネトロンスパッタリング法等のスパッタリング法が挙げられる。
また、スパッタリング法に用いるスパッタリングガスとしては、酸素（Ｏ２）、アルゴン（Ａｒ）等の不活性ガス、或いは不活性ガスと酸素（Ｏ２）の混合ガスを挙げることができる。
中でも、酸素を含有したスパッタリングガス（酸素や、酸素と不活性ガスの混合ガス）を用いることで、ＴＦＴに適した高抵抗な酸化物半導体薄膜層を得ることができる。その理由は、スパッタリングガス中に酸素が存在することで、酸化亜鉛の酸化度が向上し、ドナーとなる過剰な亜鉛が減少するからである。酸化度が向上することにより、高抵抗な酸化亜鉛薄膜を得ることができることについては、下記特許文献１等にも記載されている。また、スパッタリング中の酸素分圧により、薄膜の抵抗率が制御できることについて、非特許文献１に記載されている。
【０００４】
しかしながら、特許文献１及び非特許文献１には、このように成膜された酸化物半導体薄膜層についての成膜直後の抵抗率に関する記載がされているのみであり、熱処理に伴う抵抗率の変化に関する記載は見られない。一般的に、酸化亜鉛を主成分とする酸化物半導体は熱的安定性が弱く、成膜時に高抵抗な酸化物半導体薄膜層を得たとしても、薄膜デバイスの製造工程での熱処理により、低抵抗化してしまうといった問題が生じる。
このような問題は、薄膜トランジスタに限ったものではなく、酸化物半導体薄膜層を用いたガスセンサーや表面波デバイス、ダイオードや光電変換素子等の他の半導体素子にも同様の問題が生じる。
【０００５】
【特許文献１】特開２００２−１１８２７３号公報
【非特許文献１】P. F. Carcia他３著，「Transparent ZnO thin-film transistor fabricated by rf magnetron sputtering」，Applied Physics Letters， 2003年2月17日 Vol.82.，p.1117-1119
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記問題に鑑みてなされたものであり、熱的安定性の高い酸化物半導体薄膜層を有する半導体素子の製法を提供することを解決課題とする。
【課題を解決するための手段】
【０００７】
請求項１に係る発明は、基板上に、スパッタリング法により成膜された酸化亜鉛を主成分とする酸化物半導体薄膜層を有する半導体素子の製法であって、前記スパッタリング法による前記酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に前記基板にバイアス電力を印加することを特徴とする半導体素子の製法に関する。
【０００８】
請求項２に係る発明は、前記スパッタリングガスが、不活性ガスと酸素の混合ガスであることを特徴とする請求項１記載の半導体素子の製法に関する。
【０００９】
請求項３に係る発明は、前記半導体素子が薄膜トランジスタであることを特徴とする請求項１又は２記載の半導体素子の製法に関する。
【発明の効果】
【００１０】
請求項１に係る発明によれば、スパッタリング法による酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に基板にバイアス電力を印加することにより、熱的安定性に優れた酸化物半導体薄膜層を得ることができる。そのため、半導体素子の製造工程における熱処理等による酸化物半導体薄膜層の低抵抗化を防ぐことができる。
【００１１】
請求項２に係る発明によれば、スパッタリングガスが、不活性ガスと酸素の混合ガスであることにより、スパッタ率を上げて、成膜速度を向上させることができる。
【００１２】
請求項３に係る発明によれば、半導体素子が薄膜トランジスタであることにより、製造工程の熱処理による、酸化物半導体薄膜層の低抵抗化を防ぐことができるため、リーク電流の抑制された薄膜トランジスタを得ることができる。
【発明を実施するための最良の形態】
【００１３】
本発明に係る半導体素子のうち、薄膜トランジスタについて、その実施例を図１に基づいて以下に説明する。
なお、本発明に係る半導体素子は本実施例の構造によって、何ら限定されるものではない。本実施例は薄膜トランジスタであるが、本発明には、ガスセンサー等の各種センサーや、表面デバイス、ダイオード、光電変換素子等の他の半導体素子も当然含まれる。また、本実施例に係るＴＦＴは、トップゲート型構造であるが、ボトムゲート型構造のＴＦＴも当然含まれるし、トップゲート型のその他の構造も当然含まれる。
【００１４】
本発明の実施例に係る薄膜トランジスタ１００は、基板１、一対のソース・ドレイン電極２、酸化物半導体薄膜層３、第一ゲート絶縁膜４、コンタクト部５ａ、一対のソース・ドレイン外部電極２ａ、第二ゲート絶縁膜６、ゲート電極７、表示電極８を有しており、図１に示すように、これら各構成を積層して形成される。
【００１５】
薄膜トランジスタ１００は、図１に示す通り、ガラス（ＳｉＯ２とＡｌ２Ｏ３を主成分とする無アルカリガラス）からなる基板１上に形成される。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁体をコーティングしたもの等、絶縁体であれば使用可能である。
【００１６】
基板１上には、一対のソース・ドレイン電極２が積層されている。この一対のソース・ドレイン電極２は、基板１上面に間隙を有して配置されている。
一対のソース・ドレイン電極２は、例えば、インジウムスズ酸化物(ＩＴＯ)、ｎ＋ＺｎＯ等の導電性酸化物、金属、若しくは導電性酸化物により少なくとも一部を被覆された金属により形成される。
【００１７】
酸化物半導体薄膜層３は、基板１と一対のソース・ドレイン電極２上に形成されている。
酸化物半導体薄膜層３は、一対のソース・ドレイン電極２の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Ｌｉ、Ｎａ、Ｎ、Ｃ等のｐ型ドーパントおよびＢ、Ａｌ、Ｇａ、Ｉｎ等のｎ型ドーパントがドーピングされた酸化亜鉛およびＭｇ、Ｂｅ等がドーピングされた酸化亜鉛を含む。
【００１８】
酸化物半導体薄膜層３は、スパッタリング法により成膜される。スパッタリング法とは、真空中にスパッタリングガスを導入しながら基板とターゲット間に電力を印加してプラズマを発生させることで、イオン化したスパッタリングガスをターゲットに衝突させて、はじき飛ばされたターゲット物質を基板上に成膜させる方法である。
このとき、スパッタリング法におけるスパッタリングガスには、酸素、若しくは酸素とアルゴン等の不活性ガスの混合ガスが用いられる。加えて、酸化物半導体薄膜層３の成膜時には、基板側にバイアス電力が印加される。バイアス電力とは、通常接地電位に保持される基板の電位を制御するために用いられるものであり、高周波電力もしくは直流電圧が印加される。高周波電力を印加した場合、基板はプラズマに対して負の電位に自己バイアスされる。直流電圧を印加する場合、負もしくは正の電位を印加する。基板の電位を制御することで基板に衝突するイオン化した粒子のエネルギーを制御することができ、薄膜の微細構造を制御することができる。
バイアス電力を印加することにより、熱的安定性に優れた酸化物半導体薄膜層を得ることができる。酸化物半導体薄膜層３の成膜方法については後に詳述する。
なお、この酸化物半導体薄膜層３の厚みは、特に限定されないが、例えば２５〜２００ｎｍに形成され、好ましくは、３０〜１００ｎｍに形成される。
【００１９】
第一ゲート絶縁膜４は、酸化物半導体薄膜層３の上側表面のみを被覆するように形成されている。この第一ゲート絶縁膜４は、ゲート絶縁膜の一部として設けられ、酸化物半導体薄膜層３を製造工程でのレジスト剥離液から保護する保護膜としての役割をも果たすものである。第一ゲート絶縁膜４の厚みは、特に限定されないが、例えば、２０〜１００nm、好ましくは約５０nmに形成される。
第二ゲート絶縁膜６は、一対のソース・ドレイン電極２、酸化物半導体薄膜層３側面及び第一ゲート絶縁膜４の表面全面を被覆するように積層されている。このように、第二ゲート絶縁膜６が積層されることにより、酸化物半導体薄膜層３表面を第一ゲート絶縁膜４にて、側面を第二ゲート絶縁膜６にて完全に被覆することができる。
第二ゲート絶縁膜６の厚みは、例えば、２００〜４００nmに形成され、好ましくは、約３００nmに形成される。
【００２０】
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、酸化珪素（ＳｉＯｘ）膜、酸窒化珪素（ＳｉＯＮ）膜、窒化珪素（ＳｉＮｘ）膜あるいは窒化珪素（ＳｉＮｘ）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、例えばプラズマ化学気相成長法により形成される。このとき、プラズマ化学気相成長法による成膜は酸化物半導体薄膜層の還元もしくは酸化亜鉛の成分の脱離が生じない基板温度で実施することが望ましい。
【００２１】
一対のソース・ドレイン外部電極２ａはそれぞれ対応するソース・ドレイン電極２とコンタクト部５ａを介して接続される。
【００２２】
ゲート電極７は、第二ゲート絶縁膜６上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により酸化物半導体薄膜層３中の電子密度を制御する役割を果たすものである。
ゲート電極７はＣｒ、Ｔｉに例示される金属膜からなる。
【００２３】
表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、インジウムスズ酸化物（ＩＴＯ）等を用いた酸化物導電性薄膜が形成される。なお、図１では、省略されているが、画素電極８は第二ゲート絶縁膜６上をゲート電極７と逆方向に延出されている。
【００２４】
本発明の実施例に係る薄膜トランジスタ（ＴＦＴ）の製造方法について、図２及び図３に基づいて以下に説明する。
【００２５】
まず、基板１上全面にマグネトロンスパッタリング法等により、ＩＴＯ、Ｔｉ、Ｃｒ等の低抵抗金属酸化物、若しくは金属薄膜を例えば１００nmの厚みで形成した後、図２（１）に示される如く、この薄膜にフォトリソグラフィー法を用いて一対のソース・ドレイン電極２を形成する。
【００２６】
図２（２）に示される如く、基板１および一対のソース・ドレイン電極２上の全面に酸化物半導体薄膜層３として酸化亜鉛を主成分とする半導体薄膜、好適には真性酸化亜鉛(ＺｎＯ)を例えば３０〜１００ｎｍ程度の膜厚でスパッタリング法にて形成する。
【００２７】
図４は、スパッタリング法による成膜の説明図であり、スパッタリング装置２００の概略構成図を示している。
スパッタリング装置２００は、真空処理室１６内に、ターゲット１３（本実施例では、例えば、酸化亜鉛焼結体等）及び基板支持台１４を有している。そして、真空処理室１６内にスパッタリングガスを導入しながらターゲット１３に、マッチングボックス１２ａを介して電源１２により高電力を印加し、スパッタリングガスをイオン化する。そして、イオン化されたスパッタリングガスをターゲット１３に衝突させることにより、はじき飛ばされたターゲット物質（本実施例における酸化亜鉛）が、基板支持台１４上の基板１に成膜される。なお、真空処置室１６は、ロータリーポンプ１７及びターボ分子ポンプ１８により真空引きされる。また、基板支持台１４には、基板１を所望の温度にするためのヒーターが内蔵されていている。
【００２８】
本実施例では、スパッタリング法におけるスパッタリングガスに、酸素が含有されたガスを用いる。さらに、図４で示す如く、酸化物半導体薄膜層３成膜時に基板１に対してもマッチングボックス１１ａを介して電源１１によりバイアス電力を印加する。
この時、基板の電位はバイアス電力により、負に帯電し、正の電荷を有するイオンの運動エネルギーが増大する。具体的には基板に入射する電離した酸素(Ｏ＋、Ｏ２＋)の運動エネルギーが増大する。つまり、スパッタリングガス中に酸素を含有することで、バイアス電力を印加することにより、酸素イオンが基板１側へと加速される。それにより、基板１上に成膜される酸化物半導体薄膜層３の酸化度を向上させることができる。その結果、熱的安定性に優れた酸化物半導体薄膜層３を得ることができる。
【００２９】
また、スパッタリングガスとしては、酸素に不活性ガスを混合した混合ガスを用いてもよい。不活性ガスを用いることにより、スパッタ率を向上させることができる。そのため、高い成膜速度を実現することができる。
不活性ガスとしては、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、ネオン（Ｎｅ）等の希ガスが挙げられるが、アルゴン（Ａｒ）は、他の希ガスに比して世の中に多く存在し、安価であるため、入手が容易であり、ＴＦＴを安価に製造することができるので好ましい。
なお、不活性ガスも、酸素イオン同様、正の電荷を有するので（例えばＡｒ＋）、バイアス電力により、イオンの運動エネルギーが増大し、基板１側へ加速される。
【００３０】
また、スパッタリングの成膜時に基板にバイアス電力を印加することで酸化亜鉛を主成分とする半導体薄膜層の配向性を制御することもできる。
半導体薄膜層に酸化亜鉛を主成分とする酸化物半導体薄膜を成膜する際、一般的なスパッタリング法を用いると（００２）方向に優先配向した薄膜が得られることが知られており、Ｘ線回折による評価を行うと、（００２）以外の配向に起因する回折ピークが得られないのが一般的である。これに対し、バイアス電力を印加することで、（００２）配向以外の配向、より詳しくは、（１００）配向と（１０１）配向が生じる。このような酸化物半導体薄膜層は、構成成分である酸化亜鉛が微結晶化、或いは非結晶化しているため、微細加工性に優れた酸化物半導体薄膜層３となる。また、表面平滑性にも優れているため、酸化物半導体薄膜層３上のゲート絶縁膜の薄膜化が実現でき、電流駆動能力の優れた薄膜トランジスタとなる。
なお、（００２）配向、（１００）配向、（１０１）配向とは、ミラー指数で示した配向性であり、これを六方晶用指数で示すと下記表１のようになる。
【００３１】
【表１】
【００３２】
また、スパッタリング法としてはマグネトロンスパッタリング法が好ましい。マグネトロンスパッタリング法を用いることで、熱的安定性に優れた酸化物半導体薄膜層を低電力で成膜することができ、さらに、成膜速度も向上させることができるからである。
【００３３】
酸化物半導体薄膜層３成膜後、図２（３）に示される如く、酸化物半導体薄膜層３上に低抵抗化されない手法および条件で第一ゲート絶縁膜４を形成する。
第一ゲート絶縁膜４の形成方法の一例として、プラズマ化学気相成長法でＳｉＮｘを２０〜５０ｎｍ厚で成膜する方法が挙げられる。
本実施例では、酸化物半導体薄膜層３が熱的安定性に優れているため、第一ゲート絶縁膜４成膜時の熱履歴により酸化物半導体薄膜層３が低抵抗化することを防ぐことができる。
【００３４】
そして、第一ゲート絶縁膜４上に、パターニングされたフォトレジストを形成し、このフォトレジストをマスクとして、第一ゲート絶縁膜４をＳＦ６等のガスを用いてドライエッチングし、次いで０．２％ＨＮＯ３溶液にて酸化物半導体薄膜層３に対しウェットエッチングを行う。
【００３５】
図２（４）は酸化物半導体薄膜層３のウェットエッチング後にフォトレジストを除去した断面図を示しており、酸化物半導体薄膜層３と同一形状の第一ゲート絶縁膜４を有するＴＦＴ活性層領域が形成されている。第一ゲート絶縁膜４は、酸化物半導体薄膜層３との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層を保護する役目も同時に果たしている。即ち、活性層パターニング後のフォトレジストを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層３表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が酸化物半導体薄膜層３表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護膜としての機能を果たし、酸化物半導体薄膜層３の表面あれを防ぐことができる。
【００３６】
次いで、図３を用いて、本実施例の薄膜トランジスタの製法の続きを説明する。
図３（１）に示す如く、ＴＦＴ活性層領域のパターン形成後、第一ゲート絶縁膜４および一対のソース・ドレイン電極２を被覆するように、基板１、一対のソース・ドレイン電極２、酸化物半導体薄膜層３、及び第一ゲート絶縁膜４上全面に第二ゲート絶縁膜６を形成し、その後フォトリソグラフィー法を用いて、一対のソース・ドレイン電極２上にコンタクトホール５を開口する。この場合、第二ゲート絶縁膜６は第一ゲート絶縁膜４（界面制御型絶縁膜）と同様の条件で、プラズマ化学気相成長法を用いて形成することが望ましい。
【００３７】
最後に、図３（２）に示す如く、前記第二ゲート絶縁膜６上にＣｒ、Ｔｉといった金属膜からなるゲート電極７を形成し、ゲート電極７と同一材料にて一対のソース・ドレイン外部電極２ａをコンタクト部５aを介してそれぞれに対応するソース・ドレイン電極２と接続するよう形成する。その後、インジウムスズ酸化物(ＩＴＯ)等からなる表示電極８を形成することでＴＦＴアレイが完成する。
【００３８】
（試験例）
以下、本発明に係る半導体素子の酸化物半導体薄膜層を評価するための試験例を示すことにより、本発明の効果をより明確なものとする。
【００３９】
図５は、マグネトロンスパッタリング法により基板上に成膜した酸化亜鉛薄膜のシート抵抗の熱処理温度依存性を示した図であり、真空中で２時間熱処理をした後のシート抵抗率を示している。なお、縦軸はシート抵抗率を、横軸はアニール温度を示す。なお、熱処理は一般的な横型電気炉を用いて実施しており、アニール温度とは、電気炉中の基板の温度を指し、電気炉のヒーターの温度から基板の温度を導くための校正曲線を予め作成し、当該校正曲線を用いて求めている。
図中ａ乃至ｃがスパッタリングガスとして、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガスを、Ａｒを流量１０ｓｃｃｍ、Ｏ２を流量５ｓｃｃｍ用いて成膜した酸化亜鉛薄膜、ｄ乃至ｆがスパッタリングガスとして、Ｏ２を用いずに、Ａｒを流量１５ｓｃｃｍ用いて成膜した酸化亜鉛薄膜である。また、ａ乃至ｃでは夫々、基板側にバイアス電力（高周波電力）が０Ｗ、５Ｗ、４０Ｗ印加されており、ｄ乃至ｆでは、バイアス電力が０Ｗ、５Ｗ、２０Ｗ印加されている。
【００４０】
より詳しい条件としては、酸化亜鉛薄膜は、無加熱成膜により、膜厚１００ｎｍで成膜されている。また、ターゲットに印加される電力（図４中、電源１２により印加される電力）は１８０Ｗ（電力密度２．３Ｗ／ｃｍ２）であり、ターゲットと基板との距離は８８ｍｍである。
【００４１】
まず、スパッタリングガスに酸素を含む場合の酸化亜鉛薄膜ａ乃至ｃについて述べる。
酸化亜鉛薄膜ａが示す如く、成膜直後の抵抗率は、スパッタリングガスに酸素を用いることで、高抵抗となっている。しかしながら、バイアス電力の印加を行わない状態で成膜した酸化亜鉛薄膜ａは、熱処理を行うと、熱処理温度とともに徐々に抵抗率が減少し、低抵抗化が進んでいることを示している。
一方、バイアス電力を５Ｗ印加した酸化亜鉛薄膜ｂでは、２５０℃の熱処理でも抵抗の低下が見られず、バイアス電力を４０Ｗ印加した酸化亜鉛薄膜ｃに至っては、３００℃の熱処理でも抵抗の低下が見られない。
このように、図５のａ乃至ｃを比較することで、酸素をスパッタリングガスに含む場合には、バイアス電力の増大によって、酸化亜鉛薄膜の熱的安定性が著しく向上していることが分かる。
【００４２】
次に、酸素を用いずに成膜した酸化亜鉛薄膜ｄ乃至ｆについて述べる。
酸化亜鉛薄膜ｄ乃至ｆを比較すると、バイアス電力を印加することで、抵抗率が減少することが分かる。例えば、バイアス電力２０Ｗ印加した酸化亜鉛薄膜ｆでは、成膜初期から抵抗率が大きく減少し、熱処理を行うとさらに抵抗率の減少が見られている。
つまり、酸素を含有しない状態においては、バイアス電力を印加しても高抵抗な、熱的安定性に優れた酸化亜鉛は得られないことが分かる。
【００４３】
上記結果より、酸化亜鉛薄膜を成膜する際、スパッタリングガスとして、不活性ガスに酸素を混合することに加え、バイアス電力を印加することで熱的安定性が向上しているといえる。
このように、酸素を含有するスパッタリングガスを用いて、且つ、基板側にバイアス電力を印加することで成膜した酸化亜鉛薄膜を、例えば薄膜トランジスタの酸化物半導体薄膜層として用いた場合、製造工程による熱処理により、酸化物半導体薄膜層が高抵抗に維持できるため、リーク電流の抑制された薄膜トランジスタを得ることができる。
【産業上の利用可能性】
【００４４】
以上説明した如く、本発明に係る製法によって得られた半導体素子は、熱的安定性に優れた酸化物半導体薄膜層を有し、例えば、薄膜トランジスタやダイオード、光電変換素子等の半導体素子を用いた液晶ディスプレイ等の半導体装置に好適に利用可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明における半導体素子のうち、薄膜トランジスタの実施例の形態を示す断面図である。
【図２】本発明における半導体素子のうち、薄膜トランジスタの実施例の製法の一形態を経時的に示す断面図であり、（１）基板上に一対のソース・ドレイン電極を形成した構造の断面図、（２）酸化物半導体薄膜層を成膜した構造の断面図、（３）第一ゲート絶縁膜を成膜した構造の断面図、（４）酸化物半導体薄膜及び第一ゲート絶縁膜をパターニングした構造の断面図よりなる。
【図３】本発明における半導体素子のうち、薄膜トランジスタの実施例の製法における図２の続きの一形態を経時的に示す断面図であり、（１）第二ゲート絶縁膜及びコンタクトホールを形成した構造の断面図、（２）ゲート電極、コンタクト部、ソース・ドレイン外部電極、表示電極を形成した構造の断面図よりなる。
【図４】スパッタリング法による成膜の説明図である。
【図５】マグネトロンスパッタリング法により成膜した酸化亜鉛薄膜のシート抵抗の熱処理温度依存性を示した図である。
【符号の説明】
【００４６】
１ 基板
３ 酸化物半導体薄膜層
１００ 薄膜トランジスタ
【技術分野】
【０００１】
本発明は、半導体素子の製法に関し、より詳しくは、半導体素子の構成半導体が酸化亜鉛を主成分とする酸化物半導体薄膜層である半導体素子の製法に関する。
【背景技術】
【０００２】
酸化亜鉛等の酸化物が優れた半導体（活性層）の性質を示すことは古くから知られており、近年薄膜トランジスタ（以下、ＴＦＴと略すこともある）、発光デバイス、透明導電膜等の電子デバイス応用を目指し、これらの化合物を用いた半導体薄膜層の研究開発が活発化している。
例えば、酸化亜鉛や酸化マグネシウム亜鉛を半導体薄膜層として用いたＴＦＴは、従来液晶ディスプレイに主に用いられているアモルファスシリコン（ａ−Ｓｉ：Ｈ）を半導体薄膜層として用いたアモルファスシリコンＴＦＴに比較して電子移動度が大きく、優れたＴＦＴ特性を有し、また、室温付近の低温でも多結晶薄膜が得られることで高い移動度が期待できる等の利点もあり、積極的な開発が進められている。
【０００３】
また、ＴＦＴ等の構成半導体として酸化亜鉛を用いる場合、酸化亜鉛の成膜方法としては、例えば、マグネトロンスパッタリング法等のスパッタリング法が挙げられる。
また、スパッタリング法に用いるスパッタリングガスとしては、酸素（Ｏ２）、アルゴン（Ａｒ）等の不活性ガス、或いは不活性ガスと酸素（Ｏ２）の混合ガスを挙げることができる。
中でも、酸素を含有したスパッタリングガス（酸素や、酸素と不活性ガスの混合ガス）を用いることで、ＴＦＴに適した高抵抗な酸化物半導体薄膜層を得ることができる。その理由は、スパッタリングガス中に酸素が存在することで、酸化亜鉛の酸化度が向上し、ドナーとなる過剰な亜鉛が減少するからである。酸化度が向上することにより、高抵抗な酸化亜鉛薄膜を得ることができることについては、下記特許文献１等にも記載されている。また、スパッタリング中の酸素分圧により、薄膜の抵抗率が制御できることについて、非特許文献１に記載されている。
【０００４】
しかしながら、特許文献１及び非特許文献１には、このように成膜された酸化物半導体薄膜層についての成膜直後の抵抗率に関する記載がされているのみであり、熱処理に伴う抵抗率の変化に関する記載は見られない。一般的に、酸化亜鉛を主成分とする酸化物半導体は熱的安定性が弱く、成膜時に高抵抗な酸化物半導体薄膜層を得たとしても、薄膜デバイスの製造工程での熱処理により、低抵抗化してしまうといった問題が生じる。
このような問題は、薄膜トランジスタに限ったものではなく、酸化物半導体薄膜層を用いたガスセンサーや表面波デバイス、ダイオードや光電変換素子等の他の半導体素子にも同様の問題が生じる。
【０００５】
【特許文献１】特開２００２−１１８２７３号公報
【非特許文献１】P. F. Carcia他３著，「Transparent ZnO thin-film transistor fabricated by rf magnetron sputtering」，Applied Physics Letters， 2003年2月17日 Vol.82.，p.1117-1119
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記問題に鑑みてなされたものであり、熱的安定性の高い酸化物半導体薄膜層を有する半導体素子の製法を提供することを解決課題とする。
【課題を解決するための手段】
【０００７】
請求項１に係る発明は、基板上に、スパッタリング法により成膜された酸化亜鉛を主成分とする酸化物半導体薄膜層を有する半導体素子の製法であって、前記スパッタリング法による前記酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に前記基板にバイアス電力を印加することを特徴とする半導体素子の製法に関する。
【０００８】
請求項２に係る発明は、前記スパッタリングガスが、不活性ガスと酸素の混合ガスであることを特徴とする請求項１記載の半導体素子の製法に関する。
【０００９】
請求項３に係る発明は、前記半導体素子が薄膜トランジスタであることを特徴とする請求項１又は２記載の半導体素子の製法に関する。
【発明の効果】
【００１０】
請求項１に係る発明によれば、スパッタリング法による酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に基板にバイアス電力を印加することにより、熱的安定性に優れた酸化物半導体薄膜層を得ることができる。そのため、半導体素子の製造工程における熱処理等による酸化物半導体薄膜層の低抵抗化を防ぐことができる。
【００１１】
請求項２に係る発明によれば、スパッタリングガスが、不活性ガスと酸素の混合ガスであることにより、スパッタ率を上げて、成膜速度を向上させることができる。
【００１２】
請求項３に係る発明によれば、半導体素子が薄膜トランジスタであることにより、製造工程の熱処理による、酸化物半導体薄膜層の低抵抗化を防ぐことができるため、リーク電流の抑制された薄膜トランジスタを得ることができる。
【発明を実施するための最良の形態】
【００１３】
本発明に係る半導体素子のうち、薄膜トランジスタについて、その実施例を図１に基づいて以下に説明する。
なお、本発明に係る半導体素子は本実施例の構造によって、何ら限定されるものではない。本実施例は薄膜トランジスタであるが、本発明には、ガスセンサー等の各種センサーや、表面デバイス、ダイオード、光電変換素子等の他の半導体素子も当然含まれる。また、本実施例に係るＴＦＴは、トップゲート型構造であるが、ボトムゲート型構造のＴＦＴも当然含まれるし、トップゲート型のその他の構造も当然含まれる。
【００１４】
本発明の実施例に係る薄膜トランジスタ１００は、基板１、一対のソース・ドレイン電極２、酸化物半導体薄膜層３、第一ゲート絶縁膜４、コンタクト部５ａ、一対のソース・ドレイン外部電極２ａ、第二ゲート絶縁膜６、ゲート電極７、表示電極８を有しており、図１に示すように、これら各構成を積層して形成される。
【００１５】
薄膜トランジスタ１００は、図１に示す通り、ガラス（ＳｉＯ２とＡｌ２Ｏ３を主成分とする無アルカリガラス）からなる基板１上に形成される。
基板１の材料は、ガラスに限定されず、プラスチックや金属箔に絶縁体をコーティングしたもの等、絶縁体であれば使用可能である。
【００１６】
基板１上には、一対のソース・ドレイン電極２が積層されている。この一対のソース・ドレイン電極２は、基板１上面に間隙を有して配置されている。
一対のソース・ドレイン電極２は、例えば、インジウムスズ酸化物(ＩＴＯ)、ｎ＋ＺｎＯ等の導電性酸化物、金属、若しくは導電性酸化物により少なくとも一部を被覆された金属により形成される。
【００１７】
酸化物半導体薄膜層３は、基板１と一対のソース・ドレイン電極２上に形成されている。
酸化物半導体薄膜層３は、一対のソース・ドレイン電極２の電極間にチャネルを形成するように配置されており、酸化亜鉛を主成分とする酸化物半導体から形成されている。ここで、酸化亜鉛を主成分とする酸化物半導体とは、真性の酸化亜鉛の他、Ｌｉ、Ｎａ、Ｎ、Ｃ等のｐ型ドーパントおよびＢ、Ａｌ、Ｇａ、Ｉｎ等のｎ型ドーパントがドーピングされた酸化亜鉛およびＭｇ、Ｂｅ等がドーピングされた酸化亜鉛を含む。
【００１８】
酸化物半導体薄膜層３は、スパッタリング法により成膜される。スパッタリング法とは、真空中にスパッタリングガスを導入しながら基板とターゲット間に電力を印加してプラズマを発生させることで、イオン化したスパッタリングガスをターゲットに衝突させて、はじき飛ばされたターゲット物質を基板上に成膜させる方法である。
このとき、スパッタリング法におけるスパッタリングガスには、酸素、若しくは酸素とアルゴン等の不活性ガスの混合ガスが用いられる。加えて、酸化物半導体薄膜層３の成膜時には、基板側にバイアス電力が印加される。バイアス電力とは、通常接地電位に保持される基板の電位を制御するために用いられるものであり、高周波電力もしくは直流電圧が印加される。高周波電力を印加した場合、基板はプラズマに対して負の電位に自己バイアスされる。直流電圧を印加する場合、負もしくは正の電位を印加する。基板の電位を制御することで基板に衝突するイオン化した粒子のエネルギーを制御することができ、薄膜の微細構造を制御することができる。
バイアス電力を印加することにより、熱的安定性に優れた酸化物半導体薄膜層を得ることができる。酸化物半導体薄膜層３の成膜方法については後に詳述する。
なお、この酸化物半導体薄膜層３の厚みは、特に限定されないが、例えば２５〜２００ｎｍに形成され、好ましくは、３０〜１００ｎｍに形成される。
【００１９】
第一ゲート絶縁膜４は、酸化物半導体薄膜層３の上側表面のみを被覆するように形成されている。この第一ゲート絶縁膜４は、ゲート絶縁膜の一部として設けられ、酸化物半導体薄膜層３を製造工程でのレジスト剥離液から保護する保護膜としての役割をも果たすものである。第一ゲート絶縁膜４の厚みは、特に限定されないが、例えば、２０〜１００nm、好ましくは約５０nmに形成される。
第二ゲート絶縁膜６は、一対のソース・ドレイン電極２、酸化物半導体薄膜層３側面及び第一ゲート絶縁膜４の表面全面を被覆するように積層されている。このように、第二ゲート絶縁膜６が積層されることにより、酸化物半導体薄膜層３表面を第一ゲート絶縁膜４にて、側面を第二ゲート絶縁膜６にて完全に被覆することができる。
第二ゲート絶縁膜６の厚みは、例えば、２００〜４００nmに形成され、好ましくは、約３００nmに形成される。
【００２０】
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、酸化珪素（ＳｉＯｘ）膜、酸窒化珪素（ＳｉＯＮ）膜、窒化珪素（ＳｉＮｘ）膜あるいは窒化珪素（ＳｉＮｘ）に酸素もしくは酸素を構成元素に含む化合物を用いて酸素をドーピングした膜により形成される。
第一ゲート絶縁膜４及び第二ゲート絶縁膜６は、例えばプラズマ化学気相成長法により形成される。このとき、プラズマ化学気相成長法による成膜は酸化物半導体薄膜層の還元もしくは酸化亜鉛の成分の脱離が生じない基板温度で実施することが望ましい。
【００２１】
一対のソース・ドレイン外部電極２ａはそれぞれ対応するソース・ドレイン電極２とコンタクト部５ａを介して接続される。
【００２２】
ゲート電極７は、第二ゲート絶縁膜６上に形成されている。このゲート電極７は、薄膜トランジスタに印加するゲート電圧により酸化物半導体薄膜層３中の電子密度を制御する役割を果たすものである。
ゲート電極７はＣｒ、Ｔｉに例示される金属膜からなる。
【００２３】
表示電極８は、液晶ディスプレイに用いる液晶に薄膜トランジスタを介して電圧を印加するために形成される。この電極は可視光に対する高い透過率が要求されるため、インジウムスズ酸化物（ＩＴＯ）等を用いた酸化物導電性薄膜が形成される。なお、図１では、省略されているが、画素電極８は第二ゲート絶縁膜６上をゲート電極７と逆方向に延出されている。
【００２４】
本発明の実施例に係る薄膜トランジスタ（ＴＦＴ）の製造方法について、図２及び図３に基づいて以下に説明する。
【００２５】
まず、基板１上全面にマグネトロンスパッタリング法等により、ＩＴＯ、Ｔｉ、Ｃｒ等の低抵抗金属酸化物、若しくは金属薄膜を例えば１００nmの厚みで形成した後、図２（１）に示される如く、この薄膜にフォトリソグラフィー法を用いて一対のソース・ドレイン電極２を形成する。
【００２６】
図２（２）に示される如く、基板１および一対のソース・ドレイン電極２上の全面に酸化物半導体薄膜層３として酸化亜鉛を主成分とする半導体薄膜、好適には真性酸化亜鉛(ＺｎＯ)を例えば３０〜１００ｎｍ程度の膜厚でスパッタリング法にて形成する。
【００２７】
図４は、スパッタリング法による成膜の説明図であり、スパッタリング装置２００の概略構成図を示している。
スパッタリング装置２００は、真空処理室１６内に、ターゲット１３（本実施例では、例えば、酸化亜鉛焼結体等）及び基板支持台１４を有している。そして、真空処理室１６内にスパッタリングガスを導入しながらターゲット１３に、マッチングボックス１２ａを介して電源１２により高電力を印加し、スパッタリングガスをイオン化する。そして、イオン化されたスパッタリングガスをターゲット１３に衝突させることにより、はじき飛ばされたターゲット物質（本実施例における酸化亜鉛）が、基板支持台１４上の基板１に成膜される。なお、真空処置室１６は、ロータリーポンプ１７及びターボ分子ポンプ１８により真空引きされる。また、基板支持台１４には、基板１を所望の温度にするためのヒーターが内蔵されていている。
【００２８】
本実施例では、スパッタリング法におけるスパッタリングガスに、酸素が含有されたガスを用いる。さらに、図４で示す如く、酸化物半導体薄膜層３成膜時に基板１に対してもマッチングボックス１１ａを介して電源１１によりバイアス電力を印加する。
この時、基板の電位はバイアス電力により、負に帯電し、正の電荷を有するイオンの運動エネルギーが増大する。具体的には基板に入射する電離した酸素(Ｏ＋、Ｏ２＋)の運動エネルギーが増大する。つまり、スパッタリングガス中に酸素を含有することで、バイアス電力を印加することにより、酸素イオンが基板１側へと加速される。それにより、基板１上に成膜される酸化物半導体薄膜層３の酸化度を向上させることができる。その結果、熱的安定性に優れた酸化物半導体薄膜層３を得ることができる。
【００２９】
また、スパッタリングガスとしては、酸素に不活性ガスを混合した混合ガスを用いてもよい。不活性ガスを用いることにより、スパッタ率を向上させることができる。そのため、高い成膜速度を実現することができる。
不活性ガスとしては、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、ネオン（Ｎｅ）等の希ガスが挙げられるが、アルゴン（Ａｒ）は、他の希ガスに比して世の中に多く存在し、安価であるため、入手が容易であり、ＴＦＴを安価に製造することができるので好ましい。
なお、不活性ガスも、酸素イオン同様、正の電荷を有するので（例えばＡｒ＋）、バイアス電力により、イオンの運動エネルギーが増大し、基板１側へ加速される。
【００３０】
また、スパッタリングの成膜時に基板にバイアス電力を印加することで酸化亜鉛を主成分とする半導体薄膜層の配向性を制御することもできる。
半導体薄膜層に酸化亜鉛を主成分とする酸化物半導体薄膜を成膜する際、一般的なスパッタリング法を用いると（００２）方向に優先配向した薄膜が得られることが知られており、Ｘ線回折による評価を行うと、（００２）以外の配向に起因する回折ピークが得られないのが一般的である。これに対し、バイアス電力を印加することで、（００２）配向以外の配向、より詳しくは、（１００）配向と（１０１）配向が生じる。このような酸化物半導体薄膜層は、構成成分である酸化亜鉛が微結晶化、或いは非結晶化しているため、微細加工性に優れた酸化物半導体薄膜層３となる。また、表面平滑性にも優れているため、酸化物半導体薄膜層３上のゲート絶縁膜の薄膜化が実現でき、電流駆動能力の優れた薄膜トランジスタとなる。
なお、（００２）配向、（１００）配向、（１０１）配向とは、ミラー指数で示した配向性であり、これを六方晶用指数で示すと下記表１のようになる。
【００３１】
【表１】
【００３２】
また、スパッタリング法としてはマグネトロンスパッタリング法が好ましい。マグネトロンスパッタリング法を用いることで、熱的安定性に優れた酸化物半導体薄膜層を低電力で成膜することができ、さらに、成膜速度も向上させることができるからである。
【００３３】
酸化物半導体薄膜層３成膜後、図２（３）に示される如く、酸化物半導体薄膜層３上に低抵抗化されない手法および条件で第一ゲート絶縁膜４を形成する。
第一ゲート絶縁膜４の形成方法の一例として、プラズマ化学気相成長法でＳｉＮｘを２０〜５０ｎｍ厚で成膜する方法が挙げられる。
本実施例では、酸化物半導体薄膜層３が熱的安定性に優れているため、第一ゲート絶縁膜４成膜時の熱履歴により酸化物半導体薄膜層３が低抵抗化することを防ぐことができる。
【００３４】
そして、第一ゲート絶縁膜４上に、パターニングされたフォトレジストを形成し、このフォトレジストをマスクとして、第一ゲート絶縁膜４をＳＦ６等のガスを用いてドライエッチングし、次いで０．２％ＨＮＯ３溶液にて酸化物半導体薄膜層３に対しウェットエッチングを行う。
【００３５】
図２（４）は酸化物半導体薄膜層３のウェットエッチング後にフォトレジストを除去した断面図を示しており、酸化物半導体薄膜層３と同一形状の第一ゲート絶縁膜４を有するＴＦＴ活性層領域が形成されている。第一ゲート絶縁膜４は、酸化物半導体薄膜層３との界面形成に加えて、活性領域をパターン形成する時の酸化物半導体薄膜層を保護する役目も同時に果たしている。即ち、活性層パターニング後のフォトレジストを剥離する場合に使用するレジスト剥離液が酸化物半導体薄膜層３表面に接すると、薄膜表面や結晶粒界をエッチングで荒らしてしまうが、第一ゲート絶縁膜４が酸化物半導体薄膜層３表面に存在することで、フォトリソグラフィー工程におけるレジスト剥離液といった各種薬液に対する保護膜としての機能を果たし、酸化物半導体薄膜層３の表面あれを防ぐことができる。
【００３６】
次いで、図３を用いて、本実施例の薄膜トランジスタの製法の続きを説明する。
図３（１）に示す如く、ＴＦＴ活性層領域のパターン形成後、第一ゲート絶縁膜４および一対のソース・ドレイン電極２を被覆するように、基板１、一対のソース・ドレイン電極２、酸化物半導体薄膜層３、及び第一ゲート絶縁膜４上全面に第二ゲート絶縁膜６を形成し、その後フォトリソグラフィー法を用いて、一対のソース・ドレイン電極２上にコンタクトホール５を開口する。この場合、第二ゲート絶縁膜６は第一ゲート絶縁膜４（界面制御型絶縁膜）と同様の条件で、プラズマ化学気相成長法を用いて形成することが望ましい。
【００３７】
最後に、図３（２）に示す如く、前記第二ゲート絶縁膜６上にＣｒ、Ｔｉといった金属膜からなるゲート電極７を形成し、ゲート電極７と同一材料にて一対のソース・ドレイン外部電極２ａをコンタクト部５aを介してそれぞれに対応するソース・ドレイン電極２と接続するよう形成する。その後、インジウムスズ酸化物(ＩＴＯ)等からなる表示電極８を形成することでＴＦＴアレイが完成する。
【００３８】
（試験例）
以下、本発明に係る半導体素子の酸化物半導体薄膜層を評価するための試験例を示すことにより、本発明の効果をより明確なものとする。
【００３９】
図５は、マグネトロンスパッタリング法により基板上に成膜した酸化亜鉛薄膜のシート抵抗の熱処理温度依存性を示した図であり、真空中で２時間熱処理をした後のシート抵抗率を示している。なお、縦軸はシート抵抗率を、横軸はアニール温度を示す。なお、熱処理は一般的な横型電気炉を用いて実施しており、アニール温度とは、電気炉中の基板の温度を指し、電気炉のヒーターの温度から基板の温度を導くための校正曲線を予め作成し、当該校正曲線を用いて求めている。
図中ａ乃至ｃがスパッタリングガスとして、アルゴン（Ａｒ）と酸素（Ｏ２）の混合ガスを、Ａｒを流量１０ｓｃｃｍ、Ｏ２を流量５ｓｃｃｍ用いて成膜した酸化亜鉛薄膜、ｄ乃至ｆがスパッタリングガスとして、Ｏ２を用いずに、Ａｒを流量１５ｓｃｃｍ用いて成膜した酸化亜鉛薄膜である。また、ａ乃至ｃでは夫々、基板側にバイアス電力（高周波電力）が０Ｗ、５Ｗ、４０Ｗ印加されており、ｄ乃至ｆでは、バイアス電力が０Ｗ、５Ｗ、２０Ｗ印加されている。
【００４０】
より詳しい条件としては、酸化亜鉛薄膜は、無加熱成膜により、膜厚１００ｎｍで成膜されている。また、ターゲットに印加される電力（図４中、電源１２により印加される電力）は１８０Ｗ（電力密度２．３Ｗ／ｃｍ２）であり、ターゲットと基板との距離は８８ｍｍである。
【００４１】
まず、スパッタリングガスに酸素を含む場合の酸化亜鉛薄膜ａ乃至ｃについて述べる。
酸化亜鉛薄膜ａが示す如く、成膜直後の抵抗率は、スパッタリングガスに酸素を用いることで、高抵抗となっている。しかしながら、バイアス電力の印加を行わない状態で成膜した酸化亜鉛薄膜ａは、熱処理を行うと、熱処理温度とともに徐々に抵抗率が減少し、低抵抗化が進んでいることを示している。
一方、バイアス電力を５Ｗ印加した酸化亜鉛薄膜ｂでは、２５０℃の熱処理でも抵抗の低下が見られず、バイアス電力を４０Ｗ印加した酸化亜鉛薄膜ｃに至っては、３００℃の熱処理でも抵抗の低下が見られない。
このように、図５のａ乃至ｃを比較することで、酸素をスパッタリングガスに含む場合には、バイアス電力の増大によって、酸化亜鉛薄膜の熱的安定性が著しく向上していることが分かる。
【００４２】
次に、酸素を用いずに成膜した酸化亜鉛薄膜ｄ乃至ｆについて述べる。
酸化亜鉛薄膜ｄ乃至ｆを比較すると、バイアス電力を印加することで、抵抗率が減少することが分かる。例えば、バイアス電力２０Ｗ印加した酸化亜鉛薄膜ｆでは、成膜初期から抵抗率が大きく減少し、熱処理を行うとさらに抵抗率の減少が見られている。
つまり、酸素を含有しない状態においては、バイアス電力を印加しても高抵抗な、熱的安定性に優れた酸化亜鉛は得られないことが分かる。
【００４３】
上記結果より、酸化亜鉛薄膜を成膜する際、スパッタリングガスとして、不活性ガスに酸素を混合することに加え、バイアス電力を印加することで熱的安定性が向上しているといえる。
このように、酸素を含有するスパッタリングガスを用いて、且つ、基板側にバイアス電力を印加することで成膜した酸化亜鉛薄膜を、例えば薄膜トランジスタの酸化物半導体薄膜層として用いた場合、製造工程による熱処理により、酸化物半導体薄膜層が高抵抗に維持できるため、リーク電流の抑制された薄膜トランジスタを得ることができる。
【産業上の利用可能性】
【００４４】
以上説明した如く、本発明に係る製法によって得られた半導体素子は、熱的安定性に優れた酸化物半導体薄膜層を有し、例えば、薄膜トランジスタやダイオード、光電変換素子等の半導体素子を用いた液晶ディスプレイ等の半導体装置に好適に利用可能である。
【図面の簡単な説明】
【００４５】
【図１】本発明における半導体素子のうち、薄膜トランジスタの実施例の形態を示す断面図である。
【図２】本発明における半導体素子のうち、薄膜トランジスタの実施例の製法の一形態を経時的に示す断面図であり、（１）基板上に一対のソース・ドレイン電極を形成した構造の断面図、（２）酸化物半導体薄膜層を成膜した構造の断面図、（３）第一ゲート絶縁膜を成膜した構造の断面図、（４）酸化物半導体薄膜及び第一ゲート絶縁膜をパターニングした構造の断面図よりなる。
【図３】本発明における半導体素子のうち、薄膜トランジスタの実施例の製法における図２の続きの一形態を経時的に示す断面図であり、（１）第二ゲート絶縁膜及びコンタクトホールを形成した構造の断面図、（２）ゲート電極、コンタクト部、ソース・ドレイン外部電極、表示電極を形成した構造の断面図よりなる。
【図４】スパッタリング法による成膜の説明図である。
【図５】マグネトロンスパッタリング法により成膜した酸化亜鉛薄膜のシート抵抗の熱処理温度依存性を示した図である。
【符号の説明】
【００４６】
１ 基板
３ 酸化物半導体薄膜層
１００ 薄膜トランジスタ
【特許請求の範囲】
【請求項１】
基板上に、スパッタリング法により成膜された酸化亜鉛を主成分とする酸化物半導体薄膜層を有する半導体素子の製法であって、前記スパッタリング法による前記酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に前記基板にバイアス電力を印加することを特徴とする半導体素子の製法。
【請求項２】
前記スパッタリングガスが、不活性ガスと酸素の混合ガスであることを特徴とする請求項１記載の半導体素子の製法。
【請求項３】
前記半導体素子が薄膜トランジスタであることを特徴とする請求項１又は２記載の半導体素子の製法。
【請求項１】
基板上に、スパッタリング法により成膜された酸化亜鉛を主成分とする酸化物半導体薄膜層を有する半導体素子の製法であって、前記スパッタリング法による前記酸化物半導体薄膜層の成膜において、酸素を含有したスパッタリングガスを用い、且つ、成膜時に前記基板にバイアス電力を印加することを特徴とする半導体素子の製法。
【請求項２】
前記スパッタリングガスが、不活性ガスと酸素の混合ガスであることを特徴とする請求項１記載の半導体素子の製法。
【請求項３】
前記半導体素子が薄膜トランジスタであることを特徴とする請求項１又は２記載の半導体素子の製法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００８−１０８９８５（Ｐ２００８−１０８９８５Ａ）
【公開日】平成２０年５月８日（２００８．５．８）
【国際特許分類】
【出願番号】特願２００６−２９１７３２（Ｐ２００６−２９１７３２）
【出願日】平成１８年１０月２６日（２００６．１０．２６）
【出願人】（３９７０７０４３９）財団法人高知県産業振興センター (47)
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
【公開日】平成２０年５月８日（２００８．５．８）
【国際特許分類】
【出願日】平成１８年１０月２６日（２００６．１０．２６）
【出願人】（３９７０７０４３９）財団法人高知県産業振興センター (47)
【出願人】（０００００１４４３）カシオ計算機株式会社 (8,748)
【Ｆターム（参考）】
[ Back to top ]