【課題】酸化物半導体を含み、高速動作が可能なトランジスタを提供する。または、該トランジスタを含む信頼性の高い半導体装置を提供する。
【解決手段】下地絶縁層中に埋め込まれ、上面の少なくとも一部が下地絶縁層から露出した電極層上に、一対の低抵抗領域及びチャネル形成領域を含む酸化物半導体層を設け、電極層において、または、酸化物半導体層の低抵抗領域であって電極層と重畳する領域において、酸化物半導体層の上層に設けられる配線層との電気的な接続を行うトランジスタを提供する。 （もっと読む）

【課題】オン時における電流の迅速な立ち上がりを実現し、複雑な工程を経ることなく、ｎ型ＨＥＭＴとモノリシックにインバータを構成可能な半導体装置を得る。
【解決手段】第１の極性の電荷（ホール）供給層２２ａと、電荷供給層２２ａの上方に形成されており、凹部２２ｂａを有する第２の極性の電荷（ホール）走行層２２ｂと、電荷走行層２２ｂの上方で凹部２２ｂａに形成されたゲート電極２９とを含むｐ型ＧａＮトランジスタを備える。 （もっと読む）

【課題】絶縁性基板に含まれている不純物が半導体層に作用するのを防止して、半導体装置の信頼性を向上させる。
【解決手段】
提供される半導体装置は、絶縁性基板１上に下地絶縁層２を介して半導体層３を形成する半導体装置に係り、下地絶縁層２に不純物として含まれるボロン又はアルミニウムの濃度が、絶縁性基板表面で１×１０^２２原子／ｃｍ^３以下で、かつ、絶縁性基板表面から１００ｎｍ以上離れた領域で１×１０^１９原子／ｃｍ^３以下の条件を満たして、絶縁性基板表面から半導体層３に向かって漸次減少する態様で分布する。 （もっと読む）

【課題】耐圧をより向上することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１の上方に形成された化合物半導体積層構造８と、基板１と化合物半導体積層構造８との間に形成された非晶質性絶縁膜２と、が設けられている。 （もっと読む）

【課題】長期にわたって安定した動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置の一態様には、基板１と、基板１上方に形成された電子走行層３及び電子供給層５と、電子供給層５上方に形成されたゲート電極１１ｇ、ソース電極１１ｓ及びドレイン電極１１ｄａと、電子供給層５とゲート電極１１ｇとの間に形成された第１のｐ型半導体層７ａと、ソース電極１１ｓと電子供給層５との間に形成されたｐ型半導体層７と、が設けられている。第２のｐ型半導体層７上のソース電極１１ｓには、第１の金属膜１１ｓａと、第１の金属膜１１ｓａにゲート電極１１ｇ側で接し、第１の金属膜１１ｓａよりも抵抗が大きい第２の金属膜１１ｓｂと、が設けられている。 （もっと読む）

【課題】既存のＣＭＯＳ製造工程に対して工程の追加や変更を行うことなく、素子に要求される耐圧に応じて横型半導体装置が有するＬｏｃｏｓ酸化膜を最適に制御することができる、横型半導体装置の製造方法を提供する。
【解決手段】半導体基板（１００、１０１）上のＬｏｃｏｓ形成領域に、遮蔽部及び開口部が所定の幅及び間隔で設けられたパターン（１１３ａ、１１３ｂ）を有するマスク（１１３）を形成する（工程３ａ、３ｂ）。マスク（１１３）を用いた熱酸化処理を施してＬｏｃｏｓ形成領域を酸化させ、半導体基板（１００、１０１）のドリフト領域上に厚さが異なる（１１５ａ、１５５ｂ）Ｌｏｃｏｓ酸化膜（１０５ａ、１０５ｂ）を同時に形成する（工程４ａ、４ｂ）。 （もっと読む）

【課題】トレンチ分離構造の上面の周縁部にディボットが形成されても、このディボットに起因するゲート絶縁膜の破壊を防止することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１は、トレンチ分離構造２０Ｂと、トレンチ分離構造２０Ｂで区画される活性領域上に形成されたゲート絶縁膜３０と、ゲート絶縁膜３０の上面からトレンチ分離構造２０Ｂの上面まで延在するゲート電極層３１と、ゲート電極層３１の両側に形成された第１及び第２の不純物拡散領域１３Ｄ，１３Ｓとを備える。ゲート電極層３１は、ゲート絶縁膜３０と第１の不純物拡散領域１３Ｄとの間の領域に貫通孔３１ｈを有し、貫通孔３１ｈは、トレンチ分離構造２０Ｂの上面の周縁部の直上に形成されている。 （もっと読む）

【課題】ＷＳ_２を主成分とするスパッタリングターゲットを提供する。
【解決手段】本発明の一態様は、Ｈｆ，Ｒｅ，Ｔａ，Ｗ，Ｎｂ，Ｚｒ，Ｖ，Ａｌ，Ｉｎ，Ｓｎ，Ｇａ，Ｚｎ，Ｓｉ，Ｇｅ，Ｍｎ，Ｎｉ，Ｆｅ，Ｃｏ，Ｃｕ，Ａｇ，Ｙ，Ｓｃ，Ｍｇ，Ｃａからなる群から選ばれた少なくとも一種類以上の元素を合計で０．１〜１０．０ｗｔ％含有し、残部がＷＳ_２および不可避的不純物からなることを特徴とするスパッタリングターゲットである。 （もっと読む）

【課題】メモリの大容量化と図りつつ、消費電力を軽減でき、且つ、消費電力を一定にす
る。
【解決手段】メモリを、複数のメモリブロックを対称に配置して構成する。また、メモリ
に供給されるアドレス信号のうち、特定の信号の組み合わせにより、データ読み出しまた
は書き込みの対象となるメモリセルを含むメモリブロックを一意に特定する。さらに、当
該メモリブロック以外のメモリブロックに供給される信号を一定値に保つ。このようにす
ることで、メモリアレイにおけるビット線の配線長を短縮し、負荷容量を軽減すると同時
に、メモリ内のあらゆるアドレスのメモリセルに対するデータ読み出しもしくは書き込み
において、消費電流を一定にできる。 （もっと読む）

【課題】消費電力が小さく抑えられ、出力される電位の振幅が小さくなるのを防ぐことができる、単極性のトランジスタを用いた半導体装置。
【解決手段】第１電位を有する第１配線、第２電位を有する第２配線、及び第３電位を有する第３配線と、極性が同じである第１トランジスタ及び第２トランジスタと、第１トランジスタ及び第２トランジスタのゲートに第１電位を与えるか、第１トランジスタ及び第２トランジスタのゲートに第３電位を与えるかを選択し、なおかつ、第１トランジスタ及び第２トランジスタのドレイン端子に、１電位を与えるか否かを選択する複数の第３トランジスタと、を有し、第１トランジスタのソース端子は、第２配線に接続され、第２トランジスタのソース端子は、第３配線に接続されている半導体装置。 （もっと読む）

【課題】液晶の配向不良を抑制するために画素電極を平坦化し、開口率を下げずに十分な
容量を得られる容量素子を有する半導体装置を実現することを課題とする。
【解決手段】薄膜トランジスタ上の遮光膜、前記遮光膜上の容量絶縁膜、前記容量絶縁膜
上に導電層、前記導電層と電気的に接続するように画素電極を有する半導体装置であり、
前記遮光膜、前記容量絶縁膜および前記導電層から保持容量素子を形成することにより、
容量素子として機能する領域の面積を増やすことができる。 （もっと読む）

【課題】表面のＰ−Ｖ値が小さく、かつ、高い結晶性を有する半導体薄膜層を備えたＳＯＩ基板の作製方法を提供する。
【解決手段】半導体薄膜層の結晶性を高く保つため、水素イオン添加処理中の半導体基板の温度を２００℃以下に抑制した。加えて、水素イオン添加処理後の半導体基板を１００℃以上４００℃以下に保持した状態で半導体基板に対してプラズマ処理を行うことにより、水素イオン添加処理により生じる、半導体薄膜層の分離に対して寄与度の高いＳｉ−Ｈ結合を残存させたまま、半導体薄膜層の分離に対して寄与度の低いＳｉ−Ｈ結合を低減した。 （もっと読む）

【課題】電流駆動能力がより小さなクロック信号生成回路を適用することが可能な半導体装置を提供する。
【解決手段】ｎチャネル型トランジスタで構成されるスイッチ及び論理回路を有し、スイッチは導通状態又は非導通状態がクロック信号によって選択され、論理回路は、ブートストラップ回路と、入力信号が入力される入力端子と、反転入力端子と、出力端子とを有し、高電源線と出力端子との接続を反転入力端子に入力される信号によって制御し、低電源線と出力端子との接続を入力端子に入力される信号によって制御することによって、入力信号がローレベル電位の場合には、ブートストラップ回路を用いて出力端子の電位を上昇させることにより出力端子から高電源電位を出力し、トランジスタは、チャネルが形成される半導体層と、半導体層を挟んで上下に設けられた一対のゲート電極とを有し、一対のゲート電極の他方はソースと接続される。 （もっと読む）

【課題】チャネル長Ｌが短く微細化が可能な、酸化物半導体を用いたトップゲート型の半
導体素子を提供することを課題とする。また、該半導体素子の作製方法を提供することを
課題とする。
【解決手段】絶縁表面上に酸化物半導体層と、酸化物半導体層上にソース電極層及びドレ
イン電極層と、酸化物半導体層、前記ソース電極層、及び前記ドレイン電極層上にゲート
絶縁層と、ゲート絶縁層上にゲート電極層とを有し、ソース電極層及びドレイン電極層は
側壁を有し、側壁は前記酸化物半導体層の上面と接する半導体素子である。 （もっと読む）

【課題】電界効果移動度が高く、オフ電流が小さい有機薄膜トランジスタを提供することである。
【解決手段】有機半導体層の内部のうち、ソース電極の真上又は真下に位置する部分を第１の部分とし、ドレイン電極の真上又は真下に位置する部分を第２の部分とし、第１の部分と第２の部分とは異なる部分を第３の部分とした場合に、ドーピング領域が、第３の部分、第１の部分と第３の部分、又は第２の部分と第３の部分に存在する有機薄膜トランジスタである。 （もっと読む）

【課題】酸化物半導体を用いた整流特性の良い非線形素子（例えば、ダイオード）を提供
する。
【解決手段】水素濃度が５×１０^１９／ｃｍ^３以下である酸化物半導体を有するトランジ
スタにおいて、酸化物半導体に接するソース電極の仕事関数φｍｓと、酸化物半導体に接
するドレイン電極の仕事関数φｍｄと、酸化物半導体の電子親和力χが、χはφｍｓ以上
かつφｍｄ未満の関係になるように構成し、酸化物半導体とソース電極の接触面積よりも
酸化物半導体とドレイン電極の接触面積を大きくし、トランジスタのゲート電極とドレイ
ン電極を電気的に接続することで、整流特性の良い非線形素子を実現することができる。 （もっと読む）

【課題】高品質のＧａ_２Ｏ_３系半導体素子を提供する。
【解決手段】一実施の形態として、α−Ａｌ_２Ｏ_３基板２上に形成されたα−（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３単結晶（０≦ｘ＜１）からなるｐ型α−（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３単結晶膜３と、ｐ型α−（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３単結晶膜３上に形成されたソース電極１２及びドレイン電極１３と、ｐ型α−（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３単結晶膜３中に形成され、ソース電極１２及びドレイン電極１３にそれぞれ接続されたコンタクト領域１４、１５と、α−Ａｌ_２Ｏ_３基板２のｐ型α−（Ａｌ_ｘＧａ_１−ｘ）_２Ｏ_３単結晶膜３と反対側の面上の、コンタクト領域１４とコンタクト領域１５との間に形成されたゲート電極１１と、を含むＧａ_２Ｏ_３系ＦＥＴ１０を提供する。 （もっと読む）

【課題】ＳＯＩ構造のフラッシュメモリーの提供
【解決手段】
半導体基板１上にシリコン窒化膜２及びシリコン酸化膜３が選択的に設けられ、シリコン酸化膜３上には、選択的に横（水平）方向エピタキシャルＳｉ層５が設けられ、Ｓｉ層５の両側面には、それぞれ側面を接して横（水平）方向エピタキシャルＳｉ層６が設けられた構造からなる半導体層が素子分離領域のシリコン窒化膜４により絶縁分離されている。Ｓｉ層６の残りの周囲には第１のゲート酸化膜１０を介して包囲型フローティングゲート電極１１が設けられ、包囲型フローティングゲート電極１１の周囲には第２のゲート酸化膜１２を介して包囲型コントロールゲート電極１３（ワード線）が設けられ、Ｓｉ層５には概略ソースドレイン領域９が設けられている２重包囲型ゲート電極を有するＭＩＳ電界効果トランジスタより構成したフラッシュメモリー。 （もっと読む）

【課題】消費電力が抑制された表示装置を提供する。
【解決手段】第１のトランジスタ、第２のトランジスタ、及び一対の電極を有する発光素
子を含む画素が複数設けられた画素部を有し、前記第１のトランジスタは、ゲートが走査
線に電気的に接続され、ソースまたはドレインの一方が信号線に電気的に接続され、ソー
スまたはドレインの他方が前記第２のトランジスタのゲートに電気的に接続され、前記第
２のトランジスタは、ソースまたはドレインの一方が電源線に電気的に接続され、ソース
またはドレインの他方が前記一対の電極の一方に電気的に接続され、前記第１のトランジ
スタは、水素濃度が５×１０^１９／ｃｍ^３以下である酸化物半導体層を有する。そして、
前記表示装置が静止画像を表示する期間の間に、前記画素部に含まれる全ての走査線に供
給される信号の出力が停止される期間を有する。 （もっと読む）

【課題】信頼性の高い半導体装置を歩留まり良く製造する技術を提供する。
【解決手段】基板上に設けられ、一対の不純物領域の間に設けられたチャネル形成領域を
含む島状の半導体層と、半導体層の側面に接して設けられた第１絶縁層と、チャネル形成
領域上に設けられ、半導体層を横断するように設けられたゲート電極と、チャネル形成領
域及びゲート電極の間に設けられた第２絶縁層と、半導体層及び前記ゲート電極上に形成
された第３絶縁層と、第３絶縁層を介して、不純物領域と電気的に接続される導電層と、
を有する。不純物領域はチャネル形成領域と比較して膜厚が大きい領域を有し、且つ該膜
厚が大きい領域で導電層が接続されている。第２絶縁層は、少なくともゲート電極が重畳
する領域の半導体層の側面に設けられた第１絶縁層を覆う。 （もっと読む）