【課題】電気特性が良好な薄膜トランジスタを提供する。
【解決手段】ゲート電極を覆うゲート絶縁層と、ゲート絶縁層に接し、且つ凹凸状の微結晶半導体領域及び非晶質半導体領域を有する半導体層と、半導体層の一部に接し、不純物半導体層と、不純物半導体層に接する配線と、微結晶半導体領域及び配線の間に形成される第１の酸化物領域と、非晶質半導体領域及び配線の間に形成される第２の酸化物領域とを有し、エネルギー分散型Ｘ線分光法において測定される、配線を構成する元素のプロファイル及び半導体層を構成する元素のプロファイルの交点から、半導体層側において、第１の酸化物領域における酸素プロファイルの最大傾き接線ｍ１及び第２の酸化物領域における酸素プロファイルの最大傾き接線ｍ２は、１＜ｍ１／ｍ２＜１０である薄膜トランジスタである。 （もっと読む）

【課題】チャネル形成領域に結晶化率の高い領域を配し、電界効果移動度が高く、オン電流が大きい薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタの半導体層中に逆錐形状の結晶粒を含ませ、下地層上に設けられた第１の配線層と、第１の配線層に少なくとも一部が接する不純物半導体層と、少なくとも一部が不純物半導体層を介して第１の配線層と電気的に接続される半導体層と、半導体層上に設けられた第１の絶縁層と、少なくとも半導体層と第１の絶縁層を覆って設けられた第２の絶縁層と、第２の絶縁層上であって、不純物半導体層の少なくとも一部、及び不純物半導体層によって形成されるソース領域とドレイン領域の間に重畳して設けられた第２の配線層と、を有する薄膜トランジスタとする。 （もっと読む）

【課題】閾値電圧を簡便に制御することが可能な薄膜トランジスタ、ならびにそのような薄膜トランジスタを用いた表示装置および電子機器を提供する。
【解決手段】ＴＦＴ１は、基板上に、ゲート電極１３、ゲート絶縁膜１４、ｎ型酸化物半導体層１５（チャネル層）およびソース・ドレイン電極１７Ａ，１７Ｂをこの順に備える。ｎ型酸化物半導体層１５上のソース・ドレイン電極１７Ａ，１７Ｂ側には、ｐ型酸化物半導体層１６Ａが積層されており、ｐｎ接合が形成されている。ｎ型酸化物半導体層１５において、キャリアの蓄積が抑制され、これによりキャリア濃度が低減される。 （もっと読む）

【課題】チャネル形成領域に結晶化率の高い領域を配し、ソースとドレインの間に高抵抗な領域を配し、電界効果移動度が高くオン電流が大きい薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタの下地層に「結晶核の生成を抑制する不純物」を含ませ、または下地層の表面に「結晶核の生成を抑制する不純物」を存在させ、下地層上に設けられた第１の配線層と、第１の配線層に少なくとも一部が接する不純物半導体層と、少なくとも一部が不純物半導体層を介して第１の配線層と電気的に接続される半導体層と、半導体層上に設けられた第１の絶縁層と、少なくとも半導体層と第１の絶縁層を覆って設けられた第２の絶縁層と、第２の絶縁層上であって、不純物半導体層の少なくとも一部、及び不純物半導体層によって形成されるソース領域とドレイン領域の間に重畳して設けられた第２の配線層と、を有する薄膜トランジスタとする。 （もっと読む）

【課題】 ボディタイド非対称Ｎ型電界効果トランジスタを提供する。
【解決手段】 本発明の模範的な一実施形態では、非対称Ｎ型電界効果トランジスタは、チャネルを介してドレイン領域に結合されたソース領域と、チャネルの少なくとも一部分の上に重なるゲート構造体と、少なくとも部分的にチャネル内に配置されたハロー注入であって、ドレイン領域よりソース領域の近くに配置されたハロー注入と、チャネルに結合されたボディタイとを含む。他の模範的な一実施形態では、非対称Ｎ型電界効果トランジスタは対称Ｎ型電界効果トランジスタとして作用するように動作可能である。 （もっと読む）

【課題】 ボディタイド非対称Ｐ型電界効果トランジスタを提供する。
【解決手段】 本発明の模範的な一実施形態では、非対称Ｐ型電界効果トランジスタは、チャネルを介してドレイン領域に結合されたソース領域と、チャネルの少なくとも一部分の上に重なるゲート構造体と、少なくとも部分的にチャネル内に配置されたハロー注入であって、ドレイン領域よりソース領域の近くに配置されたハロー注入と、チャネルに結合されたボディタイとを含む。他の模範的な一実施形態では、非対称Ｐ型電界効果トランジスタは対称Ｐ型電界効果トランジスタとして作用するように動作可能である。 （もっと読む）

【課題】耐放射線性を有する絶縁ゲート型半導体素子、絶縁ゲート型半導体集積回路を提供する。
【解決手段】一部がチャネル領域をなすｐ型の半導体層１１と、半導体層１１の上部に活性領域２１Ｂを定義する素子分離絶縁膜２１と、チャネル領域にキャリア注入口を介してキャリアを注入するｎ型の第１主電極領域１２と、チャネル領域から、キャリアを排出するキャリア排出口を有するｎ型の第２主電極領域１３と、活性領域２１Ｂの上に設けられたゲート絶縁膜２２と、ゲート絶縁膜２２の上に設けられ、第１主電極領域１２と第２主電極領域１３との間を流れるキャリアの流路に直交する主制御部、主制御部に交わる２本のガード部２４１，２４２を有してπ字型をなすゲート電極２４と、第２主電極領域１３のゲート幅方向の両端側に設けられたｐ型のリーク阻止領域６１，６２とを備える。 （もっと読む）

【課題】低温での作製が可能で、かつチャネル層において電子移動度の高い薄膜トランジスタを得る。
【解決手段】酸化物半導体層を備えた薄膜トランジスタにおいて、酸化物半導体層１２が、膜厚方向に井戸型ポテンシャルを構成する、井戸型ポテンシャルの井戸部となる第１の電子親和力χ_１を有する第１の領域Ａ_１と、第１の領域Ａ_１よりもゲート電極１６に近い側に配置された、第１の電子親和力χ_１よりも小さい第２の電子親和力χ_２を有する第２の領域Ａ_２と、第１の領域Ａ_１よりもゲート電極１６から離れた側に配置された、第１の電子親和力χ_１よりも小さい第３の電子親和力χ_３を有する第３の領域Ａ_３とを含むものとし、少なくとも第３の領域Ａ_３の酸素濃度を第１の領域Ａ_１の酸素濃度より低いものとする。 （もっと読む）

【課題】ＳＯＩデバイスにおいて生じやすい基板浮遊問題やホットキャリアの問題を充分に抑制することが可能で、広く分布する部分分離絶縁膜であっても周囲の構造に対し結晶欠陥を生じさせにくい半導体装置の製造方法を提供する。
【解決手段】各ＭＯＳトランジスタＴＲ１の間に設けられた部分分離絶縁膜５ｂ内におよそ一定の間隔を置いて、素子としての機能を有しないダミー領域ＤＭ１を形成する。これにより、部分分離絶縁膜５ｂ下のシリコン層３ｂよりも抵抗値の低いダミー領域ＤＭ１の占める割合が増加して、基板浮遊問題やホットキャリアの問題の抑制が行えるようになる。 （もっと読む）

【課題】低酸素処理を施したシリコン基板は基板表面層が応力に対して非常にもろくなってしまい、ハンド津愛想うちの製造プロセスの過程でクラックや反りが発生する原因ともなってしまう。
【解決手段】チャネル形成領域に形成された不純物領域に応力を集中させるため、チャネル形成領域に対して人為的かつ局部的に不純物領域を設ける。チャネル形成領域に局部的に添加された不純物元素（炭素、窒素、酸素から選ばれた一種または複数種類の元素）の領域は、低酸素処理を施したシリコン基板の応力を緩和する緩衝領域として機能する。 （もっと読む）

幅広い電子デバイスのアレイ及びシステムにおける電力消費を低減する一式の新たな構造及び方法が提供される。これらの構造及び方法のうちの一部は、大部分が既存のバルクＣＭＯＳのプロセスフロー及び製造技術を再利用することで実現され、半導体産業及びより広いエレクトロニクス産業がコスト及びリスクを伴って代替技術へ切り替わることを回避可能にする。これらの構造及び方法のうちの一部は、深空乏化チャネル（ＤＤＣ）設計に関係し、ＣＭＯＳベースのデバイスが従来のバルクＣＭＯＳと比較して低減されたσＶＴを有することと、チャネル領域にドーパントを有するＦＥＴの閾値電圧ＶＴがより一層正確に設定されることとを可能にする。ＤＤＣ設計はまた、従来のバルクＣＭＯＳトランジスタと比較して強いボディ効果を有することができ、それにより、ＤＤＣトランジスタにおける電力消費の有意義な動的制御が可能になる。
（もっと読む）

【課題】安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供することを目的の一つとする。
【解決手段】未結合手に代表される欠陥を多く含む酸化シリコン層を、酸化物半導体層に接して形成し、酸化物半導体層に含まれる水素や水分（水素原子や、Ｈ_２Ｏなど水素原子を含む化合物）などの不純物を、上記酸化シリコン層に拡散させ、上記酸化物半導体層中の不純物濃度を低減する。また、酸化物半導体層と酸化シリコン層の界面に混合領域を設ける。 （もっと読む）

【課題】トランジスターの閾値電圧のバラツキを低減できるようにした半導体装置の製造方法を提供する。
【解決手段】絶縁層上の半導体層にトランジスターを形成する半導体装置の製造方法であって、前記半導体層に素子分離層を形成する工程と、前記半導体層に素子分離層が形成された後で、前記素子分離層に隣接する前記半導体層の素子領域に不純物をイオン注入する工程と、前記不純物がイオン注入された後で、前記素子領域上にゲート絶縁膜を介してゲート電極を形成する工程と、を含み、前記不純物をイオン注入する工程では、同一種類の前記不純物を同一の加速エネルギーで複数回イオン注入する。 （もっと読む）

【課題】
電子デバイスにおける電力消費を低減するシステム及び方法が開示される。この構造及び方法は、大部分が、バルクＣＭＯＳのプロセスフロー及び製造技術を再利用することによって実現され得る。この構造及び方法は、深空乏化チャネル（ＤＤＣ）設計に関係し、ＣＭＯＳベースのデバイスが従来のバルクＣＭＯＳと比較して低減されたσＶＴを有することを可能にするとともに、チャネル領域にドーパントを有するＦＥＴの閾値電圧ＶＴがより正確に設定されることを可能にする。ＤＤＣ設計はまた、従来のバルクＣＭＯＳトランジスタと比較して強いボディ効果を有し、それにより、電力制御の有意義な動的制御が可能になる。
（もっと読む）

【課題】絶縁層上の半導体層に形成されたトランジスターの閾値電圧のバラツキを低減できるようにした半導体装置を提供する。
【解決手段】絶縁層上に半導体層が形成された基板と、前記半導体層に形成されたトランジスターと、を備え、前記トランジスターは、前記半導体層上にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側下の前記半導体層に形成されたソース又はドレインと、前記ゲート電極直下の前記半導体層において前記トランジスターのゲート幅方向に沿って電流を流すための入力側端子及び出力側端子と、を有する。 （もっと読む）

【課題】炭化シリコンを含む半導体基板の新たな作製方法を提供することを目的の一とする。または、炭化シリコンを用いた半導体装置を提供することを目的の一とする。
【解決手段】炭化シリコン基板にイオンを添加することにより、炭化シリコン基板中に脆化領域を形成し、炭化シリコン基板とベース基板とを絶縁層を介して貼り合わせ、炭化シリコン基板を加熱して、脆化領域において炭化シリコン基板を分離することにより、ベース基板上に絶縁層を介して炭化シリコン層を形成し、炭化シリコン層を１０００℃〜１３００℃の温度で熱処理して、炭化シリコン層の欠陥を低減することにより半導体基板を作製する。または、上述のようにして形成された半導体基板を用いて半導体装置を作製する。 （もっと読む）

【課題】半導体装置において、半導体層（活性層）全域の電位を固定し、電位を安定させる。
【解決手段】半導体装置１は、ＳＯＩ（Silicon On Insulator）基板２にＬＤＭＯＳＦＥＴ（Lateral DoubleDiffused MOSFET：横型２重拡散ＭＯＳＦＥＴ）３ａが形成されている。ＬＤＭＯＳＦＥＴ３ａは、ＳＯＩ基板２の半導体層１３に形成されたｎ型ドレイン領域２１とｐ型ソース領域３１とを含んでいる。ｎ型ドレイン領域２１は、半導体層１３の中央部に配置されており、ｐ型ソース領域３１は、半導体層１３の端縁部にまで配置（延設）されている。これにより、半導体層１３の全ての領域が、ＬＤＭＯＳＦＥＴ３ａのソース電極４２ａとドレイン電極４１ａのいずれかと接続された構造となり、半導体層１３の全ての領域で電位が固定されることになり、半導体層１３の全ての領域で電位が安定する。 （もっと読む）

【課題】オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを提供する。
【解決手段】逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁層として窒化シリコン層と当該窒化シリコン層が酸化された酸化シリコン層を積層して形成し、該ゲート絶縁層の酸化シリコン層との界面直上から結晶成長した微結晶半導体層を形成する。ゲート絶縁層の直上から結晶成長するため、結晶性の高いオン電流及び電界効果移動度が高い薄膜トランジスタとすることができる。また、バッファ層を設けてオフ電流を低減させる。 （もっと読む）

【課題】横型のＩＧＢＴにおいて、飽和電圧とターンオフ損失のトレードオフ関係を改善することができる技術を提供する。
【解決手段】
横型のＩＧＢＴ１００の半導体領域３１は、ドリフト領域２２とボディ領域６、１６とエミッタ領域１２とボディコンタクト領域８とコレクタ領域２６とバッファ領域２８と拡散領域１４で構成されている。拡散領域１４は、エミッタ領域１２とドリフト領域２２の間のボディ領域６ａ、１６ａ内において素子領域３１の表面から素子領域３１の裏面に達する深さまで伸びており、ボディ領域６、１６をエミッタ領域１２に接する第１領域６とドリフト領域２２に接する第２領域１６に分離している。拡散領域１４は、ｎ型であり、ドリフト領域２２よりも不純物濃度が高い。ＩＧＢＴ１００では、ターンオン時にドリフト領域２２内のエミッタ領域側の部位２２ａにも正孔が多く蓄積される。 （もっと読む）

【課題】
オン耐圧を向上させたＬＤＭＯＳトランジスタ及びその製造方法を提供することを課題とする。
【解決手段】
第１導電型の半導体層の表層部に形成される第２導電型のボディ層と、前記ボディ層の表層部に形成される第１導電型のソース領域と、前記半導体層の表層部に形成され、前記ボディ層に接続される第１導電型のドリフト層と、前記ドリフト層の表層部に形成される第１導電型のドレイン領域と、前記ボディ層と前記ドリフト層の表層部に形成され、前記ソース領域に接続されるゲート酸化層と、前記ドリフト層の表層部に形成され、前記ゲート酸化層及び前記ドレイン領域に接続されるＬＯＣＯＳ酸化層と、前記ボディ層に一端が接続され、他端が前記ドレイン領域の方向に延伸して、前記半導体層と前記ドリフト層の間に形成されるボトム領域とを含む。 （もっと読む）