【課題】半導体装置の作製方法において、不純物元素を選択的に偏析させる方法を提供する。また、ディープサブミクロン領域の微細素子を形成することを可能とする。
【解決手段】シリコン基板上に形成された酸化珪素膜と、酸化珪素膜上に形成された単結晶シリコン層を有する半導体装置の作製方法であって、単結晶シリコン層に不純物元素を注入し、単結晶シリコン層に電気的に不活性な元素を注入し、単結晶シリコン層を熱酸化し、不活性な元素を注入した領域に選択的に酸化領域を形成し、酸化領域に不純物元素を偏析させる半導体装置の作製方法により、課題を解決する。 （もっと読む）

【課題】電気特性が良好な薄膜トランジスタを、生産性高く作製する方法を提供する。
【解決手段】薄膜トランジスタにおいて、ゲート電極を覆うゲート絶縁層と、ゲート絶縁層に接する半導体層と、半導体層の一部に接し、ソース領域及びドレイン領域を形成する不純物半導体層と、を有し、半導体層において、ゲート絶縁層側に形成される微結晶半導体層と、当該微結晶半導体層に接する窒素を含む微結晶半導体領域とを有する。オフ電流が低く、オン電流が高い薄膜トランジスタを生産性高く作製することができる。 （もっと読む）

【課題】オン抵抗が低く、スイッチング特性が良好で、順逆両方向で高耐圧が得られる半導体装置を提供する。
【解決手段】第１の主電極１１と第１のゲート電極１５ａとが短絡され及び第２の主電極１２と第２のゲート電極１５ｂとが短絡された状態で、順方向電圧が印加されるとＮ型ベース層１０内を第１の主面側から第２の主面側に向かって伸びる空乏層が、隣り合う第２のゲート電極１５ｂ間で停止して第２のＰ型ベース層１３ｂに到達しないように、且つ、逆方向電圧が印加されるとＮ型ベース層１０内を第２の主面側から第１の主面側に向かって伸びる空乏層が、隣り合う第１のゲート電極１５ａ間で停止して第１のＰ型ベース層１３ａに到達しないように、第１のゲート電極１５ａ間の間隔ｃ１及び第２のゲート電極１５ｂ間の間隔ｃ２が設定されている。 （もっと読む）

【課題】絶縁層上の半導体層に形成された部分空乏型のトランジスターにおいて、高いＯＮ／ＯＦＦ比と、安定動作を同時に実現できるようにした半導体装置及びその製造方法を提供する。
【解決手段】ＢＯＸ層１上のＳＯＩ層２に形成された部分空乏型のトランジスター１０と、ダイオード２０とを備え、トランジスター１０は、ＳＯＩ層２上に絶縁膜１３を介して形成されたゲート電極１４と、ゲート電極１４の両側下のＳＯＩ層２に形成されたＮ型のソース１５ａ又はドレイン１５ｂとを有し、ダイオード２０は、ＳＯＩ層２の浅い部分に形成されたＰ型不純物層２１と、ＳＯＩ層２の深い部分に形成されたＮ型不純物層２２と、を有する。Ｐ型不純物層２１と、Ｎ型不純物層２２は深さ方向に積層されており、Ｐ型不純物層２１の側面とＮ型不純物層２２の側面はそれぞれトランジスター１０のボディ領域２に接している。 （もっと読む）

【課題】トランジスタの劣化を抑制する。
【解決手段】第１薄膜トランジスタ乃至第１１トランジスタで構成される複数のパルス出力回路を構成し、各トランジスタを制御する複数のクロック信号、前段のパルス出力回路より入力される前段信号、後段のパルス出力回路より入力される後段信号、及びリセット信号に基づいて動作させる。そして当該薄膜トランジスタのチャネル領域となる半導体層を微結晶半導体で構成する。そして、薄膜トランジスタの特性劣化の程度を小さくできる。 （もっと読む）

【課題】短チャネル効果を抑制すると共に、Ｖ_ｔｈ値を制御することができる部分空乏型ＳＯＩ−ＭＯＳＦＥＴを、1チップ内に少なくとも１個含んだ半導体装置及びその製造方法を提供する。
【解決手段】絶縁層４上に設けられた半導体層５に、第１導電型の不純物１を含むソース及びドレインを有する半導体装置の製造方法であって、第２導電型の不純物２を、半導体層５の深い部分に導入してパンチスルーストッパー領域７を形成すると同時に、半導体層５の浅い部分に導入して第１の閾値領域８を形成する工程と、第１導電型の不純物１を、第２導電型の不純物２が導入された半導体層５の浅い部分に導入して第１の閾値領域８の少なくとも一部に第２の閾値領域９を形成する工程と、を含むことを特徴とした。 （もっと読む）

平行伝導を改善する量子井戸デバイスを提供する方法及び装置の実施形態が主に記載される。その他の実施形態についても、記載及び特許請求される。 （もっと読む）

【課題】高誘電率ゲート絶縁膜を用いるＦＥＴ及びその製造方法において、閾値電圧の制御性を向上する。
【解決手段】基板１０１上に高誘電率ゲート絶縁膜１１０、その上にゲート電極１１１ａを形成する。少なくともゲート電極１１１ａをマスクとして基板１０１にＮ型不純物を導入し、Ｎ型イクステンション領域１１３を形成する。少なくともゲート電極１１１ａをマスクとして、基板１０１におけるＮ型イクステンション領域１１３の下にＰ型不純物を導入し、Ｐ型ポケット領域１１４を形成する。Ｎ型イクステンション領域１１３に対するＮ型不純物のうちのＡｓの導入量を、当該Ａｓと高誘電率ゲート絶縁膜１１０中の元素との結合によって生じる異常な短チャネル効果が実質的に抑制される臨界点以下である範囲に設定する。臨界点は、高誘電率ゲート絶縁膜１１０の膜厚に基づいて算出される。 （もっと読む）

【課題】トランジスタが形成される半導体層の任意の位置にパンチスルーを抑制するための高濃度層を形成する。
【解決手段】半導体装置の製造方法は、第１導電型の半導体基板１１上にマスク層１３を形成する工程と、半導体基板１１をマスク層１３をマスクとしてエッチングし、半導体基板１１に凸状半導体層１４を形成する工程と、半導体基板１１上で凸状半導体層１４の下部を覆うように第１絶縁層１５を形成する工程と、第１絶縁層１５に第１導電型の不純物を導入し、凸状半導体層１４の下部に高濃度層１６を形成する工程と、第１絶縁層１５の表面上で凸状半導体層１４の側面上にゲート絶縁膜１７を形成する工程と、ゲート絶縁膜１７上にゲート電極１８を形成する工程とを含む。 （もっと読む）

【課題】酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
【解決手段】絶縁物（絶縁性酸化物、絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなど）、代表的にはＳｉＯ_２を含む酸化物半導体ターゲットを用いて成膜を行い、酸化物半導体層の膜厚方向におけるＳｉ元素濃度が、ゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する半導体装置を実現する。 （もっと読む）

【課題】フィン型半導体領域を有する半導体装置においてプラズマドーピング法を用いて短時間で所望の特性が得られるようにする。
【解決手段】基板１１上にフィン型半導体領域１３が形成されている。フィン型半導体領域１３の上部及び側部には、半導体にドナー準位又はアクセプタ準位を生成する第１の不純物が導入されていると共に、フィン型半導体領域１３の上部には、半導体を絶縁物化する第２の不純物がさらに導入されている。 （もっと読む）

基板（１１）上に形成されたフィン型半導体領域（１３）の両側部にエクステンション領域（１７）が設けられている。フィン型半導体領域（１３）を跨ぐと共にエクステンション領域（１７）と隣り合うようにゲート電極（１５）が形成されている。ゲート電極（１５）と隣り合う領域のフィン型半導体領域（１３）の上部に、エクステンション領域（１７）よりも高い抵抗率を有する抵抗領域（３７）が形成されている。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置を提供するに際し、酸化物半導体層と電極層との接触抵抗を低減することを課題の一とする。
【解決手段】ゲート絶縁層上方の第１のソース電極層または第１のドレイン電極層と、ゲート絶縁層上方の酸化物半導体層と、酸化物半導体層、および第１のソース電極層または第１のドレイン電極層上方の第２のソース電極層または第２のドレイン電極層と、を有し、酸化物半導体層の下面は、ゲート電極層と重畳する領域においてゲート絶縁層と接しており、且つ、少なくとも他の一部の領域において第１のソース電極層または第１のドレイン電極層と接しており、酸化物半導体層の上面は、その一部の領域において第２のソース電極層または第２のドレイン電極層と接しており、第１のソース電極層または第１のドレイン電極層は、第２のソース電極層または第２のドレイン電極層と電気的に接続している。 （もっと読む）

【課題】セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板上に形成されたボディ接触ハイブリッド・サーフェス・セミコンダクタ・オン・インシュレータ（ＨＳＳＯＩ）デバイスおよびこれを製造する方法を提供する。
【解決手段】ＳＯＩ基板の最上部半導体層の一部分にパターン形成して、実質的に垂直な側壁を有する半導体フィン１８が作成される。半導体フィンのボディ領域２０とは反対の導電型のドーピングを有する２つのソース領域６２間の半導体フィンの上面で半導体フィンのボディ領域の一部分が露出される。２つのソース領域と、２つのソース領域間の露出されたボディ領域の上面のすぐ上に、金属半導体合金部分８２が形成される。ボディ領域への低抵抗接触を可能にするために、イオン注入によってボディ領域の露出された最上部部分のドーピング濃度を高めることができるか、または高密度の結晶欠陥を有する再結合領域を形成することができる。 （もっと読む）

【課題】オン電流が高くオフ電流が低い薄膜トランジスタを提供する。
【解決手段】絶縁表面を有する基板上に、ゲート電極を覆うゲート絶縁層と、該ゲート絶縁層に接し、非晶質構造の中に複数の結晶領域を含みチャネル形成領域を構成する半導体層と、ソース領域及びドレイン領域を形成する一導電型を付与する不純物半導体層と、該半導体層と該一導電型を付与する不純物半導体層との間の非晶質半導体により構成されるバッファ層とを有し、前記結晶領域は、前記ゲート絶縁層と前記半導体層との界面から離れた位置から、前記半導体層が堆積される方向に向けて、前記一導電型を付与する不純物半導体層に達しない領域内において略放射状に成長した逆錐形の構造及び微小結晶粒を有する薄膜トランジスタとする。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供することを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】薄膜トランジスタを有する半導体装置において、薄膜トランジスタの半導体層を、金属元素が添加された酸化物半導体層とする。金属元素として鉄、ニッケル、コバルト、銅、金、モリブデン、タングステン、ニオブ、及びタンタルの少なくとも一種類以上の金属元素を用いる。また、酸化物半導体層はインジウム、ガリウム、及び亜鉛を含む。 （もっと読む）

【課題】表示領域の周辺にＣＭＯＳＴＦＴ用いて駆動回路を形成した表示装置において、ＣＭＯＳＴＦＴを構成するＰＭＯＳＴＦＴの特性を安定化させる。
【解決手段】ＣＭＯＳＴＦＴにおける右側のＰＭＯＳＴＦＴにおいて、Ｎ型のチャネル領域８とチャネル幅方向周辺にＰ型領域７ｂが形成されている。Ｐ型であるソース領域１４において、第１のＮ型領域１２ｂをチャネル領域のＰ型領域７ｂに接して形成し、第１のＮ型領域１２ｂに接してそれよりも不純物密度の大きい第２のＮ型領域１１ａを形成する。第１および第２のＮ型領域とＰ型であるソース領域１４に形成されるＰＮ接合によってチャネル部周辺のＰ型領域７ｂを通過する電流を抑制し、ＰＭＯＳＴＦＴの特性を安定化する。 （もっと読む）

【課題】狭額縁化が可能であり、表示特性に優れた表示装置を提供する。
【解決手段】スイッチ部またはバッファ部と、論理回路部と、画素部と、を有する表示装置において、画素部は、第１の逆スタガ型薄膜トランジスタと、第１の逆スタガ型薄膜トランジスタの配線に接続する画素電極と、を有し、スイッチ部またはバッファ部は、第１の絶縁層、半導体層、及び第２の絶縁層を挟む第１のゲート電極及び第２のゲート電極を有する第２の逆スタガ型薄膜トランジスタを有し、論理回路部は、第３の逆スタガ型薄膜トランジスタ及び第４の逆スタガ型薄膜トランジスタにより構成されるインバータ回路を有し、第１の逆スタガ型薄膜トランジスタ乃至第４の逆スタガ型薄膜トランジスタは、同じ極性とする。インバータ回路はＥＤＭＯＳ回路である。 （もっと読む）

【課題】狭額縁化が可能であり、表示特性に優れた表示装置を提供する。
【解決手段】スイッチ部またはバッファ部と、論理回路部と、画素部と、を有する表示装置において、画素部は、第１の逆スタガ型薄膜トランジスタと、第１の逆スタガ型薄膜トランジスタの配線に接続する画素電極と、を有し、スイッチ部またはバッファ部は、第１の絶縁層、半導体層、及び第２の絶縁層を挟む第１のゲート電極及び第２のゲート電極を有する第２の逆スタガ型薄膜トランジスタを有し、論理回路部は、第３の逆スタガ型薄膜トランジスタ及び第４の逆スタガ型薄膜トランジスタにより構成されるインバータ回路を有し、第１の逆スタガ型薄膜トランジスタ乃至第４の逆スタガ型薄膜トランジスタは、同じ極性とする。インバータ回路はＥＤＭＯＳ回路である。 （もっと読む）

【課題】例えば液晶装置等の電気光学装置などに用いる薄膜トランジスタとその製造方法および電気光学装置とその製造方法ならびに電子機器に係り、上記トランジスタのリーク電流を充分に低減できると共に、充分なオン電流を確保できるようにする。
【解決手段】半導体層３と、前記半導体層３に絶縁膜４を介して設けられたゲート電極５とを備えた薄膜トランジスタ１であって、前記半導体層３は、前記ゲート電極５と重なる領域において、チャネル領域３０と、前記チャネル領域３０よりも不純物濃度の大きい高濃度不純物領域３１ａ、３５を有することを特徴とする。 （もっと読む）