【課題】本発明は、金属触媒を利用して結晶化した半導体層において、半導体層のチャネル領域の位置によって金属触媒の濃度を調節して電気的特性が優れた薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置を提供する。
【解決手段】本発明は、基板と；基板上に位置して、チャネル領域及びソース／ドレイン領域を含み、金属触媒を利用して結晶化した半導体層と；半導体層の一定領域に対応するように位置するゲート電極と；半導体層とゲート電極を絶縁させるためにゲート電極と半導体層間に位置するゲート絶縁膜；及び半導体層のソース／ドレイン領域に電気的に連結されるソース／ドレイン電極を含み、半導体層のチャネル領域には半導体層の表面から垂直方向に１５０Å内で金属触媒の濃度が６．５×Ｅ１７ａｔｏｍｓ／ｃｍ^３以下で存在することを特徴とする。 （もっと読む）

【課題】本発明は、比較的低温（６００℃未満）のプロセスで作製される素子をガラス基板から分離（すなわち、剥離）し、可撓性基板（代表的にはプラスチックフィルム）に配置（すなわち、転置）する技術を開示する。
【解決手段】ガラス基板上にプラズマＣＶＤ法を用いてハロゲン元素を含む剥離層を形成し、その剥離層上に半導体素子を形成した後、剥離層の層内または界面で剥離を行って、大面積のガラス基板と半導体素子とを分離する。また、ガラス基板と剥離層との界面で分離させるために、剥離層においてハロゲン元素の濃度勾配を持たせてもよく、剥離層におけるガラス基板との界面近傍にハロゲン元素を他の箇所より多く含ませる。 （もっと読む）

【課題】ＬＤＤ構造の薄膜トランジスタにおいて、良好な飽和特性を得ることができるようにする。
【解決手段】ポリシリコン薄膜１４のゲート電極１７と対向する部分は真性領域からなるチャネル領域１４ａとされ、その両外側の表面側はｎ型不純物低濃度領域からなる低濃度ソース領域１４ｂ及び低濃度ドレイン領域１４ｃとされ、その各下側はチャネル領域１４ａと連続する真性領域１４ｆ、１４ｇとされ、その両外側はｎ型不純物高濃度領域からなる高濃度ソース領域１４ｄ及び高濃度ドレイン領域１４ｅとされている。そして、飽和領域（Ｖｄ＞Ｖｇ＞Ｖｔｈ）での動作では、チャネル２８の低濃度ドレイン領域１４ｃ近傍において衝突電離により発生した電子正孔対のうちの正孔はチャネル２８下ではなく低濃度ソース領域１４ｂ下の真性領域１４ｆに流れ込む。 （もっと読む）

スペーサ構造に基づいてドレイン及びソース領域の一部にリセスを形成することにより、深いドレインおよびソース領域を形成するためのその後の注入プロセスによって、ＳＯＩトランジスタの埋め込み絶縁層までドーパント濃度を適度に高くすることができる。さらに、スペーサ構造は、実質量の歪み半導体合金をその本来の厚みで保持し、従って、効率的な歪み誘起機構が設けられる。高度なアニール技術により、過度の側方拡散が回避され、よって各々のスペーサの横幅が縮小される。これにより、トランジスタデバイスの長さが縮小される。従って、低減された接合容量との組み合わせにおいて、縮小した横寸法に基づいて電荷キャリア移動度を高めることができる。
（もっと読む）

【課題】チャネルドープまたはチャネル領域を微細加工することなく、容易にしきい値電圧の制御が可能なＭＯＳトランジスタを具備する半導体装置を提供することを課題とする。
【解決手段】ＭＯＳトランジスタにおいて、ソース領域及びドレイン領域と、ソース領域及びドレイン領域とは逆極性の不純物元素を添加してチャネル領域に隣接して形成した不純物領域と、でＰＮ接合ダイオードを形成する。そして、不純物領域の不純物濃度の範囲は、ソース領域及びドレイン領域と、不純物領域と、がＰＮ接合ダイオードを形成できる濃度範囲で添加されているものとする。 （もっと読む）

【課題】チャネルドープによるしきい値電圧の制御を行うことなく、容易にしきい値電圧制御を可能とする蓄積モードトランジスタから構成された半導体装置を提供する。
【解決手段】蓄積モードトランジスタにおいて、ソース領域及びドレイン領域と、ソース領域及びドレイン領域とは逆極性の不純物元素を添加してチャネル領域に隣接して形成した不純物領域と、でＰＮ接合ダイオードを形成する。そして、不純物領域の不純物濃度の範囲は、ソース領域及びドレイン領域と、不純物領域と、がＰＮ接合ダイオードを形成できる濃度範囲で添加されているものとする。 （もっと読む）

【課題】 半導体装置の電気的な特性を向上させるための、半導体装置の半製品およびその結晶化方法を提供すること。
【解決手段】 半導体装置の半製品の非晶質半導体層を結晶化方法は、結晶化用レーザ光として温度勾配を有する照射強度分布のレーザ光を絶縁層および窒素含有層を通して前記非晶質の半導体層へ照射するレーザ光照射工程と、前記窒素含有層は入射する前記レーザ光の少なくとも一部を吸収して蓄熱する工程と、前記非晶質の半導体層の前記温度勾配を有する照射強度分布のレーザ光により照射された領域は溶融する溶融工程と、溶融後の冷却時に蓄熱工程での蓄熱が熱源として作用し冷却速度を緩和する工程と、前記レーザ光照射工程を２回以上行う工程とを具備してなる。 （もっと読む）

【課題】ボディ電位固定の安定化及び絶縁ゲート型のトランジスタの性能維持を共に満足したＳＯＩ構造の半導体装置及びその製造方法を得る。
【解決手段】ポリシリコンゲート６及びソースドレイン拡散領域１１ａを含むＭＯＳトランジスタＱ１１はボディ及びボディ近傍領域Ａ１及びボディ周辺領域Ａ２に形成される。ポリシリコンゲート６下のＳＯＩ層２であるボディ領域及びその近傍領域であるボディ及びボディ近傍領域Ａ１はボディＳＯＩ厚ｄ１１を有し、ソースドレイン拡散領域１１ａの主要部が形成されるボディ周辺領域Ａ２はボディ周辺ＳＯＩ厚ｄ１２を有する。ボディ及びボディ近傍領域Ａ１の方が、ボディ周辺領域Ａ２より深く形成されている分、ボディＳＯＩ厚ｄ１１＞ボディ周辺ＳＯＩ厚ｄ１２の関係を呈しており、ソースドレイン領域形成高さＨsdと、ゲートチャネル形成高さＨgcとは、ほぼ同程度の高さで形成される。 （もっと読む）

【課題】寄生ダイオードの動作を制御して、貫通電流の発生を抑制することができる半導体装置を提供する。
【解決手段】ｎ導電型の半導体層と、半導体層の一面側の表層に形成されたｐ導電型のベース領域と、ベース領域の表層に形成されたｎ導電型のソース領域と、ベース領域の表層において、ソース領域に隣接して形成されたベース領域よりも不純物濃度の高いｐ導電型のベースコンタクト領域と、半導体層での少なくともベース領域の一部領域に対し、ゲート絶縁膜を介して配置されたゲート電極と、を有するＤＭＯＳ素子を備えた半導体装置であって、ベース領域内に、印加される電位をソース領域の電位に対して所定電位に切り替えることにより、ベース領域と半導体層との間に構成される寄生ダイオードと高濃度領域の一部であるベースコンタクトとの間の電流経路を塞ぐように、ベース領域内に空乏層を形成するトレンチゲート電極が形成されている。 （もっと読む）

【課題】しきい値電圧の変動などに代表される素子特性の劣化を抑制しながら微細化を図ることができる半導体装置およびその製造技術を提供する。
【解決手段】ソース領域あるいはドレイン領域を構成する不純物拡散領域であって、ゲート電極Ｇに整合して形成されたｎ^＋型半導体領域ＮＲ１をＭＩＳＦＥＴのチャネル領域よりも上部に形成し、かつ、ｎ^＋型半導体領域ＮＲ１のうちチャネル領域に隣接する隣接領域の深さをチャネル領域の底部と同等になるように構成する。さらに、ｎ^＋型半導体領域ＮＲ１の不純物拡散を抑制するためにｎ^＋型半導体領域ＮＲ１に接触するように形成されるｐ型半導体領域ＰＲを、チャネル領域へ入り込まないように構成して、ｎ^＋型半導体領域ＮＲ１とチャネル領域がｐ型半導体領域ＰＲを介さず直接接触するようにする。 （もっと読む）

【課題】傾斜型積み上げソース／ドレイン構造のＭＩＳトランジスタを高速化する。
【解決手段】ＭＩＳトランジスタは、基板１上のゲート電極４と、基板１上にゲート電極４の側壁に沿う側壁絶縁膜６ａと、基板１の主面に一端がゲート電極４の側壁下のソース／ドレイン半導体領域３と、ソース／ドレイン半導体領域３上に第１の側壁絶縁膜６ａに接する積み上げ層５ａと、積み上げ層５ａ上に側壁絶縁膜６ａに沿う側壁絶縁膜６ｂと、積み上げ層５ａ上に側壁絶縁膜６ｂに接する積み上げ層５ｂと、を備える。 （もっと読む）

【課題】 ＣＭＯＳ回路の性能を更に最適化するための改良されたハイブリッド基板およびその形成方法を提供する。
【解決手段】 異なる結晶方位の半導体アイランドによって特徴付けられるハイブリッド基板、および、かかる基板を形成する方法である。この方法は、ＳＩＭＯＸプロセスを用いて絶縁層を形成することを伴う。絶縁層は、異なる結晶方位の少なくとも１つのアイランドを、相互に位置合わせされたデバイスおよび本体領域に分割することができる。本体領域は、デバイス領域に対して電気的に浮遊状態とすることができる。 （もっと読む）

【課題】ソース・ドレイン部の寄生抵抗を安定的に低減できる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】半導体からなる支持基板と、前記支持基板の上に設けられ、開口を有する絶縁層と、前記絶縁層の上に立設されたチャネル部と、前記チャネル部を挟んでその両側において前記支持基板から前記開口に設けられた埋め込み領域と、前記埋め込み領域の上に設けられ前記チャネル部に接続されたソース・ドレイン部と、を有する半導体フィンと、前記チャネル部の側面を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記チャネル部の前記側面に対向して設けられたゲート電極と、を備えたことを特徴とする半導体装置を提供する。 （もっと読む）

【課題】高耐圧横型ＩＧＢＴにおいて耐圧向上を図ることができる半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１０１上に分離絶縁膜１０２を介して設けられた第１導電型（Ｐ）のＳＯＩ層１０３にベース領域１０５が形成され、ＳＯＩ層にベース領域と隣接してドリフト領域が形成され、ベース領域の表面にエミッタ領域１０６が形成され、ドリフト領域とエミッタ領域の間におけるベース領域の上にゲート絶縁膜１０８を介して制御電極部１０９が形成され、ドリフト領域と隣接してベース領域とは反対側の位置にＳＯＩ層の表面より分離絶縁膜にまで到達するようにバッファ領域が形成され、バッファ領域１１５の表面にコレクタ領域１１６が形成され、ドリフト領域１０４と分離絶縁膜の間に拡散領域１１７が形成され、拡散領域は分離絶縁膜の上部に接し、バッファ領域に隣接している。 （もっと読む）

【目的】静電破壊に対して必要な保護性能を備える共に製造が容易な半導体集積回路及び製造方法を提供する。
【構成】埋め込み酸化膜上に形成されるＳＯＩ層の一部を各々が含む複数のＭＯＳＦＥＴを含み、該複数のＭＯＳＦＥＴのうちの少なくとも１つがＥＳＤ保護トランジスタとして動作する半導体集積回路であり、該ＥＳＤ保護トランジスタは、該ＳＯＩ層上に形成されているゲート領域と、第１導電型を有すると共に該ＳＯＩ層のうちで該ゲート領域と該埋め込み酸化膜との間に形成されている第１導電型領域と、第２導電型を有すると共に該ＳＯＩ層のうちで該第１導電型領域を挟んで互いに対向する２つの第２導電型領域とを含み、 該第１導電型領域は、第１導電型濃度の高い領域をその深さ方向の中間位置よりも該埋め込み酸化膜に近い方に有する。 （もっと読む）

半導体デバイスのドレイン領域にレセス(28)と、ソース領域にレセス(26)とを包含する半導体デバイスを形成する方法。該方法は更に、ソース領域のレセス(26)に第１の半導体材料層(32)と、ドレイン領域のレセス(28)に第２の半導体材料層(34)とを形成することを有し、第１の半導体材料層(32)と第２の半導体材料層(34)の各々が、第１の元素の原子濃度と第２の元素の原子濃度との第１の比を備えたストレッサー材料を用いて形成され、第１の元素が、ドーピング材料の第１の濃度レベルを備えたシリコンであることを特徴とする。該方法は更に、第１の半導体材料層(32)の上に横たわる追加の半導体材料層(36,38,40,42)と、第１の元素の原子濃度と第２の元素の原子濃度との異なる比率を備えた第２の半導体材料層(34)とを有する。
（もっと読む）

適切に設計された製造フローに従ってＳＯＩデバイス（２００、３００）の基板ダイオードが形成され、ダイオード特性に実質的に影響を及ぼすことなく、トランジスタの性能を強化するメカニズムが実装される。一形態では、基板ダイオードの各々の開口部（２１１Ａ、２１１Ｂ、３１１Ａ、３１１Ｂ）は、ドレインおよびソース領域（２３７、３３７）を画定するために用いられる対応のサイドウォールスペーサ構造（２３６、３３６）を形成後に形成され、これにより、ダイオード領域において、側方向に著しくドーパントが拡散する。これにより、トランジスタデバイス（２３０Ａ、２３０Ｂ、３３０Ａ、３３０Ｂ）のスペーサ（２３６、３３６）除去に基づく後続のシリサイデーションシーケンスの間、プロセスマージンが十分に与えられる。さらなる形態では、これに加えて、あるいはこれに代えて、各々のトランジスタデバイス（２３０Ａ、２３０Ｂ、３３０Ａ、３３０Ｂ）の構造に実質的に影響を及ぼさずに、オフセットスペーサ（３６０Ｓ）が形成される。
（もっと読む）

【課題】 オーバレイ変動の有害な影響を回避するために二重応力膜がそれぞれのエッジで自己整合される構造および方法を提供する。
【解決手段】 ＰＭＯＳＦＥＴ（２００）とＮＭＯＳＦＥＴ（１００）の両方を含む集積回路では、ＰＭＯＳＦＥＴ（２００）とＮＭＯＳＦＥＴ（１００）のチャネルに異なる応力を与えるデュアル応力膜を使用することにより、両方のタイプのＦＥＴ上でキャリヤ移動度が増加される。異なるタイプの膜の間の境界に沿って両方の応力膜の層を有することの悪影響は、第１の応力膜（５０）の既存のエッジに対する第２の応力膜（７０）のエッジの自己整合を使用することによって解消される。２つの応力膜（５０，７０）間の境界では、一方の応力膜がもう一方に接するが、どちらの応力膜ももう一方の応力膜に重ならない。応力膜（５０，７０）のオーバラップを回避することにより、ＭＯＳＦＥＴチャネルに対して発揮される応力は最大限になる。第２の応力膜（７０）は上面に、第１の応力膜（５０）のエッジに自己整合される斜め（角度付けされた）レッジを有する。 （もっと読む）

【課題】部分分離領域によって素子分離された素子形成領域におけるボディ領域の電位を安定性の良く固定できるＳＯＩ構造の半導体装置を得る。
【解決手段】部分酸化膜３１によって素子分離された素子形成領域に、ソース領域５１、ドレイン領域６１及びＨゲート電極７１からなるＭＯＳトランジスタを形成する。Ｈゲート電極７１は左右（図中は上下）の“Ｉ”によって、ソース領域５１及びドレイン領域６１にゲート幅Ｗ方向に隣接して形成されるボディー領域１３とドレイン領域６１及びソース領域５１とを電気的に分離し、中央の“−”が本来のＭＯＳトランジスタのゲート電極として機能する。 （もっと読む）

【課題】チャネルエッジ部の薄膜トランジスタの特性におけるハンプに起因する回路動作の不良やリーク不良を抑制して、高品質の画像表示を可能とする。
【解決手段】チャネル層となるポリシリコン層３０１のエッジ部３０２は、非結晶領域又は微結晶領域となる。チャネルエッジ部３０２のシリコン半導体膜が微結晶又は非結晶状態になっているため、電流が極端に少なく、あるいは電流は流れない。これにより、チャネル中央部とチャネルエッジ部とでしきい値電圧Ｖｔｈが異なる特性であっても、薄膜トランジスタ全体の特性には殆ど影響がなく、ハンプに起因する表示不良が回避される。 （もっと読む）