【課題】 デュアル金属ゲートのコーナー部を有する改良された電界効果トランジスタを提供する。
【解決手段】 上記を鑑みて、改善された電界効果トランジスタ（ＦＥＴ）構造体、及び該構造体を形成する方法の実施形態が開示される。このＦＥＴ構造体の実施形態の各々は、固有のゲート構造体を組み込む。具体的には、このゲート構造体は、ＦＥＴチャネル領域の中央部分の上方の第１のセクションと、チャネル幅のエッジの上方（すなわち、チャネル領域と隣接する分離領域との間の界面の上方）の第２のセクションとを有する。第１のセクション及び第２のセクションは、これらが異なる有効仕事関数（すなわち、それぞれ第１の有効仕事関数及び第２の有効仕事関数）を有する点で異なる（すなわち、これらは、異なるゲート誘電体層及び／又は異なるゲート導体層を有する）。チャネル幅のエッジにおける閾値電圧が上昇することを確実にするように、異なる有効仕事関数が選択される。 （もっと読む）

【課題】
本発明は、ＩＧＢＴの導通損失を増加させることなく、低ノイズ特性を確保しスイッチ損失の低減が可能な半導体装置を提供することを目的とする。
【解決手段】
本発明では、上記目的を達成するために、トレンチゲート型であり、ドリフトｎ^-層１１０がフローティングｐ層１２６とトレンチゲートとの間の主表面に露出している、つまり、ドリフトｎ^-層１１０の間にフローティングｐ層を有し、このフローティングｐ層１２６がトレンチゲートから離れていることを特徴とする。 （もっと読む）

【解決手段】
シリコン／ゲルマニウム合金（２５５）を備えたＰチャネルトランジスタのＰＮ接合の近傍に拡散阻害種（２５６Ａ）を組み込むことによって、拡散関連のＰＭ接合の不均一性を低減することができ、それによりデバイス安定性を高め且つ総合的なトランジスタ性能を高めることに寄与する。拡散阻害種（２５６Ａ）は炭素、窒素等の形態で提供されてよい。 （もっと読む）

【課題】本発明は、スーパージャンクション構造を有し双方向スイッチングが可能な半導体双方向スイッチング装置を提供する。
【解決手段】二つの主電極の両方に電子とホールの制御部を設け、スーパージャンクションを構成するｎ形半導体層とｐ形半導体層における電流を制御する。 （もっと読む）

【課題】ＦｉｎＦＥＴデバイスにおいてソース・ドレイン寄生抵抗に起因する特性劣化を防止する。
【解決手段】フィン型半導体領域１０２は、ゲート幅方向に第１の幅Ｗ１を持つチャネル形成領域１０６と、ゲート幅方向に第１の幅Ｗよりも広い第２の幅Ｗ２を持つソース・ドレイン形成領域１０７とを有する。チャネル形成領域１０６の全体、及びソース・ドレイン形成領域１０７のうちチャネル形成領域１０６の両側に隣接する部分を覆うようにゲート電極１０４が形成されている。 （もっと読む）

【課題】薄膜トランジスタのオフ電流を低減させ、オン電流を向上させ、電気特性のばらつきを低減させる。
【解決手段】薄膜トランジスタのチャネル形成領域を形成する半導体層の構成として、ゲート絶縁層側に複数の結晶領域を含む第１の半導体層を配置し、ソース領域およびドレイン領域側に非晶質構造を有する第２の半導体層を配置し、第１の半導体層と第２の半導体層との間にキャリアの流れを遮断しない厚さで絶縁層を配置する。第１の半導体層はゲート絶縁層と接する面に設けられる。第２の半導体層は、第１の半導体層がゲート絶縁層と接する面とは反対側に設けられる。 （もっと読む）

【課題】薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置を提供する。
【解決手段】基板と、前記基板上に位置し、チャネル領域、ソース／ドレイン領域及びボディコンタクト領域を含む半導体層と、前記半導体層上に位置し、前記ボディコンタクト領域を露出させたゲート絶縁膜と、前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出された前記ボディコンタクト領域と接しているシリコン膜と、前記シリコン膜上に位置しているゲート電極と、前記ゲート電極上に位置している層間絶縁膜と、前記層間絶縁膜上に位置し、前記ソース／ドレイン領域と電気的に接続されたソース／ドレイン電極とを含み、前記ボディコンタクト領域は前記半導体層のエッジ領域内に形成されたことを特徴とする薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置に関する。 （もっと読む）

【課題】高性能かつばらつきの小さい金属酸化物半導体装置を提供する。
【解決手段】金属酸化物をチャネルに用いる電界効果型トランジスタであって、 前記金属酸化物中にチャネル領域と、前記チャネル領域に比べて酸素濃度が低く導電性の高いソース領域及びドレイン領域とを有し、前記チャネル領域は半導体性を示し、かつ表面から深さが増すにつれて酸素濃度が低くなっている。 （もっと読む）

【課題】微細化が進んだ半導体装置の短チャネル効果を防ぎ、特性を向上させることができる半導体装置の提供を課題とする。
【解決手段】単結晶シリコン基板上に形成された酸化膜と、酸化膜上に形成された単結晶シリコン層と、単結晶シリコン層上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたポリシリコンとシリサイドでなるゲート電極と、ゲート電極の側面に形成された窒化シリコンからなるサイドウォールと、ゲート電極と、サイドウォールと単結晶シリコン層上に形成された窒化シリコンからなる層間絶縁膜を有し、単結晶シリコン層はチャネル形成領域、ソース領域、ドレイン領域を有し、ソース領域、ドレイン領域はシリサイドを有し、シリサイドと接して層間絶縁膜が形成されており、単結晶シリコン層は（１００）面を上面に有する半導体装置を提供する。 （もっと読む）

【課題】製造後の閾値制御を可能なナノワイヤトランジスタおよびこのナノワイヤトランジスタを備える半導体集積回路を提供する。
【解決手段】第１の半導体１６で形成されるコアと、第２の半導体１８で形成されるシェルとのコア／シェル構造を有するナノワイヤのチャネル領域２０と、このチャネル領域２０を取り囲むゲート絶縁膜２２と、ゲート絶縁膜２２を取り囲むゲート電極２４と、チャネル領域２０の両端のソース／ドレイン領域２６を備える。そして、第１の半導体１６と第２の半導体１８がヘテロ接合を形成し、第２の半導体１８中に、Ｉｎ、Ｔｌ、Ｐｂ、Ｂｅ、Ｔｉが１×１０^１７ａｔｏｍｓ／ｃｍ^３以上、または、Ｂ、Ａｌ、Ｇａ、Ａｓが１×１０^２０ａｔｏｍｓ／ｃｍ^３以上含有されていることを特徴とするナノワイヤトランジスタ１０およびこれを備える半導体集積回路。 （もっと読む）

【課題】本発明は、従来のゲート−ボディーコンタクト薄膜トランジスタ構造に比べて素子内で占める面積が減少した薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置を提供する。
【解決手段】本発明は基板と；基板上に位置し、チャネル領域、ソース／ドレイン領域及びボディーコンタクト領域を含む半導体層と；半導体層上に位置し、ボディーコンタクト領域を露出させるゲート絶縁膜と；ゲート絶縁膜上に位置し、ゲート絶縁膜により露出されたボディーコンタクト領域と接するゲート電極と；ゲート電極上に位置する層間絶縁膜；及び層間絶縁膜上に位置し、ソース／ドレイン領域と電気的に連結されるソース／ドレイン電極を含み、ボディーコンタクト領域は半導体層のエッジ領域内に形成されたことを特徴とする薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置を提供する。 （もっと読む）

【課題】従来のＳＯＩ基板を用いたＭＯＳ型トランジスタは、ハンプ特性と基板浮遊効果を抑制すると接合耐圧低下が発生するという問題があった。
【解決手段】本発明の半導体装置は、ＭＯＳ型トランジスタを構成する活性領域とその周囲の素子分離領域との間に、不純物濃度が異なる２種類の不純物形成領域を設け、ハンプ特性を抑制するための領域として設ける第１の不純物形成領域の不純物濃度は高く、接合耐圧低下を招く領域として設ける第２の不純物形成領域の不純物濃度を低くすることで、接合耐圧を低下させずに、ハンプ特性および基板浮遊効果が改善することができる。 （もっと読む）

【課題】薄膜トランジスタを有する半導体装置を安価に大量生産することを可能にする、半導体装置の製造方法を提供する。
【解決手段】プラスチック基板１１等の基板上にアモルファスシリコン層１３を形成する工程と、アモルファスシリコン層１３をパターニングして、薄膜トランジスタとなる所定のパターンを形成する工程と、その後、パターニングされたアモルファスシリコン層１３を結晶化する工程とを有して、薄膜トランジスタを有する半導体装置を製造する。 （もっと読む）

【課題】第２半導体層の剥離防止と、第２半導体層の面積増大とを両立できるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】ＳＢＳＩ法において、ＳｉＧｅ層を除去するための溝を形成する際に、ＳＯＩ層５を第１領域５ａ、第２領域５ｂ及び第３領域５ｃを有する形状に形成する。ここで、第１領域５ａは、平面視でＹ方向から支持体穴ｈにより挟まれる領域である。また、第２領域５ｂは、平面視でＹ方向から支持体穴ｈにより挟まれると共に、Ｘ方向に沿って第１領域５ａと並んで配置される領域である。第３領域５ｃは、平面視で溝Ｈに隣接した状態で、第１領域５ａと第２領域５ｂとを連結する領域である。このような方法によれば、溝Ｈの配置間隔を広げなくても、第２半導体層を平面視で延ばすことができる。 （もっと読む）

【課題】本発明の目的は、移動度が高く、高ＯＮ／ＯＦＦ比を示す薄膜電界効果型トランジスタおよびそれを用いた表示装置を提供することである。
【解決手段】基板上に、少なくとも、ゲート電極、ゲート絶縁膜、活性層、ソース電極及びドレイン電極を有する薄膜電界効果型トランジスタであって、前記活性層と前記ソース電極及び前記ドレイン電極の少なくとも一方との間に抵抗層が電気的に接続して配されていることを特徴とする薄膜電界効果型トランジスタ。 （もっと読む）

【課題】大型絶縁基板に非単結晶Ｓｉ半導体素子と単結晶Ｓｉ半導体素子とを形成し、高性能なシステムを集積化した半導体装置を製造する場合に、単結晶Ｓｉ部分の製造工程を簡略化し、かつ大型絶縁基板に転写した後、高精度のフォトリソグラフィなしに微細な単結晶Ｓｉ半導体素子の素子分離を実現し得る半導体基板、半導体装置、及びそれらの製造方法を提供する。
【解決手段】チャネル領域１７、ソース領域４及びドレイン領域５を含む活性層６を有し、ウエル構造及びチャネルストップ領域を有しない単結晶Ｓｉウエハ８と、単結晶Ｓｉウエハ８上に形成されたゲート絶縁膜３と、ゲート絶縁膜３の上に形成されたゲート電極２と、活性層６の周囲の単結晶Ｓｉウエハ８上に形成された、ゲート絶縁膜３よりも膜厚の厚いＬＯＣＯＳ酸化膜７と、ゲート電極２及びＬＯＣＯＳ酸化膜７上に形成された平坦化絶縁膜１を有する。 （もっと読む）

【課題】 基板上に形成された上面及び左右両側の側壁を備えた半導体ボディを有する半導体デバイス及びその製造方法を提供する。
【解決手段】 ゲート誘電体層が、半導体ボディの上面上及び半導体ボディの左右両側の側壁上に形成される。ゲート電極は、半導体ボディの上面上のゲート誘電体上に形成されると共に、半導体ボディの左右両側の側壁上のゲート誘電体に隣接して形成される。 （もっと読む）

【課題】ボイドのでき易い深いトレンチもしくは経済性の悪い幅広トレンチを形成せずに、高耐圧に必要なオフセットドレイン領域の幅を確保しつつ占有面積を小さくすることができる横型ＭＯＳ半導体装置を提供すること。
【解決手段】半導体基板の一方側の表面層に、それぞれ一導電型の、ソース領域１３とドレイン領域１２と、該ドレイン領域１２より低不純物濃度で互いに接するオフセットドレイン領域５とを備え、前記ソース領域１３表面と前記オフセットドレイン領域５表面に挟まれる他導電型のチャネル領域４表面にゲート絶縁膜を介して設けられるゲート電極６を有する横型ＭＯＳ半導体装置において、前記オフセットドレイン領域５に、相互に並列で蛇行状の平面パターンであって表面から垂直に形成されるトレンチ列８を備え、該トレンチ列８に電流阻害材料７が充填されている横型ＭＯＳ半導体装置とする。 （もっと読む）

【課題】工程を増やすことなく、１枚のマザーガラス基板上に所望の部分にそれぞれ精密に配線の側面の角度を異ならせた配線を提供することを課題とする。
【解決手段】多階調マスクを用いることで１つのフォトレジスト層を１枚のマザーガラス基板から遠ざかる方向に向かって断面積が連続的に減少するテーパ形状を有するフォトレジスト層を形成する。１本の配線を形成する際、１枚のフォトマスクを用い、金属膜を選択的にエッチングすることで、場所によって側面形状（具体的には基板主平面に対する角度）が異なる１本の配線を得る。 （もっと読む）

【課題】ＭＯＳトランジスタの寄生抵抗の低減化を図るとともに、ソース・ドレイン領域及びエクステンション部を構成するエピタキシャル成長領域の安定化を図った半導体装置の製造方法を得る。
【解決手段】ポリシリコンゲート５の側面にオフセット部をオフセットスペーサ用酸化膜３１及びオフセットスペーサ用窒化膜３２の２層構造で形成し、さらにその側面にサイドウォール用酸化膜３３及びダミーサイドウォール用窒化膜を形成した後、当該ダミーサイドウォール用窒化膜を熱燐酸を用いて除去する。その結果、選択エピ成長領域１２とポリシリコンゲート５との間に段差部１９が形成される。そして、ポリシリコンゲート５、上記酸化膜及び窒化膜３１〜３３をマスクとして、ゲート外ＳＯＩ領域３ｅ、選択エピ成長領域１１及び１２にＥｘｔ用不純物２２及びＨａｌｏ用不純物２３を順次注入，拡散する。 （もっと読む）