薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置
【課題】本発明は、従来のゲート−ボディーコンタクト薄膜トランジスタ構造に比べて素子内で占める面積が減少した薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置を提供する。
【解決手段】本発明は基板と;基板上に位置し、チャネル領域、ソース/ドレイン領域及びボディーコンタクト領域を含む半導体層と;半導体層上に位置し、ボディーコンタクト領域を露出させるゲート絶縁膜と;ゲート絶縁膜上に位置し、ゲート絶縁膜により露出されたボディーコンタクト領域と接するゲート電極と;ゲート電極上に位置する層間絶縁膜;及び層間絶縁膜上に位置し、ソース/ドレイン領域と電気的に連結されるソース/ドレイン電極を含み、ボディーコンタクト領域は半導体層のエッジ領域内に形成されたことを特徴とする薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置を提供する。
【解決手段】本発明は基板と;基板上に位置し、チャネル領域、ソース/ドレイン領域及びボディーコンタクト領域を含む半導体層と;半導体層上に位置し、ボディーコンタクト領域を露出させるゲート絶縁膜と;ゲート絶縁膜上に位置し、ゲート絶縁膜により露出されたボディーコンタクト領域と接するゲート電極と;ゲート電極上に位置する層間絶縁膜;及び層間絶縁膜上に位置し、ソース/ドレイン領域と電気的に連結されるソース/ドレイン電極を含み、ボディーコンタクト領域は半導体層のエッジ領域内に形成されたことを特徴とする薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置を提供する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置に係り、さらに詳細には半導体層のチャネル領域と連結するエッジ領域を露出させるゲート絶縁膜を形成して、前記露出したエッジ領域を、ゲート電極とゲート−ボディーコンタクトをするためのボディーコンタクト領域として利用することによって、従来の半導体層でボディーコンタクト領域を別途に延長形成することがなくゲート−ボディーコンタクト薄膜トランジスタを具現することができる薄膜トランジスタ、その製造方法及びこれを利用する有機電界発光表示装置に関する。
【背景技術】
【0002】
一般的に、多結晶シリコン層は高い電界効果移動度と高速動作回路に適用が可能であり、CMOS回路構成が可能であるという長所があって薄膜トランジスタ用半導体層の用途で多く用いられている。このような多結晶シリコン層を利用した薄膜トランジスタは主に能動マトリックス液晶ディスプレイ装置(AMLCD)のスイッチング素子と能動行列有機電界発光素子(AMOLED)のスイッチング素子及び駆動素子に用いられる。
【0003】
前記能動マトリックス液晶ディスプレイ装置や能動行列有機電界発光素子のような能動行列平板表示装置に用いられる多結晶シリコン薄膜トランジスタは一般的に島状の半導体層がフローティングされているフローティングボディー多結晶シリコン薄膜トランジスタ(floating body poly−Si TFT)である。前記フローティングボディー多結晶シリコン薄膜トランジスタは大きさが縮小されるに従ってドレイン電流の飽和領域が減少すると同時にドレイン電流が減少する問題点がある。
【0004】
それでこれを解決するために半導体層とゲート電極が連結されたゲート−ボディーコンタクト薄膜トランジスタ(gate−body contact TFT)が提案された。前記ゲート−ボディーコンタクト薄膜トランジスタ構造では低いゲート電圧でしきい電圧以下の傾斜(subthreshold slope)値が改善され、低いゲート電圧で高いドレイン電流を得ることができる。したがって低いゲート電圧でもオン/オフ特性を具現することができるため低消費電力で平板表示装置を駆動することが可能であるという長所がある。
【0005】
従来にはゲート−ボディーコンタクト薄膜トランジスタを具現するためにボディーコンタクト領域を具備しない既存の半導体層にゲート電極とコンタクトするためのボディーコンタクト領域を別途に延長形成した。しかしこのようにボディーコンタクト領域を別途に延長形成する場合には半導体層及びボディーコンタクト領域が占める面積が広くなって素子の集積化に適切でない問題点がある。
【特許文献1】大韓民国出願公開第2005−0036625号明細書
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明はゲート−ボディーコンタクト薄膜トランジスタを形成することにおいて、半導体層のエッジ領域をボディーコンタクト領域として利用して、ボディーコンタクト領域を具備しない従来の半導体層領域に別途のボディーコンタクト領域を延長形成することなくゲート−ボディーコンタクト構造を具現することによって、従来のゲート−ボディーコンタクト薄膜トランジスタ構造に比べて素子内で占める面積が減少した薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置を提供することに目的がある。
【課題を解決するための手段】
【0007】
前記した目的を達成するために本発明は基板と;前記基板上に位置し、チャネル領域、ソース/ドレイン領域及びボディーコンタクト領域を含む半導体層と;前記半導体層上に位置し、前記ボディーコンタクト領域を露出させるゲート絶縁膜と;前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出した前記ボディーコンタクト領域と接するゲート電極と;前記ゲート電極上に位置する層間絶縁膜;及び前記層間絶縁膜上に位置し、前記ソース/ドレイン領域と電気的に連結されるソース/ドレイン電極を含み、前記ボディーコンタクト領域は前記半導体層のエッジ領域内に形成されたことを特徴とする薄膜トランジスタを提供する。
【0008】
また本発明は基板を提供して、前記基板上に位置する半導体層を形成して、前記半導体層上に前記半導体層のエッジ領域の一部または全部を露出させるゲート絶縁膜を形成して、前記ゲート絶縁膜上に前記ゲート絶縁膜により露出した前記半導体層のエッジ領域と接するようにゲート電極を形成して、前記ゲート電極上に層間絶縁膜を形成して、前記層間絶縁膜上に前記半導体層のソース/ドレイン領域と電気的に連結されるソース/ドレイン電極を形成することを含むことを特徴とする薄膜トランジスタの製造方法を提供する。
【0009】
また本発明は基板と;前記基板上に位置し、チャネル領域、ソース/ドレイン領域及びボディーコンタクト領域を含む半導体層と;前記半導体層上に位置し、前記ボディーコンタクト領域を露出させるゲート絶縁膜と;前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出した前記ボディーコンタクト領域と接するゲート電極と;前記ゲート電極上に位置する層間絶縁膜と;前記層間絶縁膜上に位置し、前記ソース/ドレイン領域と電気的に連結されるソース/ドレイン電極と;前記ソース/ドレイン電極と電気的に連結された第1電極と;前記第1電極上に位置し、発光層を含む有機膜層;及び前記有機膜層上に位置する第2電極を含み、前記ボディーコンタクト領域は前記半導体層のエッジ領域内に形成されたことを特徴とする有機電界発光表示装置を提供する。
【発明の効果】
【0010】
ゲート−ボディーコンタクト薄膜トランジスタを具現することにおいて、半導体層のエッジ領域をボディーコンタクト領域で利用して、ボディーコンタクト領域を具備しない従来の半導体層領域に別途のボディーコンタクト領域を延長形成しないながらゲート−ボディーコンタクト構造を具現することによって、従来のゲート−ボディーコンタクト薄膜トランジスタ構造に比べて素子内で占める面積が減少した薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置を提供することができる。
【発明を実施するための最良の形態】
【0011】
以下、本発明をさらに具体的に説明するために本発明による好ましい実施形態を添付した図面を参照してさらに詳細に説明する。しかし本発明はここで説明する実施形態に限定されず、他の形態に具体化することができる。
【実施例1】
【0012】
図1Aないし図5Bは本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図1A、図2A、図3A、図4A及び図5Aは平面図であり、図1B、図2B、図3B、図4B及び図5Bは図1A、図2A、図3A、図4A及び図5AのA−A′線による断面構造を示した断面図である。
【0013】
まず、図1A及び図1Bに示したようにガラスまたはプラスチックのような基板100上にバッファー層101を形成する。前記バッファー層101は化学的気相蒸着(Chemical Vapor Deposition)法または物理的気相蒸着(Physical Vapor Deposition)法を利用して、また、シリコン酸化膜またはシリコン窒化膜のような絶縁膜を利用して単層またはこれらの複層で形成する。この時前記バッファー層101は、前記基板100で発生する水分または不純物の拡散を防止したり、結晶化時の熱の伝達速度を調節することによって、非晶質シリコン層の結晶化を十分に行わせることができるようにする役割を果たす。
【0014】
続いて、前記バッファー層101上に多結晶シリコン層102を形成する。前記多結晶シリコン層102は非晶質シリコン層をRTA(Rapid Thermal Annealing)工程、SPC法(Solid Phase Crystallization)、ELA法(Excimer Laser Crystallization)、MIC法(Metal Induced Crystallization)、MILC法(Metal Induced Lateral Crystallization)、SLS法(Sequential Lateral Solidification)、またはSGS法(Super Grain Silicon)等のような結晶化法で結晶化して形成することができる。
【0015】
続いて前記多結晶シリコン層102上に絶縁膜103を形成する。前記絶縁膜物質103はシリコン酸化膜、シリコン窒化膜またはこれらの二重層であることができる。
【0016】
続いて図2A及び図2Bを参照すると、前記多結晶シリコン層102及び前記絶縁膜103をパターニングする。前記多結晶シリコン層102をパターニングして半導体層104を形成して、前記絶縁膜103が前記半導体層104のエッジ領域106を露出させるようにパターニングしてゲート絶縁膜105を形成する。
【0017】
ここで、前記半導体層104のソース領域(図3Aの107)とドレイン領域(図3Aの108)を結ぶ線と平行する方向を前記半導体層104の長さ方向といい、前記ソース領域(図3Aの107)と前記ドレイン領域(図3Aの108)を結ぶ線と垂直な方向を前記半導体層104の幅方向といい、露出させようとする前記半導体層104のエッジ領域106は前記半導体層104の幅を決定する端から一定幅ぐらい離れた領域をいう。そして本明細書で長さは半導体層のソース領域とドレイン領域を結ぶ線と平行な方向の距離を言って、幅といえばソース領域とドレイン領域を結ぶ線と垂直な方向の距離を言う。
【0018】
前記絶縁膜103が前記多結晶シリコン層102よりオーバーエッチングされるようにエッチング条件を調節して、一回のパターニング工程で前記ゲート絶縁膜105が前記半導体層104のエッジ領域106を露出するように形成することができる。例えば、上部にある前記絶縁膜103のCDバイアスを下部にある前記多結晶シリコン層102のCDバイアスより大きくすれば、一回のパターニング工程で前記ゲート絶縁膜105が前記半導体層104のエッジ領域106を露出するように形成することができる。
【0019】
前記エッジ領域106の一方向の幅(a)は0μmより大きく0.1μm以下とすることができる。前記幅範囲である場合、既存の半導体層のチャネル領域の面積を大幅に減少させることなく、別途に延長形成されたボディーコンタクト領域がなくてもゲート−ボディーコンタクト薄膜トランジスタ構造を形成するのに好ましい。
【0020】
続いて図3A及び図3Bを参照すると、前記ゲート絶縁膜105により露出した前記半導体層104のエッジ領域106にN型またはP型不純物を注入する。前記エッジ領域106に注入される不純物は前記半導体層104のソース/ドレイン領域に注入される不純物とは反対導電型を有する不純物を注入する。このようにすることによって、前記半導体層104のソース/ドレイン領域と前記エッジ領域106はPNPまたはNPN形態になって、前記ソースまたはドレイン領域から電流が流れる時、前記エッジ領域を介しては流れることができなくなる。前記不純物でP型不純物はホウ素(B)、アルミニウム(Al)、ガリウム(Ga)及びインジウム(In)で構成される群で選択することができて、前記N型不純物は燐(P)、砒素(As)及びアンチモン(Sb)等で構成される群で選択することができる。
【0021】
続いて前記半導体層104のソース/ドレイン領域107、108が形成される領域に、前記エッジ領域106に注入された不純物と反対導電型を有する不純物を注入して、前記半導体層104のソース/ドレイン領域107、108を形成する。前記ソース領域とドレイン領域間に位置する領域のうちで、前記エッジ領域106以外の領域がチャネル領域109になる。そして前記エッジ領域106のうち、前記ソース領域とドレイン領域間に位置して、前記チャネル領域109に連結された領域がボディーコンタクト領域110になる。
【0022】
不純物を注入して前記ソース/ドレイン領域107、108を形成することはソース/ドレイン領域になる領域を露出させるフォトレジストパターンを形成して、前記フォトレジストパターンをマスクとして利用して不純物を注入して形成することもでき、または後続して形成されるゲート電極をマスクとして不純物を注入して形成することもできる。
【0023】
続いて図4A及び図4Bを参照すると、前記ゲート絶縁膜105上にゲート電極物質を蒸着して、パターニングして前記半導体層104のチャネル領域109及びボディーコンタクト領域110と重なるようにゲート電極111を形成する。前記ゲート電極111はアルミニウム(Al)またはアルミニウム−ネオジム(Al−Nd)のようなアルミニウム合金の単一層や、クロム(Cr)またはモリブデン(Mo)合金上にアルミニウム合金が積層された多重層であることができる。ここで前記絶縁膜103が前記ボディーコンタクト領域110を露出するようにパターニングされているので、前記上部に形成されたゲート電極111が前記ボディーコンタクト領域110と接してゲート−ボディーコンタクト薄膜トランジスタを具現するようになる。本発明では前記ゲート絶縁膜105が前記半導体層104のエッジ領域106を露出するように形成して、前記エッジ領域106のうち前記チャネル領域109と連結したエッジ領域をボディーコンタクト領域110として形成することによって、前記チャネル領域109と対応する領域に形成された前記ゲート絶縁膜105の幅(b)は、前記チャネル領域109及び前記ボディーコンタクト領域110の幅の合計より小さい。
【0024】
一般的に、半導体層は、基板全面にかけて多結晶シリコン層を形成して、前記多結晶シリコン層上にフォトレジスタパターンを形成した後、前記フォトレジスタパターンをマスクとして前記多結晶シリコン層をエッチングすることによって形成されるようになるが、前記多結晶シリコン層をエッチングする時、前記半導体層のエッジ領域部分はエッチング時に用いられるエッチング溶液やプラズマにより損傷を受けるようになる。
【0025】
また、前記エッジ領域部分のフォトレジストの残留等により前記半導体層の特性が不均一になったり悪くなったりする。これにより、前記半導体層を含む薄膜トランジスタはしきい電圧(Threshold Voltage)またはS−ファクター(factor)等のような特性が変化するようになって、薄膜トランジスタの特性を示すI−V曲線でハンプ(hump)等が発生する等の問題を起こすようになる。前記したような問題は、前記損傷されたエッジ領域部分がチャネル領域として利用されるために発生するものであるが、本発明では前記エッジ領域のうちチャネル領域と接する領域に前記ソース/ドレイン領域と反対導電型を有する不純物を注入して前記エッジ領域に電流が流れることをできなくして、チャネル領域として利用しないことで、上記の問題を解決することができる。また本発明では前記領域をゲート電極とコンタクトするためのボディーコンタクト領域として利用することによって、別途のボディーコンタクト領域を延長形成することなく、既存の半導体層領域でもゲート−ボディーコンタクト薄膜トランジスタを形成することができる。
【0026】
続いて図5A及び図5Bを参照すると、前記基板100全面に層間絶縁膜112を形成する。前記層間絶縁膜112はシリコン窒化膜、シリコン酸化膜またはこれらの多重層でもある。
【0027】
続いて、前記層間絶縁膜112及び前記ゲート絶縁膜105をエッチングして前記半導体層104のソース/ドレイン領域107、108を露出させるコンタクトホール113を形成する。続いて、前記コンタクトホール113を介して前記ソース/ドレイン領域107、108と連結するソース/ドレイン電極114、115を形成する。前記ソース/ドレイン電極114、115はモリブデン(Mo)、クロム(Cr)、タングステン(W)、アルミニウム−ネオジム(Al−Nd)、チタン(Ti)、モリブデンタングステン(MoW)及びアルミニウム(Al)のうちから選択されるいずれか一つで形成することができる。
【実施例2】
【0028】
図6Aないし図8Bは本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図6A、図7A及び図8Aは平面図であり、図6B、図7B及び図8Bは図6A、図7A及び図8AのB−B′線による断面構造を示した断面図である。下記で特別に言及する場合を除いては前記実施形態で言及したことを参照する。
【0029】
まず、図6A及び図6Bに示したように基板600上にバッファー層601を形成する。続いて、前記バッファー層601上に多結晶シリコン層602を形成する。
【0030】
続いて図7A及び図7Bを参照すると、前記第1実施形態とは違い前記多結晶シリコン層602だけを先にパターニングして半導体層603を形成する。
【0031】
続いて前記基板600全面に絶縁膜を蒸着して、前記絶縁膜が前記半導体層603のエッジ領域を露出させるようにパターニングしてゲート絶縁膜604を形成する。ここで前記ゲート絶縁膜604は前記半導体層603のエッジ領域のうち少なくとも前記半導体層603のチャネルが形成される領域と連結するエッジ領域608が露出するようにしなげればならず、前記チャネル領域に連結されるエッジ領域のうち少なくとも一方向の領域608を露出させるようにパターニングする。露出する前記エッジ領域608の長さ(c)は前記チャネル領域の長さと同じであるかチャネル領域の長さより大きくすることができる。
【0032】
続いて前記ゲート絶縁膜604により露出した前記半導体層603のエッジ領域608にN型またはP型不純物を注入する。続いて前記半導体層603のソース/ドレイン領域が形成される領域に前記エッジ領域608に注入された不純物と反対導電型を有する不純物を注入して、前記半導体層603のソース/ドレイン領域605、606を形成して、チャネル領域607とボディーコンタクト領域608を定義する。
【0033】
続いて図8A及び図8Bを参照すると、前記ゲート絶縁膜604上にゲート電極物質を蒸着し、パターニングして前記半導体層603のチャネル領域607及びボディーコンタクト領域608と重なるようにゲート電極609を形成する。前記ゲート電極609が、前記パターニングされたゲート絶縁膜604により露出した前記ボディーコンタクト領域608と接してゲート−ボディーコンタクト薄膜トランジスタを具現するようになる。
【0034】
続いて前記基板全面に層間絶縁膜610を形成する。続いて前記層間絶縁膜610及び前記ゲート絶縁膜604をエッチングして前記半導体層603のソース/ドレイン領域605、606を露出させるコンタクトホール611を形成する。続いて、前記コンタクトホール611を介して前記ソース/ドレイン領域605、606と連結するソース/ドレイン電極612、613を形成する。
【実施例3】
【0035】
本発明の実施形態3では不純物が注入された前記半導体層のエッジ領域を利用して前記半導体層内の結晶化誘導金属をゲッタリングする工程を説明する。前記実施形態1及び2で前記半導体層を形成する多結晶シリコン層が、結晶化誘導金属を利用するMIC法、MILC法、またはSGS法(Super Grain Silicon)等を利用して結晶化した場合に、前記半導体層内に残存する結晶化誘導金属をゲッタリングするためである。
【0036】
前記ゲッタリング工程は前記実施形態1及び2で前記エッジ領域に不純物、特にN型不純物が注入された後に熱処理工程を行うことによって、前記半導体層、特にチャネルが形成される領域に残存する結晶化誘導金属を前記エッジ領域にゲッタリングすることを言う。
【0037】
本発明による実施形態では前記エッジ領域が前記チャネル領域と接するように形成されているので、前記エッジ領域を利用して前記ゲッタリング工程を行う場合、前記チャネル領域に存在する結晶化誘導金属が前記エッジ領域に移動するべき距離が短いので、ゲッタリング効率が著しく高くなる。
【0038】
前記熱処理工程は450℃ないし900℃の温度範囲で30秒以上10時間以下の時間の間行なう。熱処理温度を450℃未満とする場合には半導体層104、603に残存する結晶化誘導金属が十分に除去されにくい場合があり、前記熱処理温度を900℃超過する場合には高温により基板の変形が生じることがある。また、熱処理時間を30秒未満とする場合には半導体層104、603に残存する結晶化誘導金属が十分に除去されにくい場合があり、前記熱処理時間が10時間超過する場合には長時間の熱処理による基板の変形問題と薄膜トランジスタの生産費用及び収率の問題が生じることがある。
【実施例4】
【0039】
図9は本発明の一実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【0040】
図9を参照すると、前記本発明の図5Bの実施形態による薄膜トランジスタを含む前記基板100全面に絶縁膜116を形成する。前記絶縁膜116は無機膜であるシリコン酸化膜、シリコン窒化膜またはシリコンオンガラスの中から選択されるいずれか一つまたは有機膜であるポリイミド(polyimide)、ベンゾシクロブテン系樹脂(benzocyclobutene series resin)またはアクリレート(acrylate)のうちから選択されるいずれか一つで形成することができる。また前記無機膜と前記有機膜の積層構造で形成されることもできる。
【0041】
前記絶縁膜116をエッチングして前記ソースまたはドレイン電極114、115を露出させるビアホール117を形成する。前記ビアホール117を介して前記ソースまたはドレイン電極114、115のうちいずれか一つと連結される第1電極118を形成する。前記第1電極118はアノードまたはカソードで形成することができる。前記第1電極118がアノードである場合、前記アノードはITO、IZOまたはITZOのうちからいずれか一つで構成された透明導電膜で形成することができ、カソードである場合、前記カソードはMg、Ca、Al、Ag、Baまたはこれらの合金を用いて形成することができる。
【0042】
続いて、前記第1電極118上に前記第1電極118の表面一部を露出させる開口部を有する画素定義膜119を形成して、前記露出した第1電極118上に発光層を含む有機膜層120を形成する。前記有機膜層120には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層で構成される群から選択される一つまたは複数の層をさらに含むことができる。続いて、前記有機膜層120上に第2電極121を形成する。これで本発明の一実施形態による有機電界発光表示装置を完成する。
【図面の簡単な説明】
【0043】
【図1A】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図1A平面図であり、図1Bは図1AのA−A′線による断面構造を示した断面図である。
【図1B】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図1A平面図であり、図1Bは図1AのA−A′線による断面構造を示した断面図である。
【図2A】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図2Aは平面図であり、図2Bは図2AのA−A′線による断面構造を示した断面図である。
【図2B】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図2Aは平面図であり、図2Bは図2AのA−A′線による断面構造を示した断面図である。
【図3A】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図3Aは平面図であり、図3Bは図3AのA−A′線による断面構造を示した断面図である。
【図3B】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図3Aは平面図であり、図3Bは図3AのA−A′線による断面構造を示した断面図である。
【図4A】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図4Aは平面図であり、図4Bは図4AのA−A′線による断面構造を示した断面図である。
【図4B】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図4Aは平面図であり、図4Bは図4AのA−A′線による断面構造を示した断面図である。
【図5A】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図5Aは平面図であり、図5Bは図5AのA−A′線による断面構造を示した断面図である。
【図5B】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図5Aは平面図であり、図5Bは図5AのA−A′線による断面構造を示した断面図である。
【図6A】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図6Aは平面図であり、図6Bは図6AのB−B′線による断面構造を示した断面図である。
【図6B】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図6Aは平面図であり、図6Bは図6AのB−B′線による断面構造を示した断面図である。
【図7A】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図7Aは平面図であり、図7Bは図7AのB−B′線による断面構造を示した断面図である。
【図7B】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図7Aは平面図であり、図7Bは図7AのB−B′線による断面構造を示した断面図である。
【図8A】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図8Aは平面図であり、図8Bは図8AのB−B′線による断面構造を示した断面図である。
【図8B】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図8Aは平面図であり、図8Bは図8AのB−B′線による断面構造を示した断面図である。
【図9】本発明の一実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【符号の説明】
【0044】
104、603 半導体層
106 エッジ領域
110、608 ボディーコンタクト領域
109、607 チャネル領域
107、108、605、606 ソース/ドレイン領域
105、604 ゲート絶縁膜
111、609 ゲート電極
112、610 層間絶縁膜
114、115、612、613 ソース/ドレイン電極
118 第1電極
120 有機膜層
121 第2電極
【技術分野】
【0001】
本発明は薄膜トランジスタ、その製造方法、及びこれを含む有機電界発光表示装置に係り、さらに詳細には半導体層のチャネル領域と連結するエッジ領域を露出させるゲート絶縁膜を形成して、前記露出したエッジ領域を、ゲート電極とゲート−ボディーコンタクトをするためのボディーコンタクト領域として利用することによって、従来の半導体層でボディーコンタクト領域を別途に延長形成することがなくゲート−ボディーコンタクト薄膜トランジスタを具現することができる薄膜トランジスタ、その製造方法及びこれを利用する有機電界発光表示装置に関する。
【背景技術】
【0002】
一般的に、多結晶シリコン層は高い電界効果移動度と高速動作回路に適用が可能であり、CMOS回路構成が可能であるという長所があって薄膜トランジスタ用半導体層の用途で多く用いられている。このような多結晶シリコン層を利用した薄膜トランジスタは主に能動マトリックス液晶ディスプレイ装置(AMLCD)のスイッチング素子と能動行列有機電界発光素子(AMOLED)のスイッチング素子及び駆動素子に用いられる。
【0003】
前記能動マトリックス液晶ディスプレイ装置や能動行列有機電界発光素子のような能動行列平板表示装置に用いられる多結晶シリコン薄膜トランジスタは一般的に島状の半導体層がフローティングされているフローティングボディー多結晶シリコン薄膜トランジスタ(floating body poly−Si TFT)である。前記フローティングボディー多結晶シリコン薄膜トランジスタは大きさが縮小されるに従ってドレイン電流の飽和領域が減少すると同時にドレイン電流が減少する問題点がある。
【0004】
それでこれを解決するために半導体層とゲート電極が連結されたゲート−ボディーコンタクト薄膜トランジスタ(gate−body contact TFT)が提案された。前記ゲート−ボディーコンタクト薄膜トランジスタ構造では低いゲート電圧でしきい電圧以下の傾斜(subthreshold slope)値が改善され、低いゲート電圧で高いドレイン電流を得ることができる。したがって低いゲート電圧でもオン/オフ特性を具現することができるため低消費電力で平板表示装置を駆動することが可能であるという長所がある。
【0005】
従来にはゲート−ボディーコンタクト薄膜トランジスタを具現するためにボディーコンタクト領域を具備しない既存の半導体層にゲート電極とコンタクトするためのボディーコンタクト領域を別途に延長形成した。しかしこのようにボディーコンタクト領域を別途に延長形成する場合には半導体層及びボディーコンタクト領域が占める面積が広くなって素子の集積化に適切でない問題点がある。
【特許文献1】大韓民国出願公開第2005−0036625号明細書
【発明の開示】
【発明が解決しようとする課題】
【0006】
本発明はゲート−ボディーコンタクト薄膜トランジスタを形成することにおいて、半導体層のエッジ領域をボディーコンタクト領域として利用して、ボディーコンタクト領域を具備しない従来の半導体層領域に別途のボディーコンタクト領域を延長形成することなくゲート−ボディーコンタクト構造を具現することによって、従来のゲート−ボディーコンタクト薄膜トランジスタ構造に比べて素子内で占める面積が減少した薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置を提供することに目的がある。
【課題を解決するための手段】
【0007】
前記した目的を達成するために本発明は基板と;前記基板上に位置し、チャネル領域、ソース/ドレイン領域及びボディーコンタクト領域を含む半導体層と;前記半導体層上に位置し、前記ボディーコンタクト領域を露出させるゲート絶縁膜と;前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出した前記ボディーコンタクト領域と接するゲート電極と;前記ゲート電極上に位置する層間絶縁膜;及び前記層間絶縁膜上に位置し、前記ソース/ドレイン領域と電気的に連結されるソース/ドレイン電極を含み、前記ボディーコンタクト領域は前記半導体層のエッジ領域内に形成されたことを特徴とする薄膜トランジスタを提供する。
【0008】
また本発明は基板を提供して、前記基板上に位置する半導体層を形成して、前記半導体層上に前記半導体層のエッジ領域の一部または全部を露出させるゲート絶縁膜を形成して、前記ゲート絶縁膜上に前記ゲート絶縁膜により露出した前記半導体層のエッジ領域と接するようにゲート電極を形成して、前記ゲート電極上に層間絶縁膜を形成して、前記層間絶縁膜上に前記半導体層のソース/ドレイン領域と電気的に連結されるソース/ドレイン電極を形成することを含むことを特徴とする薄膜トランジスタの製造方法を提供する。
【0009】
また本発明は基板と;前記基板上に位置し、チャネル領域、ソース/ドレイン領域及びボディーコンタクト領域を含む半導体層と;前記半導体層上に位置し、前記ボディーコンタクト領域を露出させるゲート絶縁膜と;前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出した前記ボディーコンタクト領域と接するゲート電極と;前記ゲート電極上に位置する層間絶縁膜と;前記層間絶縁膜上に位置し、前記ソース/ドレイン領域と電気的に連結されるソース/ドレイン電極と;前記ソース/ドレイン電極と電気的に連結された第1電極と;前記第1電極上に位置し、発光層を含む有機膜層;及び前記有機膜層上に位置する第2電極を含み、前記ボディーコンタクト領域は前記半導体層のエッジ領域内に形成されたことを特徴とする有機電界発光表示装置を提供する。
【発明の効果】
【0010】
ゲート−ボディーコンタクト薄膜トランジスタを具現することにおいて、半導体層のエッジ領域をボディーコンタクト領域で利用して、ボディーコンタクト領域を具備しない従来の半導体層領域に別途のボディーコンタクト領域を延長形成しないながらゲート−ボディーコンタクト構造を具現することによって、従来のゲート−ボディーコンタクト薄膜トランジスタ構造に比べて素子内で占める面積が減少した薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置を提供することができる。
【発明を実施するための最良の形態】
【0011】
以下、本発明をさらに具体的に説明するために本発明による好ましい実施形態を添付した図面を参照してさらに詳細に説明する。しかし本発明はここで説明する実施形態に限定されず、他の形態に具体化することができる。
【実施例1】
【0012】
図1Aないし図5Bは本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図1A、図2A、図3A、図4A及び図5Aは平面図であり、図1B、図2B、図3B、図4B及び図5Bは図1A、図2A、図3A、図4A及び図5AのA−A′線による断面構造を示した断面図である。
【0013】
まず、図1A及び図1Bに示したようにガラスまたはプラスチックのような基板100上にバッファー層101を形成する。前記バッファー層101は化学的気相蒸着(Chemical Vapor Deposition)法または物理的気相蒸着(Physical Vapor Deposition)法を利用して、また、シリコン酸化膜またはシリコン窒化膜のような絶縁膜を利用して単層またはこれらの複層で形成する。この時前記バッファー層101は、前記基板100で発生する水分または不純物の拡散を防止したり、結晶化時の熱の伝達速度を調節することによって、非晶質シリコン層の結晶化を十分に行わせることができるようにする役割を果たす。
【0014】
続いて、前記バッファー層101上に多結晶シリコン層102を形成する。前記多結晶シリコン層102は非晶質シリコン層をRTA(Rapid Thermal Annealing)工程、SPC法(Solid Phase Crystallization)、ELA法(Excimer Laser Crystallization)、MIC法(Metal Induced Crystallization)、MILC法(Metal Induced Lateral Crystallization)、SLS法(Sequential Lateral Solidification)、またはSGS法(Super Grain Silicon)等のような結晶化法で結晶化して形成することができる。
【0015】
続いて前記多結晶シリコン層102上に絶縁膜103を形成する。前記絶縁膜物質103はシリコン酸化膜、シリコン窒化膜またはこれらの二重層であることができる。
【0016】
続いて図2A及び図2Bを参照すると、前記多結晶シリコン層102及び前記絶縁膜103をパターニングする。前記多結晶シリコン層102をパターニングして半導体層104を形成して、前記絶縁膜103が前記半導体層104のエッジ領域106を露出させるようにパターニングしてゲート絶縁膜105を形成する。
【0017】
ここで、前記半導体層104のソース領域(図3Aの107)とドレイン領域(図3Aの108)を結ぶ線と平行する方向を前記半導体層104の長さ方向といい、前記ソース領域(図3Aの107)と前記ドレイン領域(図3Aの108)を結ぶ線と垂直な方向を前記半導体層104の幅方向といい、露出させようとする前記半導体層104のエッジ領域106は前記半導体層104の幅を決定する端から一定幅ぐらい離れた領域をいう。そして本明細書で長さは半導体層のソース領域とドレイン領域を結ぶ線と平行な方向の距離を言って、幅といえばソース領域とドレイン領域を結ぶ線と垂直な方向の距離を言う。
【0018】
前記絶縁膜103が前記多結晶シリコン層102よりオーバーエッチングされるようにエッチング条件を調節して、一回のパターニング工程で前記ゲート絶縁膜105が前記半導体層104のエッジ領域106を露出するように形成することができる。例えば、上部にある前記絶縁膜103のCDバイアスを下部にある前記多結晶シリコン層102のCDバイアスより大きくすれば、一回のパターニング工程で前記ゲート絶縁膜105が前記半導体層104のエッジ領域106を露出するように形成することができる。
【0019】
前記エッジ領域106の一方向の幅(a)は0μmより大きく0.1μm以下とすることができる。前記幅範囲である場合、既存の半導体層のチャネル領域の面積を大幅に減少させることなく、別途に延長形成されたボディーコンタクト領域がなくてもゲート−ボディーコンタクト薄膜トランジスタ構造を形成するのに好ましい。
【0020】
続いて図3A及び図3Bを参照すると、前記ゲート絶縁膜105により露出した前記半導体層104のエッジ領域106にN型またはP型不純物を注入する。前記エッジ領域106に注入される不純物は前記半導体層104のソース/ドレイン領域に注入される不純物とは反対導電型を有する不純物を注入する。このようにすることによって、前記半導体層104のソース/ドレイン領域と前記エッジ領域106はPNPまたはNPN形態になって、前記ソースまたはドレイン領域から電流が流れる時、前記エッジ領域を介しては流れることができなくなる。前記不純物でP型不純物はホウ素(B)、アルミニウム(Al)、ガリウム(Ga)及びインジウム(In)で構成される群で選択することができて、前記N型不純物は燐(P)、砒素(As)及びアンチモン(Sb)等で構成される群で選択することができる。
【0021】
続いて前記半導体層104のソース/ドレイン領域107、108が形成される領域に、前記エッジ領域106に注入された不純物と反対導電型を有する不純物を注入して、前記半導体層104のソース/ドレイン領域107、108を形成する。前記ソース領域とドレイン領域間に位置する領域のうちで、前記エッジ領域106以外の領域がチャネル領域109になる。そして前記エッジ領域106のうち、前記ソース領域とドレイン領域間に位置して、前記チャネル領域109に連結された領域がボディーコンタクト領域110になる。
【0022】
不純物を注入して前記ソース/ドレイン領域107、108を形成することはソース/ドレイン領域になる領域を露出させるフォトレジストパターンを形成して、前記フォトレジストパターンをマスクとして利用して不純物を注入して形成することもでき、または後続して形成されるゲート電極をマスクとして不純物を注入して形成することもできる。
【0023】
続いて図4A及び図4Bを参照すると、前記ゲート絶縁膜105上にゲート電極物質を蒸着して、パターニングして前記半導体層104のチャネル領域109及びボディーコンタクト領域110と重なるようにゲート電極111を形成する。前記ゲート電極111はアルミニウム(Al)またはアルミニウム−ネオジム(Al−Nd)のようなアルミニウム合金の単一層や、クロム(Cr)またはモリブデン(Mo)合金上にアルミニウム合金が積層された多重層であることができる。ここで前記絶縁膜103が前記ボディーコンタクト領域110を露出するようにパターニングされているので、前記上部に形成されたゲート電極111が前記ボディーコンタクト領域110と接してゲート−ボディーコンタクト薄膜トランジスタを具現するようになる。本発明では前記ゲート絶縁膜105が前記半導体層104のエッジ領域106を露出するように形成して、前記エッジ領域106のうち前記チャネル領域109と連結したエッジ領域をボディーコンタクト領域110として形成することによって、前記チャネル領域109と対応する領域に形成された前記ゲート絶縁膜105の幅(b)は、前記チャネル領域109及び前記ボディーコンタクト領域110の幅の合計より小さい。
【0024】
一般的に、半導体層は、基板全面にかけて多結晶シリコン層を形成して、前記多結晶シリコン層上にフォトレジスタパターンを形成した後、前記フォトレジスタパターンをマスクとして前記多結晶シリコン層をエッチングすることによって形成されるようになるが、前記多結晶シリコン層をエッチングする時、前記半導体層のエッジ領域部分はエッチング時に用いられるエッチング溶液やプラズマにより損傷を受けるようになる。
【0025】
また、前記エッジ領域部分のフォトレジストの残留等により前記半導体層の特性が不均一になったり悪くなったりする。これにより、前記半導体層を含む薄膜トランジスタはしきい電圧(Threshold Voltage)またはS−ファクター(factor)等のような特性が変化するようになって、薄膜トランジスタの特性を示すI−V曲線でハンプ(hump)等が発生する等の問題を起こすようになる。前記したような問題は、前記損傷されたエッジ領域部分がチャネル領域として利用されるために発生するものであるが、本発明では前記エッジ領域のうちチャネル領域と接する領域に前記ソース/ドレイン領域と反対導電型を有する不純物を注入して前記エッジ領域に電流が流れることをできなくして、チャネル領域として利用しないことで、上記の問題を解決することができる。また本発明では前記領域をゲート電極とコンタクトするためのボディーコンタクト領域として利用することによって、別途のボディーコンタクト領域を延長形成することなく、既存の半導体層領域でもゲート−ボディーコンタクト薄膜トランジスタを形成することができる。
【0026】
続いて図5A及び図5Bを参照すると、前記基板100全面に層間絶縁膜112を形成する。前記層間絶縁膜112はシリコン窒化膜、シリコン酸化膜またはこれらの多重層でもある。
【0027】
続いて、前記層間絶縁膜112及び前記ゲート絶縁膜105をエッチングして前記半導体層104のソース/ドレイン領域107、108を露出させるコンタクトホール113を形成する。続いて、前記コンタクトホール113を介して前記ソース/ドレイン領域107、108と連結するソース/ドレイン電極114、115を形成する。前記ソース/ドレイン電極114、115はモリブデン(Mo)、クロム(Cr)、タングステン(W)、アルミニウム−ネオジム(Al−Nd)、チタン(Ti)、モリブデンタングステン(MoW)及びアルミニウム(Al)のうちから選択されるいずれか一つで形成することができる。
【実施例2】
【0028】
図6Aないし図8Bは本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図6A、図7A及び図8Aは平面図であり、図6B、図7B及び図8Bは図6A、図7A及び図8AのB−B′線による断面構造を示した断面図である。下記で特別に言及する場合を除いては前記実施形態で言及したことを参照する。
【0029】
まず、図6A及び図6Bに示したように基板600上にバッファー層601を形成する。続いて、前記バッファー層601上に多結晶シリコン層602を形成する。
【0030】
続いて図7A及び図7Bを参照すると、前記第1実施形態とは違い前記多結晶シリコン層602だけを先にパターニングして半導体層603を形成する。
【0031】
続いて前記基板600全面に絶縁膜を蒸着して、前記絶縁膜が前記半導体層603のエッジ領域を露出させるようにパターニングしてゲート絶縁膜604を形成する。ここで前記ゲート絶縁膜604は前記半導体層603のエッジ領域のうち少なくとも前記半導体層603のチャネルが形成される領域と連結するエッジ領域608が露出するようにしなげればならず、前記チャネル領域に連結されるエッジ領域のうち少なくとも一方向の領域608を露出させるようにパターニングする。露出する前記エッジ領域608の長さ(c)は前記チャネル領域の長さと同じであるかチャネル領域の長さより大きくすることができる。
【0032】
続いて前記ゲート絶縁膜604により露出した前記半導体層603のエッジ領域608にN型またはP型不純物を注入する。続いて前記半導体層603のソース/ドレイン領域が形成される領域に前記エッジ領域608に注入された不純物と反対導電型を有する不純物を注入して、前記半導体層603のソース/ドレイン領域605、606を形成して、チャネル領域607とボディーコンタクト領域608を定義する。
【0033】
続いて図8A及び図8Bを参照すると、前記ゲート絶縁膜604上にゲート電極物質を蒸着し、パターニングして前記半導体層603のチャネル領域607及びボディーコンタクト領域608と重なるようにゲート電極609を形成する。前記ゲート電極609が、前記パターニングされたゲート絶縁膜604により露出した前記ボディーコンタクト領域608と接してゲート−ボディーコンタクト薄膜トランジスタを具現するようになる。
【0034】
続いて前記基板全面に層間絶縁膜610を形成する。続いて前記層間絶縁膜610及び前記ゲート絶縁膜604をエッチングして前記半導体層603のソース/ドレイン領域605、606を露出させるコンタクトホール611を形成する。続いて、前記コンタクトホール611を介して前記ソース/ドレイン領域605、606と連結するソース/ドレイン電極612、613を形成する。
【実施例3】
【0035】
本発明の実施形態3では不純物が注入された前記半導体層のエッジ領域を利用して前記半導体層内の結晶化誘導金属をゲッタリングする工程を説明する。前記実施形態1及び2で前記半導体層を形成する多結晶シリコン層が、結晶化誘導金属を利用するMIC法、MILC法、またはSGS法(Super Grain Silicon)等を利用して結晶化した場合に、前記半導体層内に残存する結晶化誘導金属をゲッタリングするためである。
【0036】
前記ゲッタリング工程は前記実施形態1及び2で前記エッジ領域に不純物、特にN型不純物が注入された後に熱処理工程を行うことによって、前記半導体層、特にチャネルが形成される領域に残存する結晶化誘導金属を前記エッジ領域にゲッタリングすることを言う。
【0037】
本発明による実施形態では前記エッジ領域が前記チャネル領域と接するように形成されているので、前記エッジ領域を利用して前記ゲッタリング工程を行う場合、前記チャネル領域に存在する結晶化誘導金属が前記エッジ領域に移動するべき距離が短いので、ゲッタリング効率が著しく高くなる。
【0038】
前記熱処理工程は450℃ないし900℃の温度範囲で30秒以上10時間以下の時間の間行なう。熱処理温度を450℃未満とする場合には半導体層104、603に残存する結晶化誘導金属が十分に除去されにくい場合があり、前記熱処理温度を900℃超過する場合には高温により基板の変形が生じることがある。また、熱処理時間を30秒未満とする場合には半導体層104、603に残存する結晶化誘導金属が十分に除去されにくい場合があり、前記熱処理時間が10時間超過する場合には長時間の熱処理による基板の変形問題と薄膜トランジスタの生産費用及び収率の問題が生じることがある。
【実施例4】
【0039】
図9は本発明の一実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【0040】
図9を参照すると、前記本発明の図5Bの実施形態による薄膜トランジスタを含む前記基板100全面に絶縁膜116を形成する。前記絶縁膜116は無機膜であるシリコン酸化膜、シリコン窒化膜またはシリコンオンガラスの中から選択されるいずれか一つまたは有機膜であるポリイミド(polyimide)、ベンゾシクロブテン系樹脂(benzocyclobutene series resin)またはアクリレート(acrylate)のうちから選択されるいずれか一つで形成することができる。また前記無機膜と前記有機膜の積層構造で形成されることもできる。
【0041】
前記絶縁膜116をエッチングして前記ソースまたはドレイン電極114、115を露出させるビアホール117を形成する。前記ビアホール117を介して前記ソースまたはドレイン電極114、115のうちいずれか一つと連結される第1電極118を形成する。前記第1電極118はアノードまたはカソードで形成することができる。前記第1電極118がアノードである場合、前記アノードはITO、IZOまたはITZOのうちからいずれか一つで構成された透明導電膜で形成することができ、カソードである場合、前記カソードはMg、Ca、Al、Ag、Baまたはこれらの合金を用いて形成することができる。
【0042】
続いて、前記第1電極118上に前記第1電極118の表面一部を露出させる開口部を有する画素定義膜119を形成して、前記露出した第1電極118上に発光層を含む有機膜層120を形成する。前記有機膜層120には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層で構成される群から選択される一つまたは複数の層をさらに含むことができる。続いて、前記有機膜層120上に第2電極121を形成する。これで本発明の一実施形態による有機電界発光表示装置を完成する。
【図面の簡単な説明】
【0043】
【図1A】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図1A平面図であり、図1Bは図1AのA−A′線による断面構造を示した断面図である。
【図1B】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図1A平面図であり、図1Bは図1AのA−A′線による断面構造を示した断面図である。
【図2A】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図2Aは平面図であり、図2Bは図2AのA−A′線による断面構造を示した断面図である。
【図2B】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図2Aは平面図であり、図2Bは図2AのA−A′線による断面構造を示した断面図である。
【図3A】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図3Aは平面図であり、図3Bは図3AのA−A′線による断面構造を示した断面図である。
【図3B】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図3Aは平面図であり、図3Bは図3AのA−A′線による断面構造を示した断面図である。
【図4A】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図4Aは平面図であり、図4Bは図4AのA−A′線による断面構造を示した断面図である。
【図4B】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図4Aは平面図であり、図4Bは図4AのA−A′線による断面構造を示した断面図である。
【図5A】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図5Aは平面図であり、図5Bは図5AのA−A′線による断面構造を示した断面図である。
【図5B】本発明の第1実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図5Aは平面図であり、図5Bは図5AのA−A′線による断面構造を示した断面図である。
【図6A】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図6Aは平面図であり、図6Bは図6AのB−B′線による断面構造を示した断面図である。
【図6B】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図6Aは平面図であり、図6Bは図6AのB−B′線による断面構造を示した断面図である。
【図7A】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図7Aは平面図であり、図7Bは図7AのB−B′線による断面構造を示した断面図である。
【図7B】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図7Aは平面図であり、図7Bは図7AのB−B′線による断面構造を示した断面図である。
【図8A】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図8Aは平面図であり、図8Bは図8AのB−B′線による断面構造を示した断面図である。
【図8B】本発明の第2実施形態による薄膜トランジスタの製造工程の平面図及び断面図である。図8Aは平面図であり、図8Bは図8AのB−B′線による断面構造を示した断面図である。
【図9】本発明の一実施形態による薄膜トランジスタを含む有機電界発光表示装置の断面図である。
【符号の説明】
【0044】
104、603 半導体層
106 エッジ領域
110、608 ボディーコンタクト領域
109、607 チャネル領域
107、108、605、606 ソース/ドレイン領域
105、604 ゲート絶縁膜
111、609 ゲート電極
112、610 層間絶縁膜
114、115、612、613 ソース/ドレイン電極
118 第1電極
120 有機膜層
121 第2電極
【特許請求の範囲】
【請求項1】
基板と;
前記基板上に位置し、チャネル領域、ソース/ドレイン領域及びボディーコンタクト領域を含む半導体層と;
前記半導体層上に位置し、前記ボディーコンタクト領域を露出させるゲート絶縁膜と;
前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出した前記ボディーコンタクト領域と接するゲート電極と;
前記ゲート電極上に位置する層間絶縁膜;及び
前記層間絶縁膜上に位置し、前記ソース/ドレイン領域と電気的に連結されるソース/ドレイン電極を含み、
前記ボディーコンタクト領域は前記半導体層のエッジ領域内に形成されたことを特徴とする薄膜トランジスタ。
【請求項2】
前記ボディーコンタクト領域は前記チャネル領域と連結したことを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項3】
前記ボディーコンタクト領域には前記ソース/ドレイン領域と反対型の不純物を含むことを特徴とする請求項2に記載の薄膜トランジスタ。
【請求項4】
前記チャネル領域と対応する領域に形成された前記ゲート絶縁膜の幅は前記チャネル領域の幅及び前記ボディーコンタクト領域の幅の合計より小さいことを特徴とする請求項2に記載の薄膜トランジスタ。
【請求項5】
前記ボディーコンタクト領域の一方向の幅は0より大きく0.1μm以下であることを特徴とする請求項2に記載の薄膜トランジスタ。
【請求項6】
前記ボディーコンタクト領域にはN型不純物を含み、前記半導体層は結晶化誘導金属を利用して結晶化した多結晶シリコン層で形成されたことを特徴とする請求項3に記載の薄膜トランジスタ。
【請求項7】
前記ゲート絶縁膜は前記ボディーコンタクト領域以外の前記半導体層のエッジ領域の一部または全部をさらに露出させることを特徴とする請求項2に記載の薄膜トランジスタ。
【請求項8】
前記ゲート絶縁膜により露出した前記半導体層のエッジ領域は前記ソース/ドレイン領域と反対型の不純物を含むことを特徴とする請求項7に記載の薄膜トランジスタ。
【請求項9】
前記不純物が含まれた領域は前記チャネル領域の長さと同じであるか大きいことを特徴とする請求項8に記載の薄膜トランジスタ。
【請求項10】
基板を提供して、
前記基板上に位置する半導体層を形成して、
前記半導体層上に前記半導体層のエッジ領域の一部または全部を露出させるゲート絶縁膜を形成して、
前記ゲート絶縁膜上に前記ゲート絶縁膜により露出した前記半導体層のエッジ領域と接するようにゲート電極を形成して、
前記ゲート電極上に層間絶縁膜を形成して、
前記層間絶縁膜上に前記半導体層のソース/ドレイン領域と電気的に連結されるソース/ドレイン電極を形成することを含むことを特徴とする薄膜トランジスタの製造方法。
【請求項11】
前記ゲート絶縁膜により露出した前記半導体層のエッジ領域は前記半導体層のチャネル領域と連結したエッジ領域を含むことを特徴とする請求項10に記載の薄膜トランジスタの製造方法。
【請求項12】
請求項11において、
前記ゲート絶縁膜により露出されて、前記半導体層のチャネル領域と連結したエッジ領域の一方向の幅が0より大きく0.1μm以下になるように前記ゲート絶縁膜を形成することを特徴とする請求項11に記載の薄膜トランジスタの製造方法。
【請求項13】
前記ゲート絶縁膜をマスクとして、前記ゲート絶縁膜により露出した前記半導体層のエッジ領域に前記半導体層のソース/ドレイン領域と反対型の不純物を注入する工程をさらに含むことを特徴とする請求項11に記載の薄膜トランジスタの製造方法。
【請求項14】
前記半導体層及び前記ゲート絶縁膜を形成することは
多結晶シリコン層を形成して、
前記多結晶シリコン層上に絶縁膜を蒸着して、
前記多結晶シリコン層及び前記絶縁膜を一度のパターニング工程で前記半導体層及び前記ゲート絶縁膜を形成することを特徴とする請求項10に記載の薄膜トランジスタの製造方法。
【請求項15】
前記多結晶シリコン層及び前記絶縁膜を一度のパターニング工程ですることは
前記絶縁膜のCDバイアスを前記多結晶シリコン層のCDバイアスより大きくすることを特徴とする請求項14に記載の薄膜トランジスタの製造方法。
【請求項16】
前記半導体層を結晶化誘導金属を利用して結晶化した多結晶シリコン層に形成して、
前記ゲート絶縁膜をマスクとして前記ゲート絶縁膜により露出した前記半導体層のエッジ領域にN型不純物を注入して、
前記基板を熱処理して前記半導体層内に残存する前記結晶化誘導金属を前記N型不純物が注入された領域にゲッタリングすることを特徴とする請求項10に記載の薄膜トランジスタの製造方法。
【請求項17】
前記熱処理は450℃ないし900℃の温度で30秒ないし10時間の間行うことを特徴とする請求項16に記載の薄膜トランジスタの製造方法。
【請求項18】
基板と;
前記基板上に位置し、チャネル領域、ソース/ドレイン領域及びボディーコンタクト領域を含む半導体層と;
前記半導体層上に位置し、前記ボディーコンタクト領域を露出させるゲート絶縁膜と;
前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出した前記ボディーコンタクト領域と接するゲート電極と;
前記ゲート電極上に位置する層間絶縁膜と;
前記層間絶縁膜上に位置し、前記ソース/ドレイン領域と電気的に連結されるソース/ドレイン電極と;
前記ソース/ドレイン電極と電気的に連結された第1電極と;
前記第1電極上に位置し、発光層を含む有機膜層;及び
前記有機膜層上に位置する第2電極を含み、
前記ボディーコンタクト領域は前記半導体層のエッジ領域内に形成されたことを特徴とする有機電界発光表示装置。
【請求項19】
前記ボディーコンタクト領域は前記チャネル領域と連結したことを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項20】
前記ボディーコンタクト領域には前記ソース/ドレイン領域と反対型の不純物を含むことを特徴とする請求項19に記載の有機電界発光表示装置。
【請求項21】
前記チャネル領域と対応する領域に形成された前記ゲート絶縁膜の幅は前記チャネル領域の幅及び前記ボディーコンタクト領域の幅の合計より小さいことを特徴とする請求項19に記載の有機電界発光表示装置。
【請求項22】
前記ボディーコンタクト領域の一方向の幅は0より大きく0.1μm以下であることを特徴とする請求項19に記載の有機電界発光表示装置。
【請求項1】
基板と;
前記基板上に位置し、チャネル領域、ソース/ドレイン領域及びボディーコンタクト領域を含む半導体層と;
前記半導体層上に位置し、前記ボディーコンタクト領域を露出させるゲート絶縁膜と;
前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出した前記ボディーコンタクト領域と接するゲート電極と;
前記ゲート電極上に位置する層間絶縁膜;及び
前記層間絶縁膜上に位置し、前記ソース/ドレイン領域と電気的に連結されるソース/ドレイン電極を含み、
前記ボディーコンタクト領域は前記半導体層のエッジ領域内に形成されたことを特徴とする薄膜トランジスタ。
【請求項2】
前記ボディーコンタクト領域は前記チャネル領域と連結したことを特徴とする請求項1に記載の薄膜トランジスタ。
【請求項3】
前記ボディーコンタクト領域には前記ソース/ドレイン領域と反対型の不純物を含むことを特徴とする請求項2に記載の薄膜トランジスタ。
【請求項4】
前記チャネル領域と対応する領域に形成された前記ゲート絶縁膜の幅は前記チャネル領域の幅及び前記ボディーコンタクト領域の幅の合計より小さいことを特徴とする請求項2に記載の薄膜トランジスタ。
【請求項5】
前記ボディーコンタクト領域の一方向の幅は0より大きく0.1μm以下であることを特徴とする請求項2に記載の薄膜トランジスタ。
【請求項6】
前記ボディーコンタクト領域にはN型不純物を含み、前記半導体層は結晶化誘導金属を利用して結晶化した多結晶シリコン層で形成されたことを特徴とする請求項3に記載の薄膜トランジスタ。
【請求項7】
前記ゲート絶縁膜は前記ボディーコンタクト領域以外の前記半導体層のエッジ領域の一部または全部をさらに露出させることを特徴とする請求項2に記載の薄膜トランジスタ。
【請求項8】
前記ゲート絶縁膜により露出した前記半導体層のエッジ領域は前記ソース/ドレイン領域と反対型の不純物を含むことを特徴とする請求項7に記載の薄膜トランジスタ。
【請求項9】
前記不純物が含まれた領域は前記チャネル領域の長さと同じであるか大きいことを特徴とする請求項8に記載の薄膜トランジスタ。
【請求項10】
基板を提供して、
前記基板上に位置する半導体層を形成して、
前記半導体層上に前記半導体層のエッジ領域の一部または全部を露出させるゲート絶縁膜を形成して、
前記ゲート絶縁膜上に前記ゲート絶縁膜により露出した前記半導体層のエッジ領域と接するようにゲート電極を形成して、
前記ゲート電極上に層間絶縁膜を形成して、
前記層間絶縁膜上に前記半導体層のソース/ドレイン領域と電気的に連結されるソース/ドレイン電極を形成することを含むことを特徴とする薄膜トランジスタの製造方法。
【請求項11】
前記ゲート絶縁膜により露出した前記半導体層のエッジ領域は前記半導体層のチャネル領域と連結したエッジ領域を含むことを特徴とする請求項10に記載の薄膜トランジスタの製造方法。
【請求項12】
請求項11において、
前記ゲート絶縁膜により露出されて、前記半導体層のチャネル領域と連結したエッジ領域の一方向の幅が0より大きく0.1μm以下になるように前記ゲート絶縁膜を形成することを特徴とする請求項11に記載の薄膜トランジスタの製造方法。
【請求項13】
前記ゲート絶縁膜をマスクとして、前記ゲート絶縁膜により露出した前記半導体層のエッジ領域に前記半導体層のソース/ドレイン領域と反対型の不純物を注入する工程をさらに含むことを特徴とする請求項11に記載の薄膜トランジスタの製造方法。
【請求項14】
前記半導体層及び前記ゲート絶縁膜を形成することは
多結晶シリコン層を形成して、
前記多結晶シリコン層上に絶縁膜を蒸着して、
前記多結晶シリコン層及び前記絶縁膜を一度のパターニング工程で前記半導体層及び前記ゲート絶縁膜を形成することを特徴とする請求項10に記載の薄膜トランジスタの製造方法。
【請求項15】
前記多結晶シリコン層及び前記絶縁膜を一度のパターニング工程ですることは
前記絶縁膜のCDバイアスを前記多結晶シリコン層のCDバイアスより大きくすることを特徴とする請求項14に記載の薄膜トランジスタの製造方法。
【請求項16】
前記半導体層を結晶化誘導金属を利用して結晶化した多結晶シリコン層に形成して、
前記ゲート絶縁膜をマスクとして前記ゲート絶縁膜により露出した前記半導体層のエッジ領域にN型不純物を注入して、
前記基板を熱処理して前記半導体層内に残存する前記結晶化誘導金属を前記N型不純物が注入された領域にゲッタリングすることを特徴とする請求項10に記載の薄膜トランジスタの製造方法。
【請求項17】
前記熱処理は450℃ないし900℃の温度で30秒ないし10時間の間行うことを特徴とする請求項16に記載の薄膜トランジスタの製造方法。
【請求項18】
基板と;
前記基板上に位置し、チャネル領域、ソース/ドレイン領域及びボディーコンタクト領域を含む半導体層と;
前記半導体層上に位置し、前記ボディーコンタクト領域を露出させるゲート絶縁膜と;
前記ゲート絶縁膜上に位置し、前記ゲート絶縁膜により露出した前記ボディーコンタクト領域と接するゲート電極と;
前記ゲート電極上に位置する層間絶縁膜と;
前記層間絶縁膜上に位置し、前記ソース/ドレイン領域と電気的に連結されるソース/ドレイン電極と;
前記ソース/ドレイン電極と電気的に連結された第1電極と;
前記第1電極上に位置し、発光層を含む有機膜層;及び
前記有機膜層上に位置する第2電極を含み、
前記ボディーコンタクト領域は前記半導体層のエッジ領域内に形成されたことを特徴とする有機電界発光表示装置。
【請求項19】
前記ボディーコンタクト領域は前記チャネル領域と連結したことを特徴とする請求項18に記載の有機電界発光表示装置。
【請求項20】
前記ボディーコンタクト領域には前記ソース/ドレイン領域と反対型の不純物を含むことを特徴とする請求項19に記載の有機電界発光表示装置。
【請求項21】
前記チャネル領域と対応する領域に形成された前記ゲート絶縁膜の幅は前記チャネル領域の幅及び前記ボディーコンタクト領域の幅の合計より小さいことを特徴とする請求項19に記載の有機電界発光表示装置。
【請求項22】
前記ボディーコンタクト領域の一方向の幅は0より大きく0.1μm以下であることを特徴とする請求項19に記載の有機電界発光表示装置。
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図7A】
【図7B】
【図8A】
【図8B】
【図9】
【公開番号】特開2009−239252(P2009−239252A)
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願番号】特願2008−312551(P2008−312551)
【出願日】平成20年12月8日(2008.12.8)
【出願人】(590002817)三星エスディアイ株式会社 (2,784)
【Fターム(参考)】
【公開日】平成21年10月15日(2009.10.15)
【国際特許分類】
【出願日】平成20年12月8日(2008.12.8)
【出願人】(590002817)三星エスディアイ株式会社 (2,784)
【Fターム(参考)】
[ Back to top ]