【課題】ボイドのでき易い深いトレンチもしくは経済性の悪い幅広トレンチを形成せずに、高耐圧に必要なオフセットドレイン領域の幅を確保しつつ占有面積を小さくすることができる横型ＭＯＳ半導体装置を提供すること。
【解決手段】半導体基板の一方側の表面層に、それぞれ一導電型の、ソース領域１３とドレイン領域１２と、該ドレイン領域１２より低不純物濃度で互いに接するオフセットドレイン領域５とを備え、前記ソース領域１３表面と前記オフセットドレイン領域５表面に挟まれる他導電型のチャネル領域４表面にゲート絶縁膜を介して設けられるゲート電極６を有する横型ＭＯＳ半導体装置において、前記オフセットドレイン領域５に、相互に並列で蛇行状の平面パターンであって表面から垂直に形成されるトレンチ列８を備え、該トレンチ列８に電流阻害材料７が充填されている横型ＭＯＳ半導体装置とする。 （もっと読む）

【課題】従来の横型ＭＯＳＦＥＴ２０は、オン抵抗低減のために配置された比較的高い不純物濃度を有するＮ型不純物領域４４の近傍で空乏層ａが延びにくく、ゲート電極３９のドレイン側端部まで達せず、ドレイン側端部に集中する高電界でホットキャリアが発生し、Ｖｔが変動するという不具合があった。
【解決手段】本発明の横型ＭＯＳＦＥＴ１は、Ｐ^＋型ベース領域３５とＮ^＋＋型ドレイン領域３６の間のＮ⁻型半導体層３３の表面層に、Ｎ⁻型半導体層３３より高い不純物濃度を有するＮ^＋型高濃度領域５と、その表面層に、一端をＰ^＋型ベース領域３５に接しつつＮ^＋＋型ドレイン領域３６に向かって延在するＮ^＋型高濃度領域５よりも低い不純物濃度を有する複数のＮ⁻型低濃度領域６とを有する。 （もっと読む）

【課題】チャンバー外からチャンバー内へのリーク量が低減された成膜装置を提供することを課題とする。
【解決手段】チャンバー外からチャンバー内へのリークが生じたとしても、チャンバー外壁を囲む雰囲気に含まれる酸素及び窒素を極力低減し、希ガスまたは水素で充填することにより、大気における酸素濃度及び窒素濃度の１００分の一以下、好ましくは１０００分の一以下とし、チャンバー内をさらにクリーンに保つ。チャンバーの外側に気密性の高い空間を隣接して設けるため、チャンバーを袋体で覆い、高純度のアルゴンガスを袋体内に供給する。 （もっと読む）

【課題】特性のばらつきを抑制できる薄膜トランジスタを提供する。
【解決手段】ガラス基板２上に設けられエッチングにより形成された端部５を有する多結晶又は非晶質Ｓｉからなる半導体層４と、半導体層４の両側に設けられたソース領域８およびドレイン領域９と、ソース領域８およびドレイン領域９間に設けられたチャネル幅が１μｍ以下のチャネル領域１０と、チャネル領域１０上にゲート絶縁膜６を介して設けられたゲート電極７と、チャネル領域１０のチャネル幅方向のゲート電極７で被覆された端部５に電流が流れないように絶縁化された絶縁膜１１とを具備し、ゲート電極７で被覆された端部５がしきい値電圧に寄与しない構造にした。 （もっと読む）

【課題】効果的にゲッタリングが行えるＳＯＩ構造の半導体装置を提供する。
【解決手段】ＳＯＩ基板１００を用いたＳＯＩ構造の半導体装置において、活性層３となるシリコン基板に対してＡｒイオンを注入することにより格子歪み層４を形成する。これにより、格子歪み層４をゲッタリングサイトとして機能させることが可能となる。また、Ａｒイオンのドーズ量を調整し、格子歪み層４の引張り応力が１１ＭＰａ以上かつ２７ＭＰａ以下となるようにする。これにより、ゲッタリングサイトとして機能させつつ、リーク電流の発生を抑制することが可能となる。 （もっと読む）

【課題】本発明は、ＦＩＮ状の半導体部やゲート電極を精度良く形成すること、又は素子間の特性バラツキを改善することで、特性の優れたＦＩＮ型トランジスタを備える半導体装置を提供することを目的とする。
【解決手段】本発明は、一方にソース領域、他方にドレイン領域が形成されたＦＩＮ状の半導体部１０と、ソース領域とドレイン領域との間で、ＦＩＮ状の半導体部１０をゲート絶縁膜を介して囲むように形成されたゲート電極１７とを備える半導体装置である。そして、本発明に係る１つ解決手段は、ゲート電極１７が、ウェットエッチング可能なメタル材料又はシリサイド材料を用いている。 （もっと読む）

【課題】簡単な構成で、且つ若干の工程数の増加のみで、オフ電流の低減を図ったポリシリコン薄膜トランジスタを備える表示装置を提供する。
【解決手段】絶縁基板と、前記絶縁基板上に形成された薄膜トランジスタとを有する表示装置であって、前記薄膜トランジスタの半導体層は、多結晶シリコン層と、前記多結晶シリコン層の上層に形成された第１の非晶質シリコン層と、前記第１の非晶質シリコン層の上層に形成された第２の非晶質シリコン層とを有する。 （もっと読む）

【課題】水素終端化された高品質な多結晶Ｓｉ膜を含む半導体薄膜を低温、高速成膜することで、良好な特性のＴＦＴを安定して実現し、高品質、高画質の半導体装置および表示装置を提供する。
【解決手段】絶縁性基板上に形成したＳｉ、Ｇｅ、Ｆ、Ｈを含有する半導体層４を、良好な結晶性が得られる反応熱ＣＶＤ法で形成した多結晶ＳｉＧｅ膜または多結晶Ｓｉ膜を第一層４aとその上層の第二層４bとの複数層の連続成膜で積層構造に構成し、該半導体層４中のＨ濃度を絶縁性基板１側に対して表面側にある第二層４bで高くした。 （もっと読む）

【課題】本発明が解決しようとする技術的な課題は、安定したエッチングが可能な半導体集積回路装置の製造方法を提供するものである。
【解決手段】半導体集積回路装置の製造方法が提供される。前記半導体集積回路装置の製造方法は、ゲート電極１２０と、前記ゲート電極の両側壁に形成された犠牲窒化膜スペーサ１５０と、前記犠牲窒化膜スペーサにセルフアラインされたソース／ドレーン領域１６０とを含む電界効果トランジスタを形成し、酸化膜に対する窒化膜の選択比が１を超えるフッ酸により前記犠牲窒化膜スペーサを選択的に除去し、前記ゲート電極の両側壁上に、前記電界効果トランジスタのチャネル領域内に引張あるいは圧縮ストレスを誘導するストレス膜を形成することを含む。 （もっと読む）

【課題】素子の耐圧を下げることなく、半導体層の層厚を小さくする。
【解決手段】ＢＯＸ層４上に積層されたＮ⁻型のＳＯＩ層５に、環状のディープトレンチ６が形成されている。ディープトレンチ６は、ＳＯＩ層５の表面からＢＯＸ層４に至る深さを有している。ディープトレンチ６に取り囲まれる素子形成領域９には、Ｐ型のボディ領域１０と、このボディ領域１０以外の残余の領域からなるＮ⁻型のドリフト領域１１とが形成されている。ボディ領域１０の表層部には、Ｎ^＋型のソース領域１２が形成されている。ドリフト領域１１の表層部には、Ｎ^＋型のドレイン領域１４が形成されている。ドリフト領域１１には、ＳＯＩ層５のＮ型不純物濃度よりも高く、かつ、ドレイン領域のＮ型不純物濃度よりも低いＮ型不純物濃度を有するＮ型領域１５が形成されている。Ｎ型領域１５の最深部は、ドレイン領域１４よりも深い位置に達している。 （もっと読む）

【課題】アモルファス半導体層を薄く形成することなくソース・ドレイン電流の増大を図った薄膜トランジスタを備える表示装置の提供。
【解決手段】表示装置の基板に形成される薄膜トランジスタであって、前記薄膜トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極を被って形成されたゲート絶縁膜と、前記ゲート絶縁膜上に前記ゲート電極と交差する方向に少なくとも前記ゲート電極の中央部分で断続されて並設される一対の第１導電型の擬似単結晶層あるいは多結晶層と、前記一対の第１導電型の擬似単結晶層あるいは多結晶層と前記ゲート絶縁膜上に連続的に形成された第２導電型の擬似単結晶層あるいは多結晶層と、更に、その上に形成されたｉ型のアモルファス半導体層と、コンタクト層を介して、下層に位置づけて前記ゲート絶縁膜上にまで延在して形成されるドレイン電極とソース電極と、から構成される。 （もっと読む）

【目的】チップ面積の増大を伴うことなく、高いサージ耐量を確保でき、さらにバッテリー逆接続保護もできるサージ保護素子を有する半導体装置を提供する。
【解決手段】ｐ型半導体層１の表面層にｎ型拡散領域３２、３３が形成され、その表面には絶縁膜３を介して横型ＭＯＳＦＥＴが形成される。この横型ＭＯＳＦＥＴの下に形成された絶縁膜３下にサージ保護素子である縦型ダイオード構成する拡散領域３２、３３の一部を形成することにより、チップ面積の増加を伴わずに動作面積を広げることができて高いサージ耐量を確保できる。 （もっと読む）

【課題】電気特性が高く信頼性のよい薄膜トランジスタを有する表示装置及びその作製方法を提案することを課題とする。
【解決手段】ゲート電極と、ゲート電極上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられ微結晶半導体を有する第１の半導体層と、第１の半導体層上に設けられ非晶質半導体を有する第２の半導体層と、第２の半導体層上に設けられたソース領域及びドレイン領域とを設け、第１の半導体層は第２の半導体層より結晶性が高く、第２の半導体層は、ソース領域とドレイン領域の間に、ソース領域及びドレイン領域と異なる導電型の不純物領域を設ける。 （もっと読む）

ｈｉｇｈ−ｋ金属ゲート構造（３１０Ｎ，３１０Ｂ，３１０Ｐ）によって従来のゲート電極構造（３１０）を置換するためのプロセスシーケンスにおいて、例えば、選択性の高いエッチングステップ（３２２，３２５，３２７，３３１）を使用することによって、追加のマスク形成ステップの数を少なく保つことができ、これにより、従来のＣＭＯＳ技術との高い互換性を保つことができる。更に、ここに開示の技術は、前工程（front-end）のプロセス技術および後工程（back-end）のプロセス技術との互換性を実現し、これにより、トランジスタレベルのほか、コンタクトレベルでも実績のある歪み発生機構を組み込むことが可能となる。
（もっと読む）

【課題】単結晶Ｓｉ基板に水素イオン又はＨｅイオンを注入した後、単結晶Ｓｉ基板を加熱することによってイオン注入層にて剥離することによって形成する単結晶Ｓｉ薄膜トランジスタの特性劣化を防止する。
【解決手段】絶縁基板５０上に薄膜デバイスを形成してなる半導体装置において、上記半導体装置内で、非単結晶Ｓｉ薄膜からなる薄膜トランジスタと、単結晶Ｓｉからなる薄膜トランジスタとが混在しており、単結晶Ｓｉからなる薄膜トランジスタのゲート電極膜３５が、シリコンより質量数の大きい金属またはその化合物を含む材料にて構成されている。 （もっと読む）

【課題】HEMTの漏れ電流を低減すること及び集積度を高めることが困難であった。
【解決手段】HEMT又はこれに類似の電界効果半導体装置は、第１の半導体層（３）と、第１の半導体層（３）に２次元電子ガス層を生じさせるために第１の半導体層（３）の一部上に配置された第２の半導体層（４）と、第１の半導体層（３）の主面（１４）上に配置された第３の半導体層（５）と、第３の半導体層（５）の上に配置され且つ第３の半導体層（５）よりも低い抵抗率を有している第４の半導体層（６）と、第２の半導体層（４）の上に配置された第１の主電極（７）と、第４の半導体層（６）の上に配置された第２の主電極（８）と、第３の半導体層（５）の側面を被覆している絶縁膜（９）と、絶縁膜（９）を介して第３の半導体層（５）に対向配置されたゲート電極（１０）とを備えている。 （もっと読む）

【課題】ＳＯＩ技術を用いて半導体装置を作製する上で、パンチスルー電流を抑えるだけでなく、貼り合わせに用いるシリコンウエハーの再利用を実現できる構造を有する半導体装置、およびその作製方法を提供する。
【解決手段】基板上にソース領域およびドレイン領域とは逆の導電型の不純物が注入された半導体膜１０９を形成し、その上にＳＯＩ技術を用いて単結晶半導体膜を接合して得られる積層の半導体膜２０４を用いてチャネル形成領域を形成することにより、半導体装置におけるパンチスルー電流を抑えることができる。 （もっと読む）

【課題】超短チャネル長化でき、Ｓｉ層厚一定によって閾値を変化させずにＯＮ電流を増加でき、さらにバックゲートにより閾値も動的に変更できる縦型トランジスタ構造を備えた半導体装置および半導体装置の製造方法を提供することを目的とする。
【解決手段】基板２上に、中心軸Ｍが基板２面と垂直方向に形成されてなる筒型の基柱３と、基柱３の上部と下部に、中心軸Ｍを中心とする同心形状に形成された第１導電型からなるソース・ドレイン拡散層４ａ，４ｂと、ソース・ドレイン拡散層４ａ，４ｂに挟まれた基柱３の中間部に形成された第１導電型からなるボディ層と、基柱３の側面にゲート絶縁膜６を介して形成されたフロントゲート電極７とを備えたことを特徴とする。また、第２導電型からなるバックゲート電極８が、基柱３の内側に上部から下部まで貫通する柱状に形成されてなることとする。 （もっと読む）

【課題】 高ｋ材料含有ゲート誘電体及び金属含有ゲートを有する回路構造体を提供する。
【解決手段】 高ｋ誘電体のゲート絶縁体及び金属含有ゲートを有するＰＦＥＴデバイス及びＮＦＥＴデバイスを備えたＦＥＴデバイス構造体が、開示される。両方のＮＦＥＴデバイス及びＰＦＥＴデバイスにおけるゲート金属層が、単一の共通の金属層から製造された。単一の共通の金属であるために、デバイスの製造が簡単化され、必要とされるマスクの数が減少する。両方の型のデバイスのゲートのために単一の金属層を用いるさらなる結果として、ＰＦＥＴ及びＮＦＥＴの端子電極を、直接物理的に接触した状態で互いに付き合わせることができる。共通の金属材料を選択すること及び高ｋ誘電体の酸素曝露によって、デバイスの閾値電圧が調整される。閾値は、低消費電力のデバイス動作を目的としている。 （もっと読む）

【課題】電気的特性の向上した半導体装置を製造することが可能な半導体装置製造用基板を提供する。
【解決手段】単結晶半導体基板の一表面上にシリコンと酸素とを組成に含む絶縁膜及びシリコンと窒素とを組成に含む絶縁膜を順に積層形成し、単結晶半導体基板に分離層を形成し、シリコンと酸素とを組成に含む絶縁膜にハロゲンイオンを照射して該シリコンと酸素とを組成に含む絶縁膜にハロゲンを含ませた後、シリコンと窒素とを組成に含む絶縁膜上に絶縁膜を形成する。半導体基板及び支持基板を、半導体基板側から順に積層されたシリコンと酸素とを組成に含む絶縁膜、シリコンと窒素とを組成に含む絶縁膜、及び絶縁膜を間に挟んで重ね合わせて接合し、分離層を境として半導体基板の一部を分離させる。 （もっと読む）