半導体装置および半導体装置の製造方法
【課題】超短チャネル長化でき、Si層厚一定によって閾値を変化させずにON電流を増加でき、さらにバックゲートにより閾値も動的に変更できる縦型トランジスタ構造を備えた半導体装置および半導体装置の製造方法を提供することを目的とする。
【解決手段】基板2上に、中心軸Mが基板2面と垂直方向に形成されてなる筒型の基柱3と、基柱3の上部と下部に、中心軸Mを中心とする同心形状に形成された第1導電型からなるソース・ドレイン拡散層4a,4bと、ソース・ドレイン拡散層4a,4bに挟まれた基柱3の中間部に形成された第1導電型からなるボディ層と、基柱3の側面にゲート絶縁膜6を介して形成されたフロントゲート電極7とを備えたことを特徴とする。また、第2導電型からなるバックゲート電極8が、基柱3の内側に上部から下部まで貫通する柱状に形成されてなることとする。
【解決手段】基板2上に、中心軸Mが基板2面と垂直方向に形成されてなる筒型の基柱3と、基柱3の上部と下部に、中心軸Mを中心とする同心形状に形成された第1導電型からなるソース・ドレイン拡散層4a,4bと、ソース・ドレイン拡散層4a,4bに挟まれた基柱3の中間部に形成された第1導電型からなるボディ層と、基柱3の側面にゲート絶縁膜6を介して形成されたフロントゲート電極7とを備えたことを特徴とする。また、第2導電型からなるバックゲート電極8が、基柱3の内側に上部から下部まで貫通する柱状に形成されてなることとする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関するものであり、特に縦型SGT(Surround Gate Transistor)構造を有する半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【0002】
近年、半導体技術が応用される分野は多岐に渡り、一般的な電子機器に用いられるDRAM(Dynamic Random Access Memory)やCPU(Central Processing Unit)などから、自動車エンジン制御用集積回路、宇宙向け衛星の集積回路など特殊な環境における集積回路まで、高集積化および低消費電力化等が強く要望されている。半導体集積回路の飛躍的な高集積化を実現するには、従来のプレーナ型のMOS(Metal−Oxide−Semicondudtor)トランジスタに替わる新規構造のトランジスタの実現が期待されている。
【0003】
新規構造のトランジスタの一例として、通常のシリコンウェーハからなる半導体基板に代えて、所謂SOI(Silicon on Insulator)ウェーハからなる半導体基板を用いたものが知られている。
図11に示す如く、SOI−CMOS(Complementary MOS)トランジスタ101は、SOIウェーハからなる基板102上に形成されている。基板102は、単結晶シリコンからなるウェーハ本体102aと、埋め込み酸化膜102bと、シリコン層102cとが順次積層されてなるものである。
そして、SOI−CMOSトランジスタ101は、シリコン層102cに形成されたソース領域103およびドレイン領域104と、ソース領域103及びドレイン領域104の間に配置されたボディ領域105と、ボディ領域105の上に形成された酸化シリコンからなるゲート絶縁膜106と、ゲート絶縁膜106上に形成されたポリシリコンからなるゲート電極107とから概略構成されている。
ソース領域103及びドレイン領域104は、シリコン層102cにN型不純物がイオン注入された不純物拡散領域であり、一方、ボディ領域105は、シリコン層102cにP型不純物がイオン注入された不純物拡散領域である。
また、ゲート電極107の両側には窒化シリコンからなるサイドウォール108が形成されている。更に、ゲート電極107及びシリコン層102cを覆うように酸化シリコンかからなる層間絶縁膜109が積層されている。更にまた、層間絶縁膜109には、ゲート電極107、ソース領域103及びドレイン領域104にそれぞれ接続されるコンタクトプラグ110a、110b、110cが形成されている。
【0004】
上記のSOI−CMOSトランジスタによれば、ボディ領域105等の不純物拡散領域を有するシリコン層102cが、埋め込み酸化膜102bによってウェーハ本体102aと絶縁されているので、寄生容量の低減、ラッチアップフリー、接合リークの低減、短チャネル効果の抑制等が図られている。
しかし、SOIウェーハは、従来の単結晶シリコンウェーハに比べて高価なので、従来の単結晶シリコンウェーハを使用しつつ、SOI−CMOSトランジスタと同等の特性を有するトランジスタが必要とされている。また、SOIウェーハの短所として、埋め込み酸化膜とシリコン層との熱伝導度が大きく異なり、セルフヒーティング効果の問題がある。そこで、トランジスタによって発生した熱を効率的に、通常の基板と同様に放熱させられるトランジスタが必要とされている。
さらに、従来のトランジスタの設計資産を活かし、キャパシタレスDRAMのメモリーセル等に使用されるフローティングボディ型トランジスタなどにも応用できる構造が必要とされている。この構造は、基板領域とボディ領域とを分離でき、インパクトイオン化された正孔を多く蓄積できるが、この構造を作製するには、従来のイオン注入によるドーパントの混入方法は難しいという問題がある。
【0005】
また、High−Kゲート絶縁膜やメタルゲート電極等の新規材料の開発によって、従来構造であるプレーナ型のMOSトランジスタの改良を図ろうとする動きもある。しかし、高集積化の要求に伴って、ゲート長が年を追うごとに縮小化されており、今後20年以内に限界に必ず達すると考えられている。
そこで、このままムーアの法則を最後まで維持しながら、ON電流も維持もしくは向上させる量産技術の開発が必要とされている。このためには、厳密なドーパントの分布の制御とゲートコントロール性を向上させる構造が必要である。そのために、ドーパントの分布をナノメートル単位で制御したソース領域、ドレイン領域及びボディ領域を形成し、各領域の厳密な切り分けができなければならない。
一方、ボディ領域にチャネルを形成すると、小さなゲート領域だけで電流をコントロールできなくなり、短チャネル効果が発生する。そのため、シリコンのボディ領域全体にチャネルを形成するには、大きなゲート領域を確保した上で電流をコントロールし、短チャネル効果を抑制する必要がある。しかし、これまでのオールアラウンド型ゲートのトランジスタであるプレーナ型は、製造工程が複雑になる。
【0006】
一方、製造の容易な縦型のオールアラウンド型ゲートのトランジスタとして、ソース・ドレイン領域とチャネル領域とを含むシリコン柱の周囲に、ゲート絶縁膜及びゲート電極を巻き付けた構造のSGT(Surround Gate Transistor)が開発されている。(特許文献1〜6参照。)
図12に示す如く、従来のSGTトランジスタ201は、円柱(ピラー)形状のシリコン層203の上部と下部にソース・ドレイン領域204a、204bを設け、ソース・ドレイン領域204a、204bの間にボディ領域205を設け、シリコン層203の外周にボディ領域205を覆うゲート絶縁膜206を介してゲート電極207を設けた構造となっている。
ソース・ドレイン領域204a、204bは、シリコン層203にN型不純物がイオン注入された不純物拡散領域であり、一方、ボディ領域205は、シリコン層203にP型不純物がイオン注入された不純物拡散領域である。
【0007】
しかし、このようなSGTトランジスタ201の構造において、ON電流を増加させるためには、ボディ領域においてチャネルを十分確保するために、シリコン柱の径を大きくしなければならない。このため、面積当りのON電流増加の効率が悪く、さらに結果的にSi層厚が大きくなることから閾値電圧が変化する問題がある。
【0008】
また、その他のトランジスタとして、所謂フィン型のトランジスタ(FinFET,Fin Field Effect Transistor)が知られているが、このFinFETにおいてON電流を向上させるためには、チャネルを形成するシリコン層を大幅に厚くするか、横方向に大きくしなければならない。そのため、通常のプレーナ型トランジスタと組み合わせることや代替えや面積効率の点おいて不利である。しかも、超短チャネル長のトランジスタを作製する際には、従来のイオン注入の工程を使用するため、超短チャネル長化に不利となる。しかも、トランジスタの形状が基板に対して垂直な方向に大幅に高いか、もしくは、基板方向に大幅に長いので、FinFETの本来の特徴を活かせないアンバランスな形状になり、作製自体が困難であるという問題がある。
【0009】
そのため、縦型トランジスタの構造を有するダブルゲートトランジスタ(Double Gate Transistor)が開発されている。ダブルゲートトランジスタは、2つのゲートで電流をコントロールすることにより、トランジスタOFF時の漏れ電流を抑制できる構造である。
【特許文献1】特開平6−21467号公報
【特許文献2】特開平6−24419号公報
【特許文献3】特開平9−8290号公報
【特許文献4】特開平2005−64031号公報
【特許文献5】特開2005−197704号公報
【特許文献6】特開2003−229494号公報
【発明の開示】
【発明が解決しようとする課題】
【0010】
しかしながら、縦型ダブルゲートトランジスタにおいて、ON電流を向上させるには、チャネル幅を長くしなければならず、そのためには、チャネルを形成するシリコン層を挟むようにゲート電極をシリコン層の両側に配置しなければならず、トランジスタの単位ウェーハ面積当たりの占有面積が大きくなるという問題があった。
【0011】
本発明は、上記事情に鑑みてなされたものであり、超短チャネル長化でき、Si層厚一定によって閾値を変化させずにON電流を増加でき、さらにバックゲートにより閾値も動的に変更できる縦型ダブルゲートトランジスタのSGTJ(Surround Gate Transistor with Junction)構造を備えた半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0012】
上記課題を解決するために、本発明者は鋭意検討した結果、2つのゲート電極のうち一方を柱状にして基柱中央に埋め込んだSGT型ダブルゲートトランジスタ(SGTJ)構造とすることで、電極を小さくできるため超短チャネル長化が可能となり、単位ウェーハ面積当たりの占有面積を小さくしながら、閾値を変化させずにON電流が向上することを見出した。
そして、SOI基板を使用せずに、低コストで、寄生容量の低減、ラッチアップフリー、接合リークの低減、短チャネル効果の抑制を行えるSOI同等のトランジスタの実現を可能としたことで本発明を完成させた。
すなわち、本発明は以下の(1)〜(16)から構成される。
【0013】
(1)本発明の半導体装置は、基板上に形成されてなる筒型の基柱と、前記基柱の上部と下部に、同心形状に形成された第1導電型からなるソース・ドレイン拡散層と、前記ソース・ドレイン拡散層に挟まれた前記基柱の中間部に形成された第1導電型からなるボディ層と、前記基柱の側面にゲート絶縁膜を介して形成されたフロントゲート電極とを備えたことを特徴とする。
(2)また、本発明の半導体装置においては、前記基柱の中心軸が前記基板面と垂直であり、前記ソース・ドレイン拡散層が前記中心軸を中心とする同心形状であることとする。
(3)また、本発明の半導体装置においては、前記ボディ層は、前記ソース・ドレイン拡散層と同心形状であることとする。
(4)また、本発明の半導体装置においては、前記基柱は、横断面において幅厚が一定であり、縦断面において高さが一定であることとする。
(5)また、本発明の半導体装置においては、前記ゲート絶縁膜は、膜厚が一定であることとする。
(6)また、本発明の半導体装置においては、前記基柱の各層における同心形状は、前記中心軸を中心とする円形であることとする。
(7)また、本発明の半導体装置においては、前記基柱の内部に形成されてなり、前記ソース・ドレイン拡散層および前記ボディ層とPN接合された第2導電型からなるバックゲート電極を備えたこととする。
(8)また、本発明の半導体装置においては、前記フロントゲート電極が、前記基柱の外側に配置され、前記バックゲート電極が、前記基柱の内側に上部から下部まで貫通する柱状に形成されてなることとする。
(9)また、本発明の半導体装置においては、前記ボディ層の表面層において、前記バックゲート電極とのPN接合界面における前記バックゲート電極のシリコン層と前記ボディ層の結晶軸が平行であることとする。
(10)また、本発明の半導体装置においては、前記フロントゲート電極は、前記ボディ層に対して同じ高さに同じ膜厚で形成されてなることとする。
(11)また、本発明の半導体装置においては、下部の前記ソース・ドレイン拡散層の底部に、前記基柱の外周面よりも外側に延びた引出電極部を有することとする。
(12)また、本発明の半導体装置においては、前記フロントゲート電極に配線された第1配線と、前記引出電極部に配線された第2配線とが、前記基柱の外側に対称的に配置されて形成されてなることとする。
(13)また、本発明の半導体装置においては、上部の前記ソース・ドレイン拡散層に配線された第3配線が、前記基柱の上方に配置されて形成されてなることとする。
(14)また、本発明の半導体装置においては、前記バックゲート電極が、前記基板面に対して垂直方向に複数並列に設けられ、前記バックゲート電極それぞれの間における上部の前記ソース・ドレイン拡散層にキャパシタンスが設けられたこととする。
(15)また、本発明の半導体装置においては、第2導電型からなるバックゲート電極が、前記基柱の外側に配置され、前記フロントゲート電極が、前記基柱の内側に上部から下部まで貫通する柱状に形成されてなることとする。
(16)また、本発明の半導体装置においては、前記フロントゲート電極が、前記基板面に対して垂直方向に複数並列に設けられ、前記バックゲート電極それぞれの間における上部の前記ソース・ドレイン拡散層にキャパシタンスが設けられたこととする。
(17)本発明の半導体装置の製造方法は、基板上に、上部のソース・ドレイン層となる第1導電型の第1半導体膜と、チャネル領域を含むボディ層となる第1導電型の第2半導体膜と、下部のソース・ドレイン層となる第1導電型の第3半導体膜とを順次形成する工程と、前記第3半導体膜と第2半導体膜と前記第1半導体膜の中心軸部を除去して、前記第3半導体膜の上部から前記第1半導体膜の下部まで貫通する柱状の穴を形成し、前記穴に第2導電型からなるバックゲート電極を形成する工程と、前記第3半導体膜と前記第2半導体膜と前記第1半導体膜の一部とをパターニングして、断面視略凸状に形成するとともに、前記基板の基板面を平面視したときに中心軸を中心に同心形状に成形することによって筒型の基柱を形成する工程と、少なくとも前記ボディ層の外側面を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記ボディ層の外周部にフロントゲート電極を形成する工程と、を具備してなることを特徴とする。
(18)また、本発明の半導体装置の製造方法は、基板上に、上部のソース・ドレイン層となる第1導電型の第1半導体膜と、チャネル領域を含むボディ層となる第1導電型の第2半導体膜と、下部のソース・ドレイン層となる第1導電型の第3半導体膜とを順次形成する工程と、前記第3半導体膜と第2半導体膜と前記第1半導体膜の中心軸部を除去して、前記第3半導体膜の上部から前記第1半導体膜の下部まで貫通する柱状の穴を形成し、前記穴の内側面に少なくとも前記ボディ層の内側面を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記ボディ層の内周部にフロントゲート電極を形成する工程と、前記第3半導体膜と前記第2半導体膜と前記第1半導体膜の一部とをパターニングして、断面視略凸状に形成するとともに、前記基板の基板面を平面視したときに中心軸を中心に同心形状に成形することによって筒型の基柱を形成する工程と、前記基柱の外側面に第2導電型からなるバックゲート電極を形成する工程と、を具備してなることを特徴とする。
【発明の効果】
【0014】
本発明によれば、高価なSOIウェーハを使用せずに、低コストでSOIトランジスタ同等の特性を実現でき、寄生容量の低減、ラッチアップフリー、接合リークの低減、短チャネル効果の抑制を行えるトランジスタを実現できる。
しかも、SOI基板を使用しないので、埋め込み酸化膜とシリコン層の熱伝導度が、大きく異なることによるセルフヒーティング効果の問題を解消できる。そこで、トランジスタによって発生した熱を効率的に、通常の基板と同様に放熱できる通常基板を使用した縦型MOS構造となる。その他に、DRAMのメモリーセルへ応用すると、接合リーク電流も低減可能であり、時間当たりのリフレッシュ回数を削減できる。
また、従来のプレーナ型のゲート高さと同じくらいに縦型MOSの高さを製造できれば、プレーナ型トランジスタに取って代わるトランジスタ構造になる。ゲートでチャネル領域全体を取り囲むことにより、FinFETやSGTのようにショートチャネル効果を抑制でき、結晶成長時のドーパント混入によって、イオン注入による製造より非常に短チャネルのトランジスタを作製することができる。しかも、PN接合の計算が階段型のためトランジスタの設計が容易となる。
【0015】
本発明の半導体装置によれば、基板に形成されてなる筒型の基柱と、前記基柱の上部と下部に、同心形状に形成された第1導電型からなるソース・ドレイン拡散層と、前記ソース・ドレイン拡散層に挟まれた前記基柱の中間部に形成された第1導電型からなるボディ層と、前記基柱の側面にゲート絶縁膜を介して形成されたフロントゲート電極とを備えたことで、閾値電圧を同一に維持しながら外径を大きくできるので、ON電流を向上できるチャネル幅の長い縦型MOSトランジスタを実現できる。
従来のSGT構造では、チャネル長が変化しても閾値が変化しないように、ソース、ドレイン、LDD(Lightly Doped Drain)、Pocket、ボディ層のドーピング濃度を設定しなければならなかった。しかし、縦型MOSの場合は、シリコン層厚も閾値に関係してくるため、このシリコン層厚の変化に対して大きく閾値を変化させないためには、シリコン層厚を維持しなければならない。このことから、チャネルを形成するシリコン層が、筒型で断面が同心形状になる構造が良い。
逆に、同一チャネル長においては、任意の閾値電圧を実現させるために、シリコン層厚を自在に変更させて実現することができる。このことは、従来のイオン注入では複数回のイオン注入工程が必要であったところが、本発明における半導体装置では一回のエッチング加工工程によって実現できる利点がある。
【0016】
また、本発明の半導体装置によれば、前記基柱の中心軸が前記基板面と垂直であり、前記ソース・ドレイン拡散層が前記中心軸を中心とする同心形状であることで、基柱の高さを変えずにシリコン層厚を変化させることができ、安定した幅縦型MOSトランジスタの構造となる。
【0017】
また、本発明の半導体装置によれば、前記ボディ層は、前記ソース・ドレイン拡散層と同心形状であることで、チャネルが形成される領域が同心形状となり、外形寸法を拡大することなくトランジスタのゲート幅を拡大し、オン電流を増加させることが可能となる。
【0018】
また、本発明の半導体装置によれば、前記基柱は、横断面において幅厚が一定であり、縦断面において高さが一定であることで、低濃度のドーパントでシリコン層厚を一定に維持することができ、閾値電圧を一定にできる。さらに、シリコン層厚を維持しながら、基柱の外径を大きくできるので、ON電流を向上できる。
【0019】
また、本発明の半導体装置によれば、前記基柱の各層における同心形状は、前記中心軸を中心とする円形であることで、電界緩和に適した形状となり、チャネル幅を容易に大きくもできる構造とすることができる。この構造はSGT構造に比べて、ドーパント濃度一定でシリコン層厚一定にすると、閾値電圧を維持したまま、シリコン円柱の外径つまりチャネル幅を大きくでき、ON電流を向上できる。チャネルを形成するシリコン層を、チャネル幅の長い同心円状のドーナツ状のシリコン円柱にすると、単位ウェーハ面積当たりのON電流の増加効率が、SGTのON電流の増加効率より高い。
これまでのSGT構造の設計では、シリコン層厚とチャネル幅が変化しても同じ閾値電圧を維持するために、設計が複雑になっていた。このことから、良好なトランジスタ特性を維持しながら、効率的な単位ウェーハ面積当たりの高いON電流を得るには、本発明の半導体装置のように同心円状のドーナツ状のチャネル幅の長い構造が必要である。しかも、高いON電流を縦型MOSトランジスタにおいて実現できる。この結果、PRAM(相変化メモリ)などのON電流を多く必要なメモリーセルに適したトランジスタ構造になっている。
【0020】
また、本発明の半導体装置によれば、前記基柱の内部に形成されてなり、前記ソース・ドレイン拡散層および前記ボディ層とPN接合された第2導電型からなるバックゲート電極を備えたことで、第2導電型からなるバックゲート電極で逆方向バイアスを付加することにより、ボディ電圧を設定しても電流を流さずに閾値電圧を変更し、通常のダブルゲートのバックゲートのように機能できる。このことから、動的に閾値電圧を上げたり下げたりすることにより、トランジスタOFF時の漏れ電流を減少できる。
ただし、このトランジスタのソース・ドレイン拡散層、ボディ層はすべて第1導電型半導体とする。ボディ層が第1導電型と異なる第2導電型であるとバイポーラトランジスタになり、バックゲート電極からボディ層に電流が流れてしまうからである。
【0021】
また、本発明の半導体装置によれば、前記フロントゲート電極が、前記基柱の外側に配置され、前記バックゲート電極が、前記基柱の内側に上部から下部まで貫通する柱状に形成されてなることで、内側と外側のゲート酸化膜厚を厳密に同じにしなくてよいことから、製造プロセスのマージンや精度を緩和できる。通常、内外のゲートを同時に動作させるには、内側と外側のゲート酸化膜が同じ酸化膜厚にならなくてはいけない。しかし、現実的に熱酸化膜などの酸化膜は、熱放射の関係から酸化膜厚を同じにできない。このため、内側ゲートを酸化膜の膜厚に依存しない構造のゲートが適している。
そこで、内側と外側のゲート構造を異なる構造にし、内側の逆バイアス接合ゲートは動的に閾値電圧を変更し、外側ゲートで通常のトランジスタのゲート動作をさせる。このことによって、高速・低消費電力のトランジスタを構成することができ、改良型SGTとして使用できる。以上のことから、プロセスマージンに幅があり、プロセス精度を緩和できる内側ゲート構造が縦型トランジスタ構造に適している。
【0022】
また、本発明の半導体装置によれば、下部の前記ソース・ドレイン拡散層の底部に、前記基柱の外周面よりも外側に延びた引出電極部を有することで、下部のソース・ドレイン拡散層をボディ層と上部のソース・ドレイン拡散層より横方向に大きく突き出した構造に形成しておくことができ、ポリシリコン配線を容易に行える。その時のポリシリコンからなるフロントゲート電極は、エッチングストップ層としても機能する酸化シリコンの絶縁層の上に形成することができる。寄生容量などの関係から、基板に対して平行方向のゲート電極の幅も性能向上に重要な要素であるため、ボディ層から突き出たソース・ドレイン拡散層を、フロントゲート電極から大きく離すことが重要であるが、このように引出電極部を設けることで、下部のソース・ドレイン拡散層を基板の垂直方向に長くし、フロントゲート電極と大きく離すことができる。
【0023】
また、本発明の半導体装置によれば、前記フロントゲート電極に配線された第1配線と、前記引出電極部に配線された第2配線とが、前記基柱の外側に対称的に配置されて形成されてなることで、寄生容量を小さくすることができる。
【0024】
また、本発明の半導体装置によれば、上部の前記ソース・ドレイン拡散層に配線された第3配線が、前記基柱の上方に配置されて形成されてなることで、寄生容量などの少ない位置に配線することが可能となる。
【0025】
また、本発明の半導体装置によれば、前記バックゲート電極が、前記基板面に対して垂直方向に複数並列に設けられ、前記バックゲート電極それぞれの間における上部の前記ソース・ドレイン拡散層にキャパシタンスを設けられたことで、1つだけの下部のソース・ドレイン拡散層から複数のゲートを使用した多値化DRAMも実現できる。
【0026】
また、本発明の半導体装置の製造方法によれば、基板上に、上部のソース・ドレイン層となる第1導電型の第1半導体膜と、チャネル領域を含むボディ層となる第1導電型の第2半導体膜と、下部のソース・ドレイン層となる第1導電型の第3半導体膜とを順次形成する工程と、前記第3半導体膜と第2半導体膜と前記第1半導体膜の中心軸部を除去して、前記第3半導体膜の上部から前記第1半導体膜の下部まで貫通する柱状の穴を形成し、前記穴に第2導電型からなるバックゲート電極を形成する工程と、前記第3半導体膜と前記第2半導体膜と前記第1半導体膜の一部とをパターニングして、断面視略凸状に形成するとともに、前記基板の基板面を平面視したときに中心軸を中心に同心形状に成形することによって筒型の基柱を形成する工程と、少なくとも前記ボディ層の外側面を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記ボディ層の外周部にフロントゲート電極を形成する工程と、を具備してなることで、閾値電圧を同一に維持しながら外径を大きくできるので、ON電流を向上できるチャネル幅の長い縦型MOSトランジスタを実現できる。
具体的には、従来のSGT構造では、チャネル長が変化しても閾値が変化しないように、ソース、ドレイン、LDD、Pocket、ボディ層のドーピング濃度を設定しなければならなかった。しかし、縦型MOSの場合は、シリコン層厚も閾値に関係してくるため、このシリコン層厚の変化に対して大きく閾値を変化させないためには、シリコン層厚を維持しなければならない。このことから、チャネルを形成するシリコン層が、筒型で断面が同心形状になる構造が良い。
逆に、同一チャネル長においては、任意の閾値電圧を実現させるために、シリコン層厚を自在に変更させて実現することができる。このことは、従来のイオン注入では複数回のイオン注入工程が必要であったところが、本発明における半導体装置では一回のエッチング加工工程によって実現できる利点がある。
【発明を実施するための最良の形態】
【0027】
以下、本発明の半導体装置およびその製造方法について図面を参照して説明する。尚、以下の説明において参照する図は、本実施形態の半導体装置等を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置等における各部の寸法関係とは異なる場合がある。
【0028】
[半導体装置の基本例]
本実施形態の半導体装置の基本例について、図1、2を参照して説明する。図1は本実施形態の半導体装置(トランジスタSGTJ)の主要部分の構造を示す斜視図である。また図2(a)は、図1のA−A’線に対応する断面図であって半導体基板の基板面を平面視する方向からみた断面図であり、図2(b)は、図1のB−B’線に対応する断面図である。
図1に示す半導体装置1は、基板2上に、中心軸Mが基板2面と垂直方向に形成されてなる筒型の基柱3と、基柱3の上部と下部に、中心軸Mを中心とする同心形状に形成された第1導電型からなるソース・ドレイン拡散層4a,4bと、基柱3の中央部にソース・ドレイン拡散層4a,4bに挟まれて形成された第1導電型からなるボディ層5(図2参照)と、基柱3の外側面にゲート絶縁膜6を介してボディ層5を覆うように形成されたフロントゲート電極7と、基柱3の内側面に上部から下部まで貫通する柱状に形成されてなり、ソース・ドレイン拡散層4a,4bおよびボディ層5とPN接合された第2導電型からなるバックゲート電極8と、から概略構成されている。
【0029】
このような構造にすることで、閾値電圧を同一に維持しながら外径を大きくできるので、ON電流を向上できるチャネル幅の長い縦型MOSトランジスタを実現できる。
従来のSGT構造では、チャネル長が変化しても閾値が変化しないように、ソース、ドレイン、LDD、Pocket、ボディ層のドーピング濃度を設定しなければならなかった。しかし、縦型MOSの場合は、シリコン層厚も閾値に関係してくるため、このシリコン層厚の変化に対して大きく閾値を変化させないためには、シリコン層厚を維持しなければならない。このことから、チャネルを形成するシリコン層が、筒型で断面が同心形状になる構造が良い。
逆に、同一チャネル長においては、任意の閾値電圧を実現させるために、シリコン層厚を自在に変更させて実現することができる。このことは、従来のイオン注入では複数回のイオン注入工程が必要であったところが、本発明における半導体装置では一回のエッチング加工工程によって実現できる利点がある。
【0030】
また、第2導電型からなるバックゲート電極8で逆方向バイアスを付加することにより、ボディ電圧を設定しても電流を流さずに閾値電圧を変更し、通常のダブルゲートのバックゲートのように機能できる。このことから、動的に閾値電圧を上げたり下げたりすることにより、トランジスタOFF時の漏れ電流を減少できる。
ただし、このトランジスタのソース・ドレイン拡散層4a,4b、ボディ層5はすべて第1導電型半導体とする。ボディ層5が第1導電型と異なる第2導電型であるとバイポーラトランジスタになり、バックゲート電極8からボディ層5に電流が流れてしまうからである。
【0031】
また、フロントゲート電極7が基柱3の外側に配置され、バックゲート電極8が基柱3の内側に上部から下部まで貫通する柱状に形成されてなることで、内側と外側のゲート酸化膜厚を厳密に同じにしなくてよいことから、製造プロセスのマージンや精度を緩和できる。通常、内外のゲートを同時に動作させるには、内側と外側のゲート酸化膜が同じ酸化膜厚にならなくてはいけない。しかし、現実的に熱酸化膜などの酸化膜は、熱放射の関係から酸化膜厚を同じにできない。このため、内側ゲートを酸化膜の膜厚に依存しない構造のゲートが適している。
そこで、内側と外側のゲート構造を異なる構造にし、内側の逆バイアス接合ゲートは動的に閾値電圧を変更し、外側ゲートで通常のトランジスタのゲート動作をさせる。このことによって、高速・低消費電力のトランジスタを構成することができ、改良型SGTとして使用できる。以上のことから、プロセスマージンに幅があり、プロセス精度を緩和できる内側ゲート構造が縦型トランジスタ構造に適している。
【0032】
図2に示す如く、基柱3の各層(ソース・ドレイン拡散層4a,4b、ボディ層5)は中心軸Mを中心に同心円状に形成されている。このようにすることで、電界緩和に適した形状となり、チャネル幅を容易に大きくもできる構造とすることができる。この構造はSGT構造に比べて、ドーパント濃度一定でシリコン層厚一定にすると、閾値電圧を維持したまま、シリコン円柱の外径つまりチャネル幅を大きくでき、ON電流を向上できる。チャネルを形成するシリコン層を、チャネル幅の長い同心円状のドーナツ状のシリコン円柱にすると、単位ウェーハ面積当たりのON電流の増加効率が、SGTのON電流の増加効率より高い。
これまでのSGT構造の設計では、シリコン層厚とチャネル幅が変化しても同じ閾値電圧を維持するために、設計が複雑になっていた。このことから、良好なトランジスタ特性を維持しながら、効率的な単位ウェーハ面積当たりの高いON電流を得るには、本発明の半導体装置のように同心円状のドーナツ状のチャネル幅の長い構造が必要である。しかも、高いON電流を縦型MOSトランジスタにおいて実現できる。この結果、PRAM(相変化メモリ)などのON電流を多く必要なメモリーセルに適したトランジスタ構造になっている。
【0033】
ボディ層5もソース・ドレイン拡散層4a,4bと同心形状であることが好ましく、ボディ層5がシリコンで形成されている場合、ボディ層5の表面層において、バックゲート電極6とのPN接合界面は、ボディ層5のシリコン結晶とバックゲート電極6のシリコン結晶の結晶軸が平行であることが好ましい。
このようにすることで、チャネルが形成される領域(ボディ層5)が同心形状となり、外形寸法を拡大することなくトランジスタのゲート幅を拡大し、オン電流を増加させることが可能となる。
【0034】
また、基柱3の各層(ソース・ドレイン拡散層4a,4b、ボディ層5)は、横断面において幅厚が一定であり、縦断面において高さが一定であることが好ましい。このようにすることで、低濃度のドーパントでシリコン層厚を一定に維持することができ、閾値電圧を一定にできる。さらに、シリコン層厚を維持しながら、シリコン円柱の外径を大きくできるので、ON電流を向上できる。
また、ボディ層5を取り囲むように覆うゲート絶縁膜6も、膜厚が一定であることが好ましい。更に、ゲート絶縁膜6を覆うフロントゲート電極7も、ボディ層5に対して同じ高さに配置され、同じ膜厚で形成されていることが好ましい。
基板2面を平面視する方向からみた断面形状は特に限定されない。図2に示す如く円形の他に、図8に示す如く三角形であってもよいし、図9に示す如く四角形などであってもよい。
寄生容量などの関係から、基板2に対して平行方向のフロントゲート電極7の幅も性能向上に重要な要素であるため、ボディ層5から突き出たソース・ドレイン拡散層4a,4bを、フロントゲート電極7から大きく離すことが重要であり、ソース・ドレイン拡散層4a,4bを基板2の垂直方向に長くし、フロントゲート電極7と大きく離すことが好ましい。
【0035】
図8に示す半導体装置51は、基板上に、中心軸M1が基板面と垂直方向に形成されてなり、基板面を平面視する方向からみた断面形状が三角形の筒型からなる基柱53と、基柱53の上部と下部に、中心軸M1を中心とする同心形状に形成された第1導電型からなるソース・ドレイン拡散層54a,54bと、基柱53の中央部にソース・ドレイン拡散層54a,54bに挟まれて形成された第1導電型からなるボディ層55と、基柱53の外側面にゲート絶縁膜56を介してボディ層55を覆うように形成されたフロントゲート電極57と、基柱53の内側面に上部から下部まで貫通する柱状に形成されてなり、ソース・ドレイン拡散層54a,54bおよびボディ層55とPN接合された第2導電型からなるバックゲート電極58と、から概略構成されている。
ただし、ボディ層55もソース・ドレイン拡散層54a,54bと同心形状であることが好ましく、フロントゲート電極58が囲む基柱53の横断面において幅厚を一定にし、縦断面において高さが一定にすることが好ましい。更にゲート絶縁膜56の膜厚も一定にすることが好ましい。
【0036】
図9に示す半導体装置61は、基板上に、中心軸M2が基板面と垂直方向に形成されてなり、基板面を平面視する方向からみた断面形状が四角形の筒型からなる基柱63と、基柱63の上部と下部に、中心軸M2を中心とする同心形状に形成された第1導電型からなるソース・ドレイン拡散層64a,64bと、基柱63の中央部にソース・ドレイン拡散層64a,64bに挟まれて形成された第1導電型からなるボディ層65と、基柱63の外側面にゲート絶縁膜66を介してボディ層65を覆うように形成されたフロントゲート電極67と、基柱63の内側面に上部から下部まで貫通する柱状に形成されてなり、ソース・ドレイン拡散層64a,64bおよびボディ層65とPN接合された第2導電型からなるバックゲート電極68と、から概略構成されている。
ただし、ボディ層65もソース・ドレイン拡散層64a,64bと同心形状であることが好ましく、フロントゲート電極68が囲む基柱63の横断面において幅厚を一定にし、縦断面において高さが一定にすることが好ましい。更にゲート絶縁膜66の膜厚も一定にすることが好ましい。
【0037】
第1導電型からなるソース・ドレイン拡散層4a,4b,54a,54b,64a,64bおよびボディ層5,55,56は、例えばN型不純物がドープされたN型シリコンとし、第2導電型からなるバックゲート電極8,58,68は、例えばP型不純物がドープされたP型シリコンとすればよい。
逆に、第1導電型からなるソース・ドレイン拡散層4a,4b,54a,54b,64a,64bおよびボディ層5,55,56を、例えばP型不純物がドープされたP型シリコンとし、第2導電型からなるバックゲート電極8,58,68を、例えばN型不純物がドープされたN型シリコンとしてもよい。
【0038】
ゲート電極については、基板3,53,63の結晶面に対して、垂直方向にゲート電極が複数設けられ、ゲート電極それぞれの間にあるソース層(ソース・ドレイン拡散層4a,54a,64a)にキャパシタンスを設けられていてもよい。このことにより、1つだけのドレイン層(ソース・ドレイン拡散層4b,54b,64b)から複数のゲート電極を使用した多値化DRAMも実現できる。
更に、基柱3,53,63の内側面にゲート絶縁膜6,56,66が形成され、フロントゲート電極8,58,68がその内側に形成され、バックゲート電極8,58,68が基柱3,53,63の外側面に形成され、ゲート電極の機能が逆になっていてもよい。
【0039】
[半導体装置の一例]
図3には、図1、2に示した半導体装置1の具体的な形態の一例を示す。図3に示す半導体装置11は、基板12上に、中心軸M´が基板12面と垂直方向に形成されてなる筒型の基柱18と、基柱18の上部と下部に、中心軸M´を中心とする同心形状に形成されたN+型(第1導電型)からなるソース層15aおよびドレイン層13aと、基柱18の中央部にソース層15aとドレイン層13aとに挟まれて形成されたN型(第1導電型)からなるボディ層14aと、基柱18の外側面にゲート絶縁膜19を介してボディ層14aを覆うように形成されたフロントゲート電極20と、基柱18の内側面に上部から下部まで貫通する柱状に形成されてなり、ソース層15a、ドレイン層13aおよびボディ層14aとPN接合されたP型(第2導電型)からなるバックゲート電極17と、から概略構成されている。
ドレイン層13aの下部から外周方向に突き出すように、電極を引き出す引出電極部13c,13dが形成されている。このように、ドレイン層13aの下部と上部を十分に引き離すことによって、ドレイン層13aとゲートとの寄生容量を大幅に低減することができ、同時に電極や配線の引き回しを容易にすることができる。
【0040】
このように、引出電極部13c,13dが形成されていることで、ドレイン層13aをボディ層14a、ソース層15aより横方向に大きく突き出した構造に形成しておくことができ、ポリシリコン配線を容易に行える。その時のポリシリコンからなるフロントゲート電極20は、エッチングストップ層としても機能する酸化シリコンの絶縁層の上に形成することができる。寄生容量などの関係から、基板12に対して平行方向のゲート電極の幅も性能向上に重要な要素であるため、ボディ層14aから突き出たソース層15a、ドレイン層13aを、フロントゲート電極20から大きく離すことが重要であるが、このように引出電極部13c,13dが設けられていることで、ドレイン層13aを基板12の垂直方向に長くし、フロントゲート電極20と大きく離すことができる。
【0041】
ポリシリコンからなるフロントゲート電極20は、エッチングストップ層としても機能する酸化シリコンの絶縁層の上に形成することができる。寄生容量などの関係から、基板12に対して平行方向のフロントゲート電極20の幅も性能向上に重要な要素であるため、ボディ層14aから突き出たドレイン層13a,ソース15aを、ゲート電極から大きく離すことが重要であるが、このように引出電極部を設けることで、ドレイン層13aを基板の垂直方向に長くし、フロントゲート電極20と大きく離すことができる。
【0042】
基板12上の全面に層間絶縁膜21が堆積され、ドレイン層13aと接続するコンタクトホール22aが引出電極部13dの外側に形成され、ソース層15aと接続するコンタクトホール22bがソース層15aの上部に形成され、フロントゲート電極20と接続するコンタクトホール22cがフロントゲート電極20の側面で接するようにコンタクトホール22aと反対側に対称的に形成され、バックゲート電極17と接続するコンタクトホール22dがバックゲート電極17の上部に形成されている。そして、コンタクトホール22a,22b,22c,22d内には、P型もしくはN型のドーパント(P,As,B)を混入した非晶質シリコンであるポリシリコンが埋め込まれ、コンタクトプラグ23a,23b,23c,23dが形成されている。
ポリシリコンの代わりにタングステン(W)等でコンタクトホール22a,22b,22c,22d内が埋め込まれ、コンタクトプラグ23a,23b,23c,23dが形成されていても良い。そして、コンタクトプラグ23a,23b,23c,23dにはそれぞれ配線が接続されている。
フロントゲート電極20に配線された第1配線(コンタクトプラグ23c)と、引出電極部13dに配線された第2配線(コンタクトプラグ23a)とが、基柱18の外側に対称的に配置されて形成されてなることで、寄生容量を小さくすることができる。
また、ソース層15aに配線された第3配線(コンタクトプラグ23b)が、基柱18の上方に配置されて形成されてなることで、寄生容量などの少ない位置に配線することが可能となる。
【0043】
基柱18の各層は、図2に示す半導体装置1と同様に、中心軸M´を中心に同心形状に形成されている。
ボディ層14aも、ソース層15aおよびドレイン層13aと同心形状であることが好ましく、ボディ層14aの表面層において、バックゲート電極17とのPN接合界面における結晶軸が平行であることが好ましい。
基柱18の各層は、横断面において幅厚が一定であり、縦断面において高さが一定であることが好ましい。また、ボディ層14aを取り囲むように覆うゲート絶縁膜19も、膜厚が一定であることが好ましい。更に、ゲート絶縁膜19を覆うフロントゲート電極20も、ボディ層14aに対して同じ高さに配置され、同じ膜厚で形成されていることが好ましい。
なお上述の実施形態ではトランジスタは円柱状の場合を例に説明したが、本発明のSGTJトランジスタはこの形状に限定されるものではない。
例えば、図8,9に示す如く、断面形状が四角形や三角形の同心形状の構造になる四角柱や三角柱などの多角柱も可能である。ただし、フロントゲート電極が囲む基柱の横断面において幅厚を一定にし、縦断面において高さが一定にすることが好ましい。更にゲート絶縁膜の膜厚も一定にすることが好ましい。
【0044】
また、導電型については、ソース層15a、ドレイン層13aおよびボディ層14aがP型で形成され、バックゲート電極17がN型で形成されていてもよい。
更に、ゲート電極についても、基板18の結晶面に対して、垂直方向にゲート電極が複数設けられ、ゲート電極それぞれの間にあるソース層15aにキャパシタンスが設けられていてもよい。このことにより、1つだけのドレイン層13aから複数のゲート電極を使用した多値化DRAMも実現できる。
また更に、基柱18の内側面にゲート絶縁膜19が形成され、フロントゲート電極20がその内側に形成され、バックゲート電極17が基柱18の外側面に形成され、ゲート電極の機能が逆になっていてもよい。
【0045】
以上説明したように、本発明の半導体装置11によれば、高価なSOIウェーハを使用せずに、低コストでSOIトランジスタ同等の特性を実現でき、寄生容量の低減、ラッチアップフリー、接合リークの低減、短チャネル効果の抑制を行えるトランジスタを実現できる。
しかも、SOI基板を使用しないので、埋め込み酸化膜とシリコン層の熱伝導度が、大きく異なることによるセルフヒーティング効果の問題を解消できる。そこで、トランジスタによって発生した熱を効率的に、通常の基板と同様に放熱できる通常基板を使用した縦型MOS構造となる。その他に、DRAMのメモリーセルへ応用すると、接合リーク電流も低減可能であり、時間当たりのリフレッシュ回数を削減できる。
また、従来のプレーナ型のゲート高さと同じくらいに縦型MOSの高さを製造できれば、プレーナ型トランジスタに取って代わるトランジスタ構造になる。ゲートでチャネル領域全体を取り囲むことにより、FinFETやSGTのようにショートチャネル効果を抑制でき、結晶成長時のドーパント混入によって、イオン注入による製造より非常に短チャネルのトランジスタを作製することができる。しかも、PN接合の計算が階段型のためトランジスタの設計が容易となる。
【0046】
[半導体装置の一例の製造方法]
次に、図3に示す半導体装置11の製造方法について、図4〜図7を参照して説明する。
この製造方法は、基板上に、基柱の各層となる第1半導体膜、第2半導体膜及び第3半導体膜とを順次形成する工程と、バックゲート電極を形成する工程と、エッチングにより基柱を形成する工程と、ゲート絶縁膜を形成する工程と、フロントゲート電極を形成する工程と、から概略構成されている。
【0047】
まず、第1〜第3半導体膜を形成する工程では、図4(a)に示す如く、例えば単結晶シリコンからなる基板12を用意する。そして、基板面12aに対して表面洗浄(APM洗浄+SPM洗浄)を行い、基板12aに最初から付着している自然酸化膜やパーティクル等の除去した後、基板面12aに自然酸化膜が形成された状態にする。次に、図4(b)に示す如く、第1半導体膜13、第2半導体膜14及び第3半導体膜15を順次積層する。第1〜第3半導体膜13〜15の形成は、シリコン膜を成膜すると同時にドーパント元素である不純物を導入することにより行う。
【0048】
具体的には、まず基板面12aの自然酸化膜を除去するために、真空チェンバで1200℃以上に加熱してシリコン原子表面を露出させる。次に半導体基板12を、シリコンの結晶成長温度である1100℃程度に加熱する。そして、SiH4、SiH2Cl2、SiHCl3、SiCl4等を原料ガスに用いたCVD法等によって、単結晶シリコンを成長させながら、ドーパント濃度が1×1015〜1×1022cm−3程度になるようにPH3、AsH3等のN型不純物を導入することにより、N+型の第1半導体膜13を形成し、続いて、同様にN型の第2半導体膜14、N+型の第3半導体膜15を順次積層する。尚、N+型とは、高濃度N型を意味する。
【0049】
また、第1〜第3半導体膜13〜15の合計の厚みは、必要なだけ厚くする必要があり、例えば50nm程度がよい。これによりドレイン領域またはソース領域と、ゲート電極との間の距離が離されて寄生容量が小さくなる。
【0050】
また、CVD法に代えて、シリコンの固体ソースを用いたMBE法などを用いてもよい。この場合も上記と同様に、P型またはN型の不純物としてP、As、B等を用いるとよい。なお、自然酸化膜を除去する手段としては、加熱チャンバを用いる以外にマルチチェンバなどでエッチングによって除去する手段を用いてもよい。
【0051】
このように、結晶成長させながらドーパントを混入させる方法は、これまでのイオン注入法と比較して、ドーパント種とドーパントの濃度を直接制御するため、ドーパント種を瞬時に変更し、ドーパントの精密な濃度勾配を動的に連続して自在に設定することができ、設計と製造が容易である。この特性を応用して、チャネルの形成されるボディ層やLDDやPocketを設計できる。LDD層は、ドレインやソース層に比べてドーパント濃度を低くし、ドレイン(ソース)層の直上やソース(ドレイン)層の直下に形成する。しかも、ソース層やドレイン層から連続してLDD層を作製することができる。このため、Pocket層やチャネルを形成するボディ層を作製する場合も、ドーパント種を変更したり、濃度を変更したりすることで作製できる。
【0052】
以上のことから、設計時のPN接合の空乏層幅の導出も階段型近似で計算できる。このことから、試作コストや設計効率や歩留まりを改善でき、結晶成長時にドーパントを混入させる縦型トランジスタが、量産型の超短チャネル型トランジスタとして、最も設計・製造に適している。
【0053】
次に、バックゲート電極を形成する工程では、図4(c)に示す如く、第1〜第3半導体膜13〜15の中心軸部を除去して、第3半導体膜15の上部から第1半導体膜13の下部まで貫通する柱状の穴16を形成し、その穴16にP型シリコンの結晶成長、もしくは、P型ポリシリコンの堆積を行なうことで、バックゲート電極17を形成する。
具体的には、まず第3半導体膜15上にレジストを塗布した後、レチクルを使って露光して、第3半導体膜15上にレジストパターンを形成する。その後、このレジストパターンに沿って、異方性のドライエッチングを行い、上から1層目の第3半導体膜15と2層目の第2半導体膜14とを除去し、さらに3層目の第1半導体膜13を除去し、穴16を形成する。
【0054】
または、第3半導体膜15をアニールすることによって、第3半導体膜15の上面に、ハードマスクになる層を自然酸化膜より厚めの酸化膜で形成する。次に、レジスト塗布後、レチクルを使って露光し、ハードマスク層上にレジストのパターンを形成する。その後、このレジストパターンに沿って、酸化膜のハードマスクをドライエッチングによって形成する。最後に、アルカリ溶液であるTMAH(Tetra methyl amonium hydroxide)などで異方性ウェットエッチングを行い、1層目の第3半導体膜15と2層目の第2半導体膜14とを除去し、さらに3層目の第1半導体膜13を除去し、穴16を形成する。
【0055】
そして、バックゲート電極17を形成するために、穴16にP型シリコンの結晶成長、もしくは、P型ポリシリコンの堆積を行う。P型シリコンの結晶(又はP型ポリシリコン)は、第3半導体膜15より高くなるまで成長させた後、CMPでP型シリコンの結晶(又はP型ポリシリコン)の表面を平坦化する。さらに、第3半導体膜15より若干低くなるまで、P型シリコン結晶(又はP型ポリシリコン)をエッチバックする。
【0056】
このようにして、P型のバックゲート電極17を形成することで、逆方向バイアスを付加することができ、ボディ電圧を設定しても電流を流さずに閾値電圧を変更し、通常のダブルゲートのバックゲートのように機能できる。このことから、動的に閾値電圧を上げたり下げたりすることにより、トランジスタOFF時の漏れ電流を減少できる。
ただし、このトランジスタのドレイン層、ボディ層、ソース層となる第1〜第3半導体膜13〜15は、すべてN型半導体で形成する。ボディ層がP型であるとバイポーラトランジスタになり、バックゲート電極からボディ層に電流が流れてしまうからである。
【0057】
また、バックゲート電極17を、基柱18の内側に上部から下部まで貫通する柱状に形成することで、内側と外側のゲート酸化膜厚を厳密に同じにしなくてよいことから、製造プロセスのマージンや精度を緩和できる。通常、内外のゲートを同時に動作させるには、内側と外側のゲート酸化膜が同じ酸化膜厚にならなくてはいけない。しかし、現実的に熱酸化膜などの酸化膜は、熱放射の関係から酸化膜厚を同じにできない。このため、内側ゲートを酸化膜の膜厚に依存しない構造のゲートを形成することが好ましい。
そこで、内側と外側のゲート構造を異なる構造にし、内側の逆バイアス接合ゲートは動的に閾値電圧を変更し、外側ゲートで通常のトランジスタのゲート動作をさせると、高速・低消費電力のトランジスタを構成することができ、改良型SGTとして使用できる。以上のことから、プロセスマージンに幅があり、プロセス精度を緩和できる内側ゲート構造を形成することが、縦型トランジスタ構造において好ましい。
【0058】
続いて、エッチングにより基柱を形成する工程では、図5に示す如く、第3半導体膜15と第2半導体膜14と第1半導体膜13の一部とをパターニングして、第1〜第3半導体膜13〜15を断面視略凸状に形成するとともに、基板12の基板面12aを平面視したときに中心軸Mを中心に同心形状に成形することによって、筒型の基柱18を形成する。
【0059】
具体的には、まず第3半導体膜15上にレジストを塗布した後、レチクルを使って露光して、第3半導体膜15上にレジストパターンを形成する。その後、このレジストパターンに沿って、異方性のドライエッチングを行い、上から1層目の第3半導体膜15と2層目の第2半導体膜14とを除去し、さらに3層目の第1半導体膜13を10nm程度残して除去する。
【0060】
または、第3半導体膜15をアニールすることによって、第3半導体膜15の上面に、ハードマスクになる層を自然酸化膜より厚めの酸化膜で形成する。次に、レジスト塗布後、レチクルを使って露光し、ハードマスク層上にレジストのパターンを形成する。その後、このレジストパターンに沿って、酸化膜のハードマスクをドライエッチングによって形成する。最後に、アルカリ溶液であるTMAHなどで異方性ウェットエッチングを行い、1層目の第3半導体膜15と2層目の第2半導体膜14とを除去し、さらに3層目の第1半導体膜13を10nm程度残して除去する。
【0061】
ここで、上から1層目の第3半導体膜15の残存部分が、ソース層(上部のソース・ドレイン拡散層)15aとなり、第2半導体膜14の残存部分がボディ層14aとなる。また、第1半導体膜13の残存部分のうち、ボディ層14aと接している同心形状部分が、ドレイン層(下部のソース・ドレイン拡散層)13aとなり、このようにして筒型の基柱18を形成する。
【0062】
このように、筒型の基柱18を形成することで、閾値電圧を同一に維持しながら外径を大きくでき、ON電流を向上できるチャネル幅の長い縦型MOSトランジスタを実現できる。
従来のSGT構造では、チャネル長が変化しても閾値が変化しないように、ソース、ドレイン、LDD、Pocket、ボディ層のドーピング濃度を設定しなければならなかった。しかし、縦型MOSの場合は、シリコン層厚も閾値に関係してくるため、このシリコン層厚の変化に対して大きく閾値を変化させないためには、シリコン層厚を維持しなければならない。このことから、チャネルを形成するシリコン層が、筒型で断面が同心形状になる構造が良い。
逆に、同一チャネル長においては、任意の閾値電圧を実現させるために、シリコン層厚を自在に変更させて実現することができる。このことは、従来のイオン注入では複数回のイオン注入工程が必要であったところが、本発明における半導体装置では一回のエッチング加工工程によって実現できる利点がある。
【0063】
また、基柱18は、横断面において幅厚が一定であり、縦断面において高さが一定であることで、低濃度のドーパントでシリコン層厚を一定に維持することができ、閾値電圧を一定にできる。さらに、シリコン層厚を維持しながら、基柱18の外径を大きくできるので、ON電流を向上できる。
【0064】
また、ボディ層14aは、ソース層15aおよびドレイン層13aと同心形状であることで、チャネルの形成される領域(ボディ層14a)が同心形状のドーナツとなり、外形寸法を拡大することなくトランジスタのゲート幅を拡大し、オン電流を増加させることが可能となる。
【0065】
また、基柱18の各層(ソース層15a、ボディ層14a、ドレイン層13a)における同心形状を、中心軸M´を中心とする円形に形成することで、電界緩和に適した形状となり、チャネル幅を容易に大きくもできる構造とすることができる。この構造はSGT構造に比べて、ドーパント濃度一定でシリコン層厚一定にすると、閾値電圧を維持したまま、シリコン円柱の外径つまりチャネル幅を大きくでき、ON電流を向上できる。チャネルを形成するシリコン層を、チャネル幅の長い同心円状のドーナツ状のシリコン円柱にすると、単位ウェーハ面積当たりのON電流の増加効率が、SGTのON電流の増加効率より高い。
これまでのSGT構造の設計では、シリコン層厚とチャネル幅が変化しても同じ閾値電圧を維持するために、設計が複雑になっていた。このことから、良好なトランジスタ特性を維持しながら、効率的な単位ウェーハ面積当たりの高いON電流を得るには、本発明の半導体装置のように同心円状のドーナツ状のチャネル幅の長い構造が必要である。しかも、高いON電流を縦型MOSトランジスタにおいて実現できる。この結果、PRAM(相変化メモリ)などのON電流を多く必要なメモリーセルに適したトランジスタ構造になっている。
【0066】
続いて、第1半導体膜13の残存部分のうち、基板12側の10nm程度の薄膜13bから引出電極部を形成する。
図6(a)に示す如く、薄膜13bをエッチングによって、ドレイン層13aの下部から外周方向に突き出すように引出電極部13c,13dを形成し、電極を引き出す構造に成形する。このように、ドレイン層13aの下部と上部を十分に引き離すことによって、ドレイン層13aとゲートとの寄生容量を大幅に低減することができ、同時に電極や配線の引き回しを容易にすることができる。
【0067】
このように、引出電極部13c,13dを形成することで、ドレイン層13aをボディ層14a、ソース層15aより横方向に大きく突き出した構造に形成しておくことができ、ポリシリコン配線を容易に行える。その時のポリシリコンからなるフロントゲート電極は、エッチングストップ層としても機能する酸化シリコンの絶縁層の上に形成することができる。寄生容量などの関係から、基板12に対して平行方向のゲート電極の幅も性能向上に重要な要素であるため、ボディ層14aから突き出たソース層15a、ドレイン層13aを、フロントゲート電極から大きく離すことが重要であるが、このように引出電極部13c,13dを設けることで、ドレイン層13aを基板12の垂直方向に長くし、フロントゲート電極と大きく離すことができる。
【0068】
次に、ゲート絶縁膜の形成工程では、少なくともボディ層14aを覆うように基柱18の外側面にゲート絶縁膜を形成する。
具体的には、図6(b)に示す如く、基柱18および引出電極部13c,13dに対し、CVD法または酸化雰囲気でのアニール等の手段によって、厚み1〜10nm程度の酸化膜を堆積する。酸化雰囲気でのアニールは、酸化炉中で基柱18および引出電極部13c,13dの表面をドライ酸化して、シリコン酸化膜からなるゲート絶縁膜19の形成を行う。CVD法では、TEOS(Tetra ethoxy silane)などの原料ガスを使用して、高誘電率材料のHfO2等のHigh−K膜やSiO2等の絶縁材料を堆積させる。
【0069】
次に、フロントゲート電極の形成工程では、ゲート絶縁膜19を介してボディ層14aを覆うようにフロントゲート電極を形成する。
具体的には、まずゲート絶縁膜19を覆うように、ポリシリコン層をCVD法等によって形成する。そして、ポリシリコン層の上面の凹凸をCMPで平坦化してから、図6(c)に示す如く、ゲート絶縁膜19のうち基柱18の上面に形成されたゲート絶縁膜19aが露出する程度まで、ポリシリコン層をエッチングバックする。更に、基板面12aに接している部分のゲート絶縁膜19b、および電極引出部13c,13dの上に形成されたゲート絶縁膜19cの外側部分も露出するように、エッチングによってポリシリコン層を除去し、ポリシリコン層の残部からなるゲート電極20を形成する。
【0070】
続いて、CVD法などにより、図7(a)に示す如く、25〜40nm以上の酸化膜からなる層間絶縁層21を形成する。
具体的には、TEOSなどの酸化シリコンのガスソースを使用したCVD法によって、酸化膜を基板12の全面に堆積する。もしくは、低誘電率材料のLow−K材料などをSOG(Spin On Glass)などの方法で成膜してもよい。この酸化膜は個々のデバイスや配線間の層間絶縁膜として機能する。後に続く工程のエッチングむらを少なくするために、層間絶縁膜21の上面をCMPで表面の凹凸を除去して平坦化しておく。
【0071】
次に、図7(b)に示す如く、層間絶縁膜21をエッチングして、ドレイン層13aと接続するコンタクトホール22aを引出電極部13dの外側に形成し、ソース層15aと接続するコンタクトホール22bをソース層15aの上部に形成し、フロントゲート電極20と接続するコンタクトホール22cをフロントゲート電極20の側面で接するようにコンタクトホール22aと反対側に対称的に形成し、バックゲート電極17と接続するコンタクトホール22dをバックゲート電極17の上部に形成する。
次に、CVDなどによって、P型もしくはN型のドーパント(P,As,B)を混入した非晶質シリコンであるポリシリコンを用いてコンタクトホール22a,22b,22c,22d内を埋め込み、コンタクトプラグ23a,23b,23c,23dを形成する。ポリシリコンの代わりにタングステン(W)等でコンタクトホール22a,22b,22c,22d内を埋め込んでコンタクトプラグ23a,23b,23c,23dを形成しても良い。そして、コンタクトプラグ23a,23b,23c,23dに接続する配線を形成する。
フロントゲート電極20に配線する第1配線(コンタクトプラグ23c)と、引出電極部13dに配線する第2配線(コンタクトプラグ23a)とが、基柱18の外側に対称的に配置し形成することで、寄生容量を小さくすることができる。
また、ソース層15aに配線した第3配線(コンタクトプラグ23b)を、基柱18の上方に配置して形成することで、寄生容量などの少ない位置に配線することが可能となる。
以上のようにして、図3に示す半導体装置11を製造することができる。
【0072】
なお上述の実施形態ではトランジスタは円柱状の場合を例に説明したが、本発明のSGTJトランジスタはこの形状に限定されるものではない。
例えば、図8,9に示す如く、断面形状が四角形や三角形の同心形状の構造になる四角柱や三角柱などの多角柱も可能である。ただし、フロントゲート電極が囲む基柱の横断面において幅厚を一定にし、縦断面において高さが一定にすることが好ましい。更にゲート絶縁膜の膜厚も一定にすることが好ましい。
【0073】
また、導電型については、第1〜第3半導体膜13〜15をP型で形成し、バックゲート電極17をN型で形成してもよい。
更に、ゲート電極についても、基板18の結晶面に対して、垂直方向にゲート電極が複数設けられ、ゲート電極それぞれの間にあるソース層15aにキャパシタンスが設けられていてもよい。このことにより、1つだけのドレイン層13aから複数のゲート電極を使用した多値化DRAMも実現できる。
また更に、基柱18の内側面にゲート絶縁膜19が形成され、フロントゲート電極20がその内側に形成され、バックゲート電極17が基柱18の外側面に形成され、ゲート電極の機能が逆になっていてもよい。
【0074】
上記の半導体装置11の製造方法によれば、高価なSOIウェーハを使用せずに、低コストでSOIトランジスタ同等の特性を実現でき、寄生容量の低減、ラッチアップフリー、接合リークの低減、短チャネル効果の抑制を行えるトランジスタを実現できる。
しかも、SOI基板を使用しないので、埋め込み酸化膜とシリコン層の熱伝導度が、大きく異なることによるセルフヒーティング効果の問題を解消できる。そこで、トランジスタによって発生した熱を効率的に、通常の基板と同様に放熱できる通常基板を使用した縦型MOS構造となる。その他に、DRAMのメモリーセルへ応用すると、接合リーク電流も低減可能であり、時間当たりのリフレッシュ回数を削減できる。
また、従来のプレーナ型のゲート高さと同じくらいに縦型MOSの高さを製造できれば、プレーナ型トランジスタに取って代わるトランジスタ構造になる。ゲートでチャネル領域全体を取り囲むことにより、FinFETやSGTのようにショートチャネル効果を抑制でき、結晶成長時のドーパント混入によって、イオン注入による製造より非常に短チャネルのトランジスタを作製することができる。しかも、PN接合の計算が階段型のためトランジスタの設計が容易となる。
【実施例】
【0075】
次に、本発明の実施例について詳細に説明する。
図4〜図7に示した工程によって、図3に示す構造の半導体装置(STGJ)11を作製した。
【0076】
図10に半導体装置(STGJ)11の電気的特性を示す。トランジスタ構造はゲート長45nm、ゲート幅220nm、シリコン層厚20nm、ゲート酸化膜5nm、チャネルを形成するボディ領域のキャリア濃度318個/cm3, ソース・ドレインの濃度220個/cm3, 逆方向バイアスゲート電極120個/cm3である。
縦軸はドレイン・ソース間電流であり、単位はアンペアAで対数表示である。横軸は内側逆バイアス接合ゲート・ソース間電圧であり、単位はボルトVでリニア表示である。逆バイアス接合ゲートの電圧は、−1.5(V)、−2.5(V)、0(V)で変化させた。
【0077】
図10に示した結果から、内側ゲートにPN接合の逆方向に電圧をかけていくと、ゲート0(V)のときの漏れ電流が減少していくことがわかる。したがって、この仕組みでトランジスタOFF時の漏れ電流を減少させることが示された。
【産業上の利用可能性】
【0078】
本発明の半導体装置は、第一の応用例として、パワーデバイス、PRAM(相変化メモリ)、DRAM等といった、ON電流を多く必要とする集積回路に適用できる。また、本発明の半導体装置は、第二の応用例として、スーパーコンピュータ、10〜100GHzで動作するCPU等といった、超短チャネル化による超高速集積回路に適用できる。更に、本発明の半導体装置は、第三の応用例として、自動車エンジン制御用集積回路や宇宙向け衛星の集積回路のような、過酷な条件下でも対応できる通常のバルク基板並みに放熱特性に優れたSOI集積回路に適用できる。
また、本発明の半導体装置は、第四の応用例として、SOIウェーハを使用しない低コストSOIトランジスタ、部分空乏型や完全空乏型のSOIトランジスタ向け資産を活かした集積回路、キャパシタレスDRAMのメモリーセル等に使用されるフローティングボディ型トランジスタなどに好適に適用できる。更に、本発明の半導体装置は、第五の応用例として、ダイ面積で決まる低コストの特定用途向けLSI(ASIC)、CPU、DSP等といった、3次元高集積化によるダイ面積の縮小技術に適用できる。
【図面の簡単な説明】
【0079】
【図1】図1は、本発明の実施形態である半導体装置を示す斜視図である。
【図2】図2は、本発明の実施形態である半導体装置を示す図であって、(a)は図1のA−A’線に対応する断面図であり、(b)は図1のB−B’線に対応する断面図である。
【図3】図3は、本発明の実施形態である半導体装置の一例を示す断面模式図である。
【図4】図4は、本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図5】図5は、本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図6】図6は、本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図7】図7は、本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図8】図8は、本発明の実施形態である半導体装置の要部を示す図である。
【図9】図9は、本発明の実施形態である半導体装置の要部を示す図である。
【図10】図10は、本発明の実施形態である半導体装置の内側ゲート電圧を変化させた場合におけるバックゲート・ドレイン間電圧とドレイン・ソース間電流との関係を示すグラフである。
【図11】図11は、従来の半導体装置を示す断面模式図である。
【図12】図12は、従来の半導体装置を示す斜視図である。
【図13】図13は、従来の半導体装置を示す図であって、(a)は図12のC−C’線に対応する断面図であり、(b)は図12のD−D’線に対応する断面図である。
【符号の説明】
【0080】
1,11,51,61…半導体装置、2,12…基板、3,18,53,63…基柱、4a,4b,54a,54b,64a,64b…ソース・ドレイン拡散層、13a…ドレイン層、15a…ソース層、5,14a,55,65…ボディ層、6,19,56,66…ゲート絶縁膜、7,20,57,67…フロントゲート電極、8,17,58,68…バックゲート電極、13c,13d…引出電極部、21…層間絶縁膜、22a,22b,22c,22d…コンタクトホール、23a,23b,23c,23d…コンタクトプラグ。
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関するものであり、特に縦型SGT(Surround Gate Transistor)構造を有する半導体装置および半導体装置の製造方法に関するものである。
【背景技術】
【0002】
近年、半導体技術が応用される分野は多岐に渡り、一般的な電子機器に用いられるDRAM(Dynamic Random Access Memory)やCPU(Central Processing Unit)などから、自動車エンジン制御用集積回路、宇宙向け衛星の集積回路など特殊な環境における集積回路まで、高集積化および低消費電力化等が強く要望されている。半導体集積回路の飛躍的な高集積化を実現するには、従来のプレーナ型のMOS(Metal−Oxide−Semicondudtor)トランジスタに替わる新規構造のトランジスタの実現が期待されている。
【0003】
新規構造のトランジスタの一例として、通常のシリコンウェーハからなる半導体基板に代えて、所謂SOI(Silicon on Insulator)ウェーハからなる半導体基板を用いたものが知られている。
図11に示す如く、SOI−CMOS(Complementary MOS)トランジスタ101は、SOIウェーハからなる基板102上に形成されている。基板102は、単結晶シリコンからなるウェーハ本体102aと、埋め込み酸化膜102bと、シリコン層102cとが順次積層されてなるものである。
そして、SOI−CMOSトランジスタ101は、シリコン層102cに形成されたソース領域103およびドレイン領域104と、ソース領域103及びドレイン領域104の間に配置されたボディ領域105と、ボディ領域105の上に形成された酸化シリコンからなるゲート絶縁膜106と、ゲート絶縁膜106上に形成されたポリシリコンからなるゲート電極107とから概略構成されている。
ソース領域103及びドレイン領域104は、シリコン層102cにN型不純物がイオン注入された不純物拡散領域であり、一方、ボディ領域105は、シリコン層102cにP型不純物がイオン注入された不純物拡散領域である。
また、ゲート電極107の両側には窒化シリコンからなるサイドウォール108が形成されている。更に、ゲート電極107及びシリコン層102cを覆うように酸化シリコンかからなる層間絶縁膜109が積層されている。更にまた、層間絶縁膜109には、ゲート電極107、ソース領域103及びドレイン領域104にそれぞれ接続されるコンタクトプラグ110a、110b、110cが形成されている。
【0004】
上記のSOI−CMOSトランジスタによれば、ボディ領域105等の不純物拡散領域を有するシリコン層102cが、埋め込み酸化膜102bによってウェーハ本体102aと絶縁されているので、寄生容量の低減、ラッチアップフリー、接合リークの低減、短チャネル効果の抑制等が図られている。
しかし、SOIウェーハは、従来の単結晶シリコンウェーハに比べて高価なので、従来の単結晶シリコンウェーハを使用しつつ、SOI−CMOSトランジスタと同等の特性を有するトランジスタが必要とされている。また、SOIウェーハの短所として、埋め込み酸化膜とシリコン層との熱伝導度が大きく異なり、セルフヒーティング効果の問題がある。そこで、トランジスタによって発生した熱を効率的に、通常の基板と同様に放熱させられるトランジスタが必要とされている。
さらに、従来のトランジスタの設計資産を活かし、キャパシタレスDRAMのメモリーセル等に使用されるフローティングボディ型トランジスタなどにも応用できる構造が必要とされている。この構造は、基板領域とボディ領域とを分離でき、インパクトイオン化された正孔を多く蓄積できるが、この構造を作製するには、従来のイオン注入によるドーパントの混入方法は難しいという問題がある。
【0005】
また、High−Kゲート絶縁膜やメタルゲート電極等の新規材料の開発によって、従来構造であるプレーナ型のMOSトランジスタの改良を図ろうとする動きもある。しかし、高集積化の要求に伴って、ゲート長が年を追うごとに縮小化されており、今後20年以内に限界に必ず達すると考えられている。
そこで、このままムーアの法則を最後まで維持しながら、ON電流も維持もしくは向上させる量産技術の開発が必要とされている。このためには、厳密なドーパントの分布の制御とゲートコントロール性を向上させる構造が必要である。そのために、ドーパントの分布をナノメートル単位で制御したソース領域、ドレイン領域及びボディ領域を形成し、各領域の厳密な切り分けができなければならない。
一方、ボディ領域にチャネルを形成すると、小さなゲート領域だけで電流をコントロールできなくなり、短チャネル効果が発生する。そのため、シリコンのボディ領域全体にチャネルを形成するには、大きなゲート領域を確保した上で電流をコントロールし、短チャネル効果を抑制する必要がある。しかし、これまでのオールアラウンド型ゲートのトランジスタであるプレーナ型は、製造工程が複雑になる。
【0006】
一方、製造の容易な縦型のオールアラウンド型ゲートのトランジスタとして、ソース・ドレイン領域とチャネル領域とを含むシリコン柱の周囲に、ゲート絶縁膜及びゲート電極を巻き付けた構造のSGT(Surround Gate Transistor)が開発されている。(特許文献1〜6参照。)
図12に示す如く、従来のSGTトランジスタ201は、円柱(ピラー)形状のシリコン層203の上部と下部にソース・ドレイン領域204a、204bを設け、ソース・ドレイン領域204a、204bの間にボディ領域205を設け、シリコン層203の外周にボディ領域205を覆うゲート絶縁膜206を介してゲート電極207を設けた構造となっている。
ソース・ドレイン領域204a、204bは、シリコン層203にN型不純物がイオン注入された不純物拡散領域であり、一方、ボディ領域205は、シリコン層203にP型不純物がイオン注入された不純物拡散領域である。
【0007】
しかし、このようなSGTトランジスタ201の構造において、ON電流を増加させるためには、ボディ領域においてチャネルを十分確保するために、シリコン柱の径を大きくしなければならない。このため、面積当りのON電流増加の効率が悪く、さらに結果的にSi層厚が大きくなることから閾値電圧が変化する問題がある。
【0008】
また、その他のトランジスタとして、所謂フィン型のトランジスタ(FinFET,Fin Field Effect Transistor)が知られているが、このFinFETにおいてON電流を向上させるためには、チャネルを形成するシリコン層を大幅に厚くするか、横方向に大きくしなければならない。そのため、通常のプレーナ型トランジスタと組み合わせることや代替えや面積効率の点おいて不利である。しかも、超短チャネル長のトランジスタを作製する際には、従来のイオン注入の工程を使用するため、超短チャネル長化に不利となる。しかも、トランジスタの形状が基板に対して垂直な方向に大幅に高いか、もしくは、基板方向に大幅に長いので、FinFETの本来の特徴を活かせないアンバランスな形状になり、作製自体が困難であるという問題がある。
【0009】
そのため、縦型トランジスタの構造を有するダブルゲートトランジスタ(Double Gate Transistor)が開発されている。ダブルゲートトランジスタは、2つのゲートで電流をコントロールすることにより、トランジスタOFF時の漏れ電流を抑制できる構造である。
【特許文献1】特開平6−21467号公報
【特許文献2】特開平6−24419号公報
【特許文献3】特開平9−8290号公報
【特許文献4】特開平2005−64031号公報
【特許文献5】特開2005−197704号公報
【特許文献6】特開2003−229494号公報
【発明の開示】
【発明が解決しようとする課題】
【0010】
しかしながら、縦型ダブルゲートトランジスタにおいて、ON電流を向上させるには、チャネル幅を長くしなければならず、そのためには、チャネルを形成するシリコン層を挟むようにゲート電極をシリコン層の両側に配置しなければならず、トランジスタの単位ウェーハ面積当たりの占有面積が大きくなるという問題があった。
【0011】
本発明は、上記事情に鑑みてなされたものであり、超短チャネル長化でき、Si層厚一定によって閾値を変化させずにON電流を増加でき、さらにバックゲートにより閾値も動的に変更できる縦型ダブルゲートトランジスタのSGTJ(Surround Gate Transistor with Junction)構造を備えた半導体装置および半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0012】
上記課題を解決するために、本発明者は鋭意検討した結果、2つのゲート電極のうち一方を柱状にして基柱中央に埋め込んだSGT型ダブルゲートトランジスタ(SGTJ)構造とすることで、電極を小さくできるため超短チャネル長化が可能となり、単位ウェーハ面積当たりの占有面積を小さくしながら、閾値を変化させずにON電流が向上することを見出した。
そして、SOI基板を使用せずに、低コストで、寄生容量の低減、ラッチアップフリー、接合リークの低減、短チャネル効果の抑制を行えるSOI同等のトランジスタの実現を可能としたことで本発明を完成させた。
すなわち、本発明は以下の(1)〜(16)から構成される。
【0013】
(1)本発明の半導体装置は、基板上に形成されてなる筒型の基柱と、前記基柱の上部と下部に、同心形状に形成された第1導電型からなるソース・ドレイン拡散層と、前記ソース・ドレイン拡散層に挟まれた前記基柱の中間部に形成された第1導電型からなるボディ層と、前記基柱の側面にゲート絶縁膜を介して形成されたフロントゲート電極とを備えたことを特徴とする。
(2)また、本発明の半導体装置においては、前記基柱の中心軸が前記基板面と垂直であり、前記ソース・ドレイン拡散層が前記中心軸を中心とする同心形状であることとする。
(3)また、本発明の半導体装置においては、前記ボディ層は、前記ソース・ドレイン拡散層と同心形状であることとする。
(4)また、本発明の半導体装置においては、前記基柱は、横断面において幅厚が一定であり、縦断面において高さが一定であることとする。
(5)また、本発明の半導体装置においては、前記ゲート絶縁膜は、膜厚が一定であることとする。
(6)また、本発明の半導体装置においては、前記基柱の各層における同心形状は、前記中心軸を中心とする円形であることとする。
(7)また、本発明の半導体装置においては、前記基柱の内部に形成されてなり、前記ソース・ドレイン拡散層および前記ボディ層とPN接合された第2導電型からなるバックゲート電極を備えたこととする。
(8)また、本発明の半導体装置においては、前記フロントゲート電極が、前記基柱の外側に配置され、前記バックゲート電極が、前記基柱の内側に上部から下部まで貫通する柱状に形成されてなることとする。
(9)また、本発明の半導体装置においては、前記ボディ層の表面層において、前記バックゲート電極とのPN接合界面における前記バックゲート電極のシリコン層と前記ボディ層の結晶軸が平行であることとする。
(10)また、本発明の半導体装置においては、前記フロントゲート電極は、前記ボディ層に対して同じ高さに同じ膜厚で形成されてなることとする。
(11)また、本発明の半導体装置においては、下部の前記ソース・ドレイン拡散層の底部に、前記基柱の外周面よりも外側に延びた引出電極部を有することとする。
(12)また、本発明の半導体装置においては、前記フロントゲート電極に配線された第1配線と、前記引出電極部に配線された第2配線とが、前記基柱の外側に対称的に配置されて形成されてなることとする。
(13)また、本発明の半導体装置においては、上部の前記ソース・ドレイン拡散層に配線された第3配線が、前記基柱の上方に配置されて形成されてなることとする。
(14)また、本発明の半導体装置においては、前記バックゲート電極が、前記基板面に対して垂直方向に複数並列に設けられ、前記バックゲート電極それぞれの間における上部の前記ソース・ドレイン拡散層にキャパシタンスが設けられたこととする。
(15)また、本発明の半導体装置においては、第2導電型からなるバックゲート電極が、前記基柱の外側に配置され、前記フロントゲート電極が、前記基柱の内側に上部から下部まで貫通する柱状に形成されてなることとする。
(16)また、本発明の半導体装置においては、前記フロントゲート電極が、前記基板面に対して垂直方向に複数並列に設けられ、前記バックゲート電極それぞれの間における上部の前記ソース・ドレイン拡散層にキャパシタンスが設けられたこととする。
(17)本発明の半導体装置の製造方法は、基板上に、上部のソース・ドレイン層となる第1導電型の第1半導体膜と、チャネル領域を含むボディ層となる第1導電型の第2半導体膜と、下部のソース・ドレイン層となる第1導電型の第3半導体膜とを順次形成する工程と、前記第3半導体膜と第2半導体膜と前記第1半導体膜の中心軸部を除去して、前記第3半導体膜の上部から前記第1半導体膜の下部まで貫通する柱状の穴を形成し、前記穴に第2導電型からなるバックゲート電極を形成する工程と、前記第3半導体膜と前記第2半導体膜と前記第1半導体膜の一部とをパターニングして、断面視略凸状に形成するとともに、前記基板の基板面を平面視したときに中心軸を中心に同心形状に成形することによって筒型の基柱を形成する工程と、少なくとも前記ボディ層の外側面を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記ボディ層の外周部にフロントゲート電極を形成する工程と、を具備してなることを特徴とする。
(18)また、本発明の半導体装置の製造方法は、基板上に、上部のソース・ドレイン層となる第1導電型の第1半導体膜と、チャネル領域を含むボディ層となる第1導電型の第2半導体膜と、下部のソース・ドレイン層となる第1導電型の第3半導体膜とを順次形成する工程と、前記第3半導体膜と第2半導体膜と前記第1半導体膜の中心軸部を除去して、前記第3半導体膜の上部から前記第1半導体膜の下部まで貫通する柱状の穴を形成し、前記穴の内側面に少なくとも前記ボディ層の内側面を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記ボディ層の内周部にフロントゲート電極を形成する工程と、前記第3半導体膜と前記第2半導体膜と前記第1半導体膜の一部とをパターニングして、断面視略凸状に形成するとともに、前記基板の基板面を平面視したときに中心軸を中心に同心形状に成形することによって筒型の基柱を形成する工程と、前記基柱の外側面に第2導電型からなるバックゲート電極を形成する工程と、を具備してなることを特徴とする。
【発明の効果】
【0014】
本発明によれば、高価なSOIウェーハを使用せずに、低コストでSOIトランジスタ同等の特性を実現でき、寄生容量の低減、ラッチアップフリー、接合リークの低減、短チャネル効果の抑制を行えるトランジスタを実現できる。
しかも、SOI基板を使用しないので、埋め込み酸化膜とシリコン層の熱伝導度が、大きく異なることによるセルフヒーティング効果の問題を解消できる。そこで、トランジスタによって発生した熱を効率的に、通常の基板と同様に放熱できる通常基板を使用した縦型MOS構造となる。その他に、DRAMのメモリーセルへ応用すると、接合リーク電流も低減可能であり、時間当たりのリフレッシュ回数を削減できる。
また、従来のプレーナ型のゲート高さと同じくらいに縦型MOSの高さを製造できれば、プレーナ型トランジスタに取って代わるトランジスタ構造になる。ゲートでチャネル領域全体を取り囲むことにより、FinFETやSGTのようにショートチャネル効果を抑制でき、結晶成長時のドーパント混入によって、イオン注入による製造より非常に短チャネルのトランジスタを作製することができる。しかも、PN接合の計算が階段型のためトランジスタの設計が容易となる。
【0015】
本発明の半導体装置によれば、基板に形成されてなる筒型の基柱と、前記基柱の上部と下部に、同心形状に形成された第1導電型からなるソース・ドレイン拡散層と、前記ソース・ドレイン拡散層に挟まれた前記基柱の中間部に形成された第1導電型からなるボディ層と、前記基柱の側面にゲート絶縁膜を介して形成されたフロントゲート電極とを備えたことで、閾値電圧を同一に維持しながら外径を大きくできるので、ON電流を向上できるチャネル幅の長い縦型MOSトランジスタを実現できる。
従来のSGT構造では、チャネル長が変化しても閾値が変化しないように、ソース、ドレイン、LDD(Lightly Doped Drain)、Pocket、ボディ層のドーピング濃度を設定しなければならなかった。しかし、縦型MOSの場合は、シリコン層厚も閾値に関係してくるため、このシリコン層厚の変化に対して大きく閾値を変化させないためには、シリコン層厚を維持しなければならない。このことから、チャネルを形成するシリコン層が、筒型で断面が同心形状になる構造が良い。
逆に、同一チャネル長においては、任意の閾値電圧を実現させるために、シリコン層厚を自在に変更させて実現することができる。このことは、従来のイオン注入では複数回のイオン注入工程が必要であったところが、本発明における半導体装置では一回のエッチング加工工程によって実現できる利点がある。
【0016】
また、本発明の半導体装置によれば、前記基柱の中心軸が前記基板面と垂直であり、前記ソース・ドレイン拡散層が前記中心軸を中心とする同心形状であることで、基柱の高さを変えずにシリコン層厚を変化させることができ、安定した幅縦型MOSトランジスタの構造となる。
【0017】
また、本発明の半導体装置によれば、前記ボディ層は、前記ソース・ドレイン拡散層と同心形状であることで、チャネルが形成される領域が同心形状となり、外形寸法を拡大することなくトランジスタのゲート幅を拡大し、オン電流を増加させることが可能となる。
【0018】
また、本発明の半導体装置によれば、前記基柱は、横断面において幅厚が一定であり、縦断面において高さが一定であることで、低濃度のドーパントでシリコン層厚を一定に維持することができ、閾値電圧を一定にできる。さらに、シリコン層厚を維持しながら、基柱の外径を大きくできるので、ON電流を向上できる。
【0019】
また、本発明の半導体装置によれば、前記基柱の各層における同心形状は、前記中心軸を中心とする円形であることで、電界緩和に適した形状となり、チャネル幅を容易に大きくもできる構造とすることができる。この構造はSGT構造に比べて、ドーパント濃度一定でシリコン層厚一定にすると、閾値電圧を維持したまま、シリコン円柱の外径つまりチャネル幅を大きくでき、ON電流を向上できる。チャネルを形成するシリコン層を、チャネル幅の長い同心円状のドーナツ状のシリコン円柱にすると、単位ウェーハ面積当たりのON電流の増加効率が、SGTのON電流の増加効率より高い。
これまでのSGT構造の設計では、シリコン層厚とチャネル幅が変化しても同じ閾値電圧を維持するために、設計が複雑になっていた。このことから、良好なトランジスタ特性を維持しながら、効率的な単位ウェーハ面積当たりの高いON電流を得るには、本発明の半導体装置のように同心円状のドーナツ状のチャネル幅の長い構造が必要である。しかも、高いON電流を縦型MOSトランジスタにおいて実現できる。この結果、PRAM(相変化メモリ)などのON電流を多く必要なメモリーセルに適したトランジスタ構造になっている。
【0020】
また、本発明の半導体装置によれば、前記基柱の内部に形成されてなり、前記ソース・ドレイン拡散層および前記ボディ層とPN接合された第2導電型からなるバックゲート電極を備えたことで、第2導電型からなるバックゲート電極で逆方向バイアスを付加することにより、ボディ電圧を設定しても電流を流さずに閾値電圧を変更し、通常のダブルゲートのバックゲートのように機能できる。このことから、動的に閾値電圧を上げたり下げたりすることにより、トランジスタOFF時の漏れ電流を減少できる。
ただし、このトランジスタのソース・ドレイン拡散層、ボディ層はすべて第1導電型半導体とする。ボディ層が第1導電型と異なる第2導電型であるとバイポーラトランジスタになり、バックゲート電極からボディ層に電流が流れてしまうからである。
【0021】
また、本発明の半導体装置によれば、前記フロントゲート電極が、前記基柱の外側に配置され、前記バックゲート電極が、前記基柱の内側に上部から下部まで貫通する柱状に形成されてなることで、内側と外側のゲート酸化膜厚を厳密に同じにしなくてよいことから、製造プロセスのマージンや精度を緩和できる。通常、内外のゲートを同時に動作させるには、内側と外側のゲート酸化膜が同じ酸化膜厚にならなくてはいけない。しかし、現実的に熱酸化膜などの酸化膜は、熱放射の関係から酸化膜厚を同じにできない。このため、内側ゲートを酸化膜の膜厚に依存しない構造のゲートが適している。
そこで、内側と外側のゲート構造を異なる構造にし、内側の逆バイアス接合ゲートは動的に閾値電圧を変更し、外側ゲートで通常のトランジスタのゲート動作をさせる。このことによって、高速・低消費電力のトランジスタを構成することができ、改良型SGTとして使用できる。以上のことから、プロセスマージンに幅があり、プロセス精度を緩和できる内側ゲート構造が縦型トランジスタ構造に適している。
【0022】
また、本発明の半導体装置によれば、下部の前記ソース・ドレイン拡散層の底部に、前記基柱の外周面よりも外側に延びた引出電極部を有することで、下部のソース・ドレイン拡散層をボディ層と上部のソース・ドレイン拡散層より横方向に大きく突き出した構造に形成しておくことができ、ポリシリコン配線を容易に行える。その時のポリシリコンからなるフロントゲート電極は、エッチングストップ層としても機能する酸化シリコンの絶縁層の上に形成することができる。寄生容量などの関係から、基板に対して平行方向のゲート電極の幅も性能向上に重要な要素であるため、ボディ層から突き出たソース・ドレイン拡散層を、フロントゲート電極から大きく離すことが重要であるが、このように引出電極部を設けることで、下部のソース・ドレイン拡散層を基板の垂直方向に長くし、フロントゲート電極と大きく離すことができる。
【0023】
また、本発明の半導体装置によれば、前記フロントゲート電極に配線された第1配線と、前記引出電極部に配線された第2配線とが、前記基柱の外側に対称的に配置されて形成されてなることで、寄生容量を小さくすることができる。
【0024】
また、本発明の半導体装置によれば、上部の前記ソース・ドレイン拡散層に配線された第3配線が、前記基柱の上方に配置されて形成されてなることで、寄生容量などの少ない位置に配線することが可能となる。
【0025】
また、本発明の半導体装置によれば、前記バックゲート電極が、前記基板面に対して垂直方向に複数並列に設けられ、前記バックゲート電極それぞれの間における上部の前記ソース・ドレイン拡散層にキャパシタンスを設けられたことで、1つだけの下部のソース・ドレイン拡散層から複数のゲートを使用した多値化DRAMも実現できる。
【0026】
また、本発明の半導体装置の製造方法によれば、基板上に、上部のソース・ドレイン層となる第1導電型の第1半導体膜と、チャネル領域を含むボディ層となる第1導電型の第2半導体膜と、下部のソース・ドレイン層となる第1導電型の第3半導体膜とを順次形成する工程と、前記第3半導体膜と第2半導体膜と前記第1半導体膜の中心軸部を除去して、前記第3半導体膜の上部から前記第1半導体膜の下部まで貫通する柱状の穴を形成し、前記穴に第2導電型からなるバックゲート電極を形成する工程と、前記第3半導体膜と前記第2半導体膜と前記第1半導体膜の一部とをパターニングして、断面視略凸状に形成するとともに、前記基板の基板面を平面視したときに中心軸を中心に同心形状に成形することによって筒型の基柱を形成する工程と、少なくとも前記ボディ層の外側面を覆うようにゲート絶縁膜を形成する工程と、前記ゲート絶縁膜を介して前記ボディ層の外周部にフロントゲート電極を形成する工程と、を具備してなることで、閾値電圧を同一に維持しながら外径を大きくできるので、ON電流を向上できるチャネル幅の長い縦型MOSトランジスタを実現できる。
具体的には、従来のSGT構造では、チャネル長が変化しても閾値が変化しないように、ソース、ドレイン、LDD、Pocket、ボディ層のドーピング濃度を設定しなければならなかった。しかし、縦型MOSの場合は、シリコン層厚も閾値に関係してくるため、このシリコン層厚の変化に対して大きく閾値を変化させないためには、シリコン層厚を維持しなければならない。このことから、チャネルを形成するシリコン層が、筒型で断面が同心形状になる構造が良い。
逆に、同一チャネル長においては、任意の閾値電圧を実現させるために、シリコン層厚を自在に変更させて実現することができる。このことは、従来のイオン注入では複数回のイオン注入工程が必要であったところが、本発明における半導体装置では一回のエッチング加工工程によって実現できる利点がある。
【発明を実施するための最良の形態】
【0027】
以下、本発明の半導体装置およびその製造方法について図面を参照して説明する。尚、以下の説明において参照する図は、本実施形態の半導体装置等を説明するためのものであり、図示される各部の大きさや厚さや寸法等は、実際の半導体装置等における各部の寸法関係とは異なる場合がある。
【0028】
[半導体装置の基本例]
本実施形態の半導体装置の基本例について、図1、2を参照して説明する。図1は本実施形態の半導体装置(トランジスタSGTJ)の主要部分の構造を示す斜視図である。また図2(a)は、図1のA−A’線に対応する断面図であって半導体基板の基板面を平面視する方向からみた断面図であり、図2(b)は、図1のB−B’線に対応する断面図である。
図1に示す半導体装置1は、基板2上に、中心軸Mが基板2面と垂直方向に形成されてなる筒型の基柱3と、基柱3の上部と下部に、中心軸Mを中心とする同心形状に形成された第1導電型からなるソース・ドレイン拡散層4a,4bと、基柱3の中央部にソース・ドレイン拡散層4a,4bに挟まれて形成された第1導電型からなるボディ層5(図2参照)と、基柱3の外側面にゲート絶縁膜6を介してボディ層5を覆うように形成されたフロントゲート電極7と、基柱3の内側面に上部から下部まで貫通する柱状に形成されてなり、ソース・ドレイン拡散層4a,4bおよびボディ層5とPN接合された第2導電型からなるバックゲート電極8と、から概略構成されている。
【0029】
このような構造にすることで、閾値電圧を同一に維持しながら外径を大きくできるので、ON電流を向上できるチャネル幅の長い縦型MOSトランジスタを実現できる。
従来のSGT構造では、チャネル長が変化しても閾値が変化しないように、ソース、ドレイン、LDD、Pocket、ボディ層のドーピング濃度を設定しなければならなかった。しかし、縦型MOSの場合は、シリコン層厚も閾値に関係してくるため、このシリコン層厚の変化に対して大きく閾値を変化させないためには、シリコン層厚を維持しなければならない。このことから、チャネルを形成するシリコン層が、筒型で断面が同心形状になる構造が良い。
逆に、同一チャネル長においては、任意の閾値電圧を実現させるために、シリコン層厚を自在に変更させて実現することができる。このことは、従来のイオン注入では複数回のイオン注入工程が必要であったところが、本発明における半導体装置では一回のエッチング加工工程によって実現できる利点がある。
【0030】
また、第2導電型からなるバックゲート電極8で逆方向バイアスを付加することにより、ボディ電圧を設定しても電流を流さずに閾値電圧を変更し、通常のダブルゲートのバックゲートのように機能できる。このことから、動的に閾値電圧を上げたり下げたりすることにより、トランジスタOFF時の漏れ電流を減少できる。
ただし、このトランジスタのソース・ドレイン拡散層4a,4b、ボディ層5はすべて第1導電型半導体とする。ボディ層5が第1導電型と異なる第2導電型であるとバイポーラトランジスタになり、バックゲート電極8からボディ層5に電流が流れてしまうからである。
【0031】
また、フロントゲート電極7が基柱3の外側に配置され、バックゲート電極8が基柱3の内側に上部から下部まで貫通する柱状に形成されてなることで、内側と外側のゲート酸化膜厚を厳密に同じにしなくてよいことから、製造プロセスのマージンや精度を緩和できる。通常、内外のゲートを同時に動作させるには、内側と外側のゲート酸化膜が同じ酸化膜厚にならなくてはいけない。しかし、現実的に熱酸化膜などの酸化膜は、熱放射の関係から酸化膜厚を同じにできない。このため、内側ゲートを酸化膜の膜厚に依存しない構造のゲートが適している。
そこで、内側と外側のゲート構造を異なる構造にし、内側の逆バイアス接合ゲートは動的に閾値電圧を変更し、外側ゲートで通常のトランジスタのゲート動作をさせる。このことによって、高速・低消費電力のトランジスタを構成することができ、改良型SGTとして使用できる。以上のことから、プロセスマージンに幅があり、プロセス精度を緩和できる内側ゲート構造が縦型トランジスタ構造に適している。
【0032】
図2に示す如く、基柱3の各層(ソース・ドレイン拡散層4a,4b、ボディ層5)は中心軸Mを中心に同心円状に形成されている。このようにすることで、電界緩和に適した形状となり、チャネル幅を容易に大きくもできる構造とすることができる。この構造はSGT構造に比べて、ドーパント濃度一定でシリコン層厚一定にすると、閾値電圧を維持したまま、シリコン円柱の外径つまりチャネル幅を大きくでき、ON電流を向上できる。チャネルを形成するシリコン層を、チャネル幅の長い同心円状のドーナツ状のシリコン円柱にすると、単位ウェーハ面積当たりのON電流の増加効率が、SGTのON電流の増加効率より高い。
これまでのSGT構造の設計では、シリコン層厚とチャネル幅が変化しても同じ閾値電圧を維持するために、設計が複雑になっていた。このことから、良好なトランジスタ特性を維持しながら、効率的な単位ウェーハ面積当たりの高いON電流を得るには、本発明の半導体装置のように同心円状のドーナツ状のチャネル幅の長い構造が必要である。しかも、高いON電流を縦型MOSトランジスタにおいて実現できる。この結果、PRAM(相変化メモリ)などのON電流を多く必要なメモリーセルに適したトランジスタ構造になっている。
【0033】
ボディ層5もソース・ドレイン拡散層4a,4bと同心形状であることが好ましく、ボディ層5がシリコンで形成されている場合、ボディ層5の表面層において、バックゲート電極6とのPN接合界面は、ボディ層5のシリコン結晶とバックゲート電極6のシリコン結晶の結晶軸が平行であることが好ましい。
このようにすることで、チャネルが形成される領域(ボディ層5)が同心形状となり、外形寸法を拡大することなくトランジスタのゲート幅を拡大し、オン電流を増加させることが可能となる。
【0034】
また、基柱3の各層(ソース・ドレイン拡散層4a,4b、ボディ層5)は、横断面において幅厚が一定であり、縦断面において高さが一定であることが好ましい。このようにすることで、低濃度のドーパントでシリコン層厚を一定に維持することができ、閾値電圧を一定にできる。さらに、シリコン層厚を維持しながら、シリコン円柱の外径を大きくできるので、ON電流を向上できる。
また、ボディ層5を取り囲むように覆うゲート絶縁膜6も、膜厚が一定であることが好ましい。更に、ゲート絶縁膜6を覆うフロントゲート電極7も、ボディ層5に対して同じ高さに配置され、同じ膜厚で形成されていることが好ましい。
基板2面を平面視する方向からみた断面形状は特に限定されない。図2に示す如く円形の他に、図8に示す如く三角形であってもよいし、図9に示す如く四角形などであってもよい。
寄生容量などの関係から、基板2に対して平行方向のフロントゲート電極7の幅も性能向上に重要な要素であるため、ボディ層5から突き出たソース・ドレイン拡散層4a,4bを、フロントゲート電極7から大きく離すことが重要であり、ソース・ドレイン拡散層4a,4bを基板2の垂直方向に長くし、フロントゲート電極7と大きく離すことが好ましい。
【0035】
図8に示す半導体装置51は、基板上に、中心軸M1が基板面と垂直方向に形成されてなり、基板面を平面視する方向からみた断面形状が三角形の筒型からなる基柱53と、基柱53の上部と下部に、中心軸M1を中心とする同心形状に形成された第1導電型からなるソース・ドレイン拡散層54a,54bと、基柱53の中央部にソース・ドレイン拡散層54a,54bに挟まれて形成された第1導電型からなるボディ層55と、基柱53の外側面にゲート絶縁膜56を介してボディ層55を覆うように形成されたフロントゲート電極57と、基柱53の内側面に上部から下部まで貫通する柱状に形成されてなり、ソース・ドレイン拡散層54a,54bおよびボディ層55とPN接合された第2導電型からなるバックゲート電極58と、から概略構成されている。
ただし、ボディ層55もソース・ドレイン拡散層54a,54bと同心形状であることが好ましく、フロントゲート電極58が囲む基柱53の横断面において幅厚を一定にし、縦断面において高さが一定にすることが好ましい。更にゲート絶縁膜56の膜厚も一定にすることが好ましい。
【0036】
図9に示す半導体装置61は、基板上に、中心軸M2が基板面と垂直方向に形成されてなり、基板面を平面視する方向からみた断面形状が四角形の筒型からなる基柱63と、基柱63の上部と下部に、中心軸M2を中心とする同心形状に形成された第1導電型からなるソース・ドレイン拡散層64a,64bと、基柱63の中央部にソース・ドレイン拡散層64a,64bに挟まれて形成された第1導電型からなるボディ層65と、基柱63の外側面にゲート絶縁膜66を介してボディ層65を覆うように形成されたフロントゲート電極67と、基柱63の内側面に上部から下部まで貫通する柱状に形成されてなり、ソース・ドレイン拡散層64a,64bおよびボディ層65とPN接合された第2導電型からなるバックゲート電極68と、から概略構成されている。
ただし、ボディ層65もソース・ドレイン拡散層64a,64bと同心形状であることが好ましく、フロントゲート電極68が囲む基柱63の横断面において幅厚を一定にし、縦断面において高さが一定にすることが好ましい。更にゲート絶縁膜66の膜厚も一定にすることが好ましい。
【0037】
第1導電型からなるソース・ドレイン拡散層4a,4b,54a,54b,64a,64bおよびボディ層5,55,56は、例えばN型不純物がドープされたN型シリコンとし、第2導電型からなるバックゲート電極8,58,68は、例えばP型不純物がドープされたP型シリコンとすればよい。
逆に、第1導電型からなるソース・ドレイン拡散層4a,4b,54a,54b,64a,64bおよびボディ層5,55,56を、例えばP型不純物がドープされたP型シリコンとし、第2導電型からなるバックゲート電極8,58,68を、例えばN型不純物がドープされたN型シリコンとしてもよい。
【0038】
ゲート電極については、基板3,53,63の結晶面に対して、垂直方向にゲート電極が複数設けられ、ゲート電極それぞれの間にあるソース層(ソース・ドレイン拡散層4a,54a,64a)にキャパシタンスを設けられていてもよい。このことにより、1つだけのドレイン層(ソース・ドレイン拡散層4b,54b,64b)から複数のゲート電極を使用した多値化DRAMも実現できる。
更に、基柱3,53,63の内側面にゲート絶縁膜6,56,66が形成され、フロントゲート電極8,58,68がその内側に形成され、バックゲート電極8,58,68が基柱3,53,63の外側面に形成され、ゲート電極の機能が逆になっていてもよい。
【0039】
[半導体装置の一例]
図3には、図1、2に示した半導体装置1の具体的な形態の一例を示す。図3に示す半導体装置11は、基板12上に、中心軸M´が基板12面と垂直方向に形成されてなる筒型の基柱18と、基柱18の上部と下部に、中心軸M´を中心とする同心形状に形成されたN+型(第1導電型)からなるソース層15aおよびドレイン層13aと、基柱18の中央部にソース層15aとドレイン層13aとに挟まれて形成されたN型(第1導電型)からなるボディ層14aと、基柱18の外側面にゲート絶縁膜19を介してボディ層14aを覆うように形成されたフロントゲート電極20と、基柱18の内側面に上部から下部まで貫通する柱状に形成されてなり、ソース層15a、ドレイン層13aおよびボディ層14aとPN接合されたP型(第2導電型)からなるバックゲート電極17と、から概略構成されている。
ドレイン層13aの下部から外周方向に突き出すように、電極を引き出す引出電極部13c,13dが形成されている。このように、ドレイン層13aの下部と上部を十分に引き離すことによって、ドレイン層13aとゲートとの寄生容量を大幅に低減することができ、同時に電極や配線の引き回しを容易にすることができる。
【0040】
このように、引出電極部13c,13dが形成されていることで、ドレイン層13aをボディ層14a、ソース層15aより横方向に大きく突き出した構造に形成しておくことができ、ポリシリコン配線を容易に行える。その時のポリシリコンからなるフロントゲート電極20は、エッチングストップ層としても機能する酸化シリコンの絶縁層の上に形成することができる。寄生容量などの関係から、基板12に対して平行方向のゲート電極の幅も性能向上に重要な要素であるため、ボディ層14aから突き出たソース層15a、ドレイン層13aを、フロントゲート電極20から大きく離すことが重要であるが、このように引出電極部13c,13dが設けられていることで、ドレイン層13aを基板12の垂直方向に長くし、フロントゲート電極20と大きく離すことができる。
【0041】
ポリシリコンからなるフロントゲート電極20は、エッチングストップ層としても機能する酸化シリコンの絶縁層の上に形成することができる。寄生容量などの関係から、基板12に対して平行方向のフロントゲート電極20の幅も性能向上に重要な要素であるため、ボディ層14aから突き出たドレイン層13a,ソース15aを、ゲート電極から大きく離すことが重要であるが、このように引出電極部を設けることで、ドレイン層13aを基板の垂直方向に長くし、フロントゲート電極20と大きく離すことができる。
【0042】
基板12上の全面に層間絶縁膜21が堆積され、ドレイン層13aと接続するコンタクトホール22aが引出電極部13dの外側に形成され、ソース層15aと接続するコンタクトホール22bがソース層15aの上部に形成され、フロントゲート電極20と接続するコンタクトホール22cがフロントゲート電極20の側面で接するようにコンタクトホール22aと反対側に対称的に形成され、バックゲート電極17と接続するコンタクトホール22dがバックゲート電極17の上部に形成されている。そして、コンタクトホール22a,22b,22c,22d内には、P型もしくはN型のドーパント(P,As,B)を混入した非晶質シリコンであるポリシリコンが埋め込まれ、コンタクトプラグ23a,23b,23c,23dが形成されている。
ポリシリコンの代わりにタングステン(W)等でコンタクトホール22a,22b,22c,22d内が埋め込まれ、コンタクトプラグ23a,23b,23c,23dが形成されていても良い。そして、コンタクトプラグ23a,23b,23c,23dにはそれぞれ配線が接続されている。
フロントゲート電極20に配線された第1配線(コンタクトプラグ23c)と、引出電極部13dに配線された第2配線(コンタクトプラグ23a)とが、基柱18の外側に対称的に配置されて形成されてなることで、寄生容量を小さくすることができる。
また、ソース層15aに配線された第3配線(コンタクトプラグ23b)が、基柱18の上方に配置されて形成されてなることで、寄生容量などの少ない位置に配線することが可能となる。
【0043】
基柱18の各層は、図2に示す半導体装置1と同様に、中心軸M´を中心に同心形状に形成されている。
ボディ層14aも、ソース層15aおよびドレイン層13aと同心形状であることが好ましく、ボディ層14aの表面層において、バックゲート電極17とのPN接合界面における結晶軸が平行であることが好ましい。
基柱18の各層は、横断面において幅厚が一定であり、縦断面において高さが一定であることが好ましい。また、ボディ層14aを取り囲むように覆うゲート絶縁膜19も、膜厚が一定であることが好ましい。更に、ゲート絶縁膜19を覆うフロントゲート電極20も、ボディ層14aに対して同じ高さに配置され、同じ膜厚で形成されていることが好ましい。
なお上述の実施形態ではトランジスタは円柱状の場合を例に説明したが、本発明のSGTJトランジスタはこの形状に限定されるものではない。
例えば、図8,9に示す如く、断面形状が四角形や三角形の同心形状の構造になる四角柱や三角柱などの多角柱も可能である。ただし、フロントゲート電極が囲む基柱の横断面において幅厚を一定にし、縦断面において高さが一定にすることが好ましい。更にゲート絶縁膜の膜厚も一定にすることが好ましい。
【0044】
また、導電型については、ソース層15a、ドレイン層13aおよびボディ層14aがP型で形成され、バックゲート電極17がN型で形成されていてもよい。
更に、ゲート電極についても、基板18の結晶面に対して、垂直方向にゲート電極が複数設けられ、ゲート電極それぞれの間にあるソース層15aにキャパシタンスが設けられていてもよい。このことにより、1つだけのドレイン層13aから複数のゲート電極を使用した多値化DRAMも実現できる。
また更に、基柱18の内側面にゲート絶縁膜19が形成され、フロントゲート電極20がその内側に形成され、バックゲート電極17が基柱18の外側面に形成され、ゲート電極の機能が逆になっていてもよい。
【0045】
以上説明したように、本発明の半導体装置11によれば、高価なSOIウェーハを使用せずに、低コストでSOIトランジスタ同等の特性を実現でき、寄生容量の低減、ラッチアップフリー、接合リークの低減、短チャネル効果の抑制を行えるトランジスタを実現できる。
しかも、SOI基板を使用しないので、埋め込み酸化膜とシリコン層の熱伝導度が、大きく異なることによるセルフヒーティング効果の問題を解消できる。そこで、トランジスタによって発生した熱を効率的に、通常の基板と同様に放熱できる通常基板を使用した縦型MOS構造となる。その他に、DRAMのメモリーセルへ応用すると、接合リーク電流も低減可能であり、時間当たりのリフレッシュ回数を削減できる。
また、従来のプレーナ型のゲート高さと同じくらいに縦型MOSの高さを製造できれば、プレーナ型トランジスタに取って代わるトランジスタ構造になる。ゲートでチャネル領域全体を取り囲むことにより、FinFETやSGTのようにショートチャネル効果を抑制でき、結晶成長時のドーパント混入によって、イオン注入による製造より非常に短チャネルのトランジスタを作製することができる。しかも、PN接合の計算が階段型のためトランジスタの設計が容易となる。
【0046】
[半導体装置の一例の製造方法]
次に、図3に示す半導体装置11の製造方法について、図4〜図7を参照して説明する。
この製造方法は、基板上に、基柱の各層となる第1半導体膜、第2半導体膜及び第3半導体膜とを順次形成する工程と、バックゲート電極を形成する工程と、エッチングにより基柱を形成する工程と、ゲート絶縁膜を形成する工程と、フロントゲート電極を形成する工程と、から概略構成されている。
【0047】
まず、第1〜第3半導体膜を形成する工程では、図4(a)に示す如く、例えば単結晶シリコンからなる基板12を用意する。そして、基板面12aに対して表面洗浄(APM洗浄+SPM洗浄)を行い、基板12aに最初から付着している自然酸化膜やパーティクル等の除去した後、基板面12aに自然酸化膜が形成された状態にする。次に、図4(b)に示す如く、第1半導体膜13、第2半導体膜14及び第3半導体膜15を順次積層する。第1〜第3半導体膜13〜15の形成は、シリコン膜を成膜すると同時にドーパント元素である不純物を導入することにより行う。
【0048】
具体的には、まず基板面12aの自然酸化膜を除去するために、真空チェンバで1200℃以上に加熱してシリコン原子表面を露出させる。次に半導体基板12を、シリコンの結晶成長温度である1100℃程度に加熱する。そして、SiH4、SiH2Cl2、SiHCl3、SiCl4等を原料ガスに用いたCVD法等によって、単結晶シリコンを成長させながら、ドーパント濃度が1×1015〜1×1022cm−3程度になるようにPH3、AsH3等のN型不純物を導入することにより、N+型の第1半導体膜13を形成し、続いて、同様にN型の第2半導体膜14、N+型の第3半導体膜15を順次積層する。尚、N+型とは、高濃度N型を意味する。
【0049】
また、第1〜第3半導体膜13〜15の合計の厚みは、必要なだけ厚くする必要があり、例えば50nm程度がよい。これによりドレイン領域またはソース領域と、ゲート電極との間の距離が離されて寄生容量が小さくなる。
【0050】
また、CVD法に代えて、シリコンの固体ソースを用いたMBE法などを用いてもよい。この場合も上記と同様に、P型またはN型の不純物としてP、As、B等を用いるとよい。なお、自然酸化膜を除去する手段としては、加熱チャンバを用いる以外にマルチチェンバなどでエッチングによって除去する手段を用いてもよい。
【0051】
このように、結晶成長させながらドーパントを混入させる方法は、これまでのイオン注入法と比較して、ドーパント種とドーパントの濃度を直接制御するため、ドーパント種を瞬時に変更し、ドーパントの精密な濃度勾配を動的に連続して自在に設定することができ、設計と製造が容易である。この特性を応用して、チャネルの形成されるボディ層やLDDやPocketを設計できる。LDD層は、ドレインやソース層に比べてドーパント濃度を低くし、ドレイン(ソース)層の直上やソース(ドレイン)層の直下に形成する。しかも、ソース層やドレイン層から連続してLDD層を作製することができる。このため、Pocket層やチャネルを形成するボディ層を作製する場合も、ドーパント種を変更したり、濃度を変更したりすることで作製できる。
【0052】
以上のことから、設計時のPN接合の空乏層幅の導出も階段型近似で計算できる。このことから、試作コストや設計効率や歩留まりを改善でき、結晶成長時にドーパントを混入させる縦型トランジスタが、量産型の超短チャネル型トランジスタとして、最も設計・製造に適している。
【0053】
次に、バックゲート電極を形成する工程では、図4(c)に示す如く、第1〜第3半導体膜13〜15の中心軸部を除去して、第3半導体膜15の上部から第1半導体膜13の下部まで貫通する柱状の穴16を形成し、その穴16にP型シリコンの結晶成長、もしくは、P型ポリシリコンの堆積を行なうことで、バックゲート電極17を形成する。
具体的には、まず第3半導体膜15上にレジストを塗布した後、レチクルを使って露光して、第3半導体膜15上にレジストパターンを形成する。その後、このレジストパターンに沿って、異方性のドライエッチングを行い、上から1層目の第3半導体膜15と2層目の第2半導体膜14とを除去し、さらに3層目の第1半導体膜13を除去し、穴16を形成する。
【0054】
または、第3半導体膜15をアニールすることによって、第3半導体膜15の上面に、ハードマスクになる層を自然酸化膜より厚めの酸化膜で形成する。次に、レジスト塗布後、レチクルを使って露光し、ハードマスク層上にレジストのパターンを形成する。その後、このレジストパターンに沿って、酸化膜のハードマスクをドライエッチングによって形成する。最後に、アルカリ溶液であるTMAH(Tetra methyl amonium hydroxide)などで異方性ウェットエッチングを行い、1層目の第3半導体膜15と2層目の第2半導体膜14とを除去し、さらに3層目の第1半導体膜13を除去し、穴16を形成する。
【0055】
そして、バックゲート電極17を形成するために、穴16にP型シリコンの結晶成長、もしくは、P型ポリシリコンの堆積を行う。P型シリコンの結晶(又はP型ポリシリコン)は、第3半導体膜15より高くなるまで成長させた後、CMPでP型シリコンの結晶(又はP型ポリシリコン)の表面を平坦化する。さらに、第3半導体膜15より若干低くなるまで、P型シリコン結晶(又はP型ポリシリコン)をエッチバックする。
【0056】
このようにして、P型のバックゲート電極17を形成することで、逆方向バイアスを付加することができ、ボディ電圧を設定しても電流を流さずに閾値電圧を変更し、通常のダブルゲートのバックゲートのように機能できる。このことから、動的に閾値電圧を上げたり下げたりすることにより、トランジスタOFF時の漏れ電流を減少できる。
ただし、このトランジスタのドレイン層、ボディ層、ソース層となる第1〜第3半導体膜13〜15は、すべてN型半導体で形成する。ボディ層がP型であるとバイポーラトランジスタになり、バックゲート電極からボディ層に電流が流れてしまうからである。
【0057】
また、バックゲート電極17を、基柱18の内側に上部から下部まで貫通する柱状に形成することで、内側と外側のゲート酸化膜厚を厳密に同じにしなくてよいことから、製造プロセスのマージンや精度を緩和できる。通常、内外のゲートを同時に動作させるには、内側と外側のゲート酸化膜が同じ酸化膜厚にならなくてはいけない。しかし、現実的に熱酸化膜などの酸化膜は、熱放射の関係から酸化膜厚を同じにできない。このため、内側ゲートを酸化膜の膜厚に依存しない構造のゲートを形成することが好ましい。
そこで、内側と外側のゲート構造を異なる構造にし、内側の逆バイアス接合ゲートは動的に閾値電圧を変更し、外側ゲートで通常のトランジスタのゲート動作をさせると、高速・低消費電力のトランジスタを構成することができ、改良型SGTとして使用できる。以上のことから、プロセスマージンに幅があり、プロセス精度を緩和できる内側ゲート構造を形成することが、縦型トランジスタ構造において好ましい。
【0058】
続いて、エッチングにより基柱を形成する工程では、図5に示す如く、第3半導体膜15と第2半導体膜14と第1半導体膜13の一部とをパターニングして、第1〜第3半導体膜13〜15を断面視略凸状に形成するとともに、基板12の基板面12aを平面視したときに中心軸Mを中心に同心形状に成形することによって、筒型の基柱18を形成する。
【0059】
具体的には、まず第3半導体膜15上にレジストを塗布した後、レチクルを使って露光して、第3半導体膜15上にレジストパターンを形成する。その後、このレジストパターンに沿って、異方性のドライエッチングを行い、上から1層目の第3半導体膜15と2層目の第2半導体膜14とを除去し、さらに3層目の第1半導体膜13を10nm程度残して除去する。
【0060】
または、第3半導体膜15をアニールすることによって、第3半導体膜15の上面に、ハードマスクになる層を自然酸化膜より厚めの酸化膜で形成する。次に、レジスト塗布後、レチクルを使って露光し、ハードマスク層上にレジストのパターンを形成する。その後、このレジストパターンに沿って、酸化膜のハードマスクをドライエッチングによって形成する。最後に、アルカリ溶液であるTMAHなどで異方性ウェットエッチングを行い、1層目の第3半導体膜15と2層目の第2半導体膜14とを除去し、さらに3層目の第1半導体膜13を10nm程度残して除去する。
【0061】
ここで、上から1層目の第3半導体膜15の残存部分が、ソース層(上部のソース・ドレイン拡散層)15aとなり、第2半導体膜14の残存部分がボディ層14aとなる。また、第1半導体膜13の残存部分のうち、ボディ層14aと接している同心形状部分が、ドレイン層(下部のソース・ドレイン拡散層)13aとなり、このようにして筒型の基柱18を形成する。
【0062】
このように、筒型の基柱18を形成することで、閾値電圧を同一に維持しながら外径を大きくでき、ON電流を向上できるチャネル幅の長い縦型MOSトランジスタを実現できる。
従来のSGT構造では、チャネル長が変化しても閾値が変化しないように、ソース、ドレイン、LDD、Pocket、ボディ層のドーピング濃度を設定しなければならなかった。しかし、縦型MOSの場合は、シリコン層厚も閾値に関係してくるため、このシリコン層厚の変化に対して大きく閾値を変化させないためには、シリコン層厚を維持しなければならない。このことから、チャネルを形成するシリコン層が、筒型で断面が同心形状になる構造が良い。
逆に、同一チャネル長においては、任意の閾値電圧を実現させるために、シリコン層厚を自在に変更させて実現することができる。このことは、従来のイオン注入では複数回のイオン注入工程が必要であったところが、本発明における半導体装置では一回のエッチング加工工程によって実現できる利点がある。
【0063】
また、基柱18は、横断面において幅厚が一定であり、縦断面において高さが一定であることで、低濃度のドーパントでシリコン層厚を一定に維持することができ、閾値電圧を一定にできる。さらに、シリコン層厚を維持しながら、基柱18の外径を大きくできるので、ON電流を向上できる。
【0064】
また、ボディ層14aは、ソース層15aおよびドレイン層13aと同心形状であることで、チャネルの形成される領域(ボディ層14a)が同心形状のドーナツとなり、外形寸法を拡大することなくトランジスタのゲート幅を拡大し、オン電流を増加させることが可能となる。
【0065】
また、基柱18の各層(ソース層15a、ボディ層14a、ドレイン層13a)における同心形状を、中心軸M´を中心とする円形に形成することで、電界緩和に適した形状となり、チャネル幅を容易に大きくもできる構造とすることができる。この構造はSGT構造に比べて、ドーパント濃度一定でシリコン層厚一定にすると、閾値電圧を維持したまま、シリコン円柱の外径つまりチャネル幅を大きくでき、ON電流を向上できる。チャネルを形成するシリコン層を、チャネル幅の長い同心円状のドーナツ状のシリコン円柱にすると、単位ウェーハ面積当たりのON電流の増加効率が、SGTのON電流の増加効率より高い。
これまでのSGT構造の設計では、シリコン層厚とチャネル幅が変化しても同じ閾値電圧を維持するために、設計が複雑になっていた。このことから、良好なトランジスタ特性を維持しながら、効率的な単位ウェーハ面積当たりの高いON電流を得るには、本発明の半導体装置のように同心円状のドーナツ状のチャネル幅の長い構造が必要である。しかも、高いON電流を縦型MOSトランジスタにおいて実現できる。この結果、PRAM(相変化メモリ)などのON電流を多く必要なメモリーセルに適したトランジスタ構造になっている。
【0066】
続いて、第1半導体膜13の残存部分のうち、基板12側の10nm程度の薄膜13bから引出電極部を形成する。
図6(a)に示す如く、薄膜13bをエッチングによって、ドレイン層13aの下部から外周方向に突き出すように引出電極部13c,13dを形成し、電極を引き出す構造に成形する。このように、ドレイン層13aの下部と上部を十分に引き離すことによって、ドレイン層13aとゲートとの寄生容量を大幅に低減することができ、同時に電極や配線の引き回しを容易にすることができる。
【0067】
このように、引出電極部13c,13dを形成することで、ドレイン層13aをボディ層14a、ソース層15aより横方向に大きく突き出した構造に形成しておくことができ、ポリシリコン配線を容易に行える。その時のポリシリコンからなるフロントゲート電極は、エッチングストップ層としても機能する酸化シリコンの絶縁層の上に形成することができる。寄生容量などの関係から、基板12に対して平行方向のゲート電極の幅も性能向上に重要な要素であるため、ボディ層14aから突き出たソース層15a、ドレイン層13aを、フロントゲート電極から大きく離すことが重要であるが、このように引出電極部13c,13dを設けることで、ドレイン層13aを基板12の垂直方向に長くし、フロントゲート電極と大きく離すことができる。
【0068】
次に、ゲート絶縁膜の形成工程では、少なくともボディ層14aを覆うように基柱18の外側面にゲート絶縁膜を形成する。
具体的には、図6(b)に示す如く、基柱18および引出電極部13c,13dに対し、CVD法または酸化雰囲気でのアニール等の手段によって、厚み1〜10nm程度の酸化膜を堆積する。酸化雰囲気でのアニールは、酸化炉中で基柱18および引出電極部13c,13dの表面をドライ酸化して、シリコン酸化膜からなるゲート絶縁膜19の形成を行う。CVD法では、TEOS(Tetra ethoxy silane)などの原料ガスを使用して、高誘電率材料のHfO2等のHigh−K膜やSiO2等の絶縁材料を堆積させる。
【0069】
次に、フロントゲート電極の形成工程では、ゲート絶縁膜19を介してボディ層14aを覆うようにフロントゲート電極を形成する。
具体的には、まずゲート絶縁膜19を覆うように、ポリシリコン層をCVD法等によって形成する。そして、ポリシリコン層の上面の凹凸をCMPで平坦化してから、図6(c)に示す如く、ゲート絶縁膜19のうち基柱18の上面に形成されたゲート絶縁膜19aが露出する程度まで、ポリシリコン層をエッチングバックする。更に、基板面12aに接している部分のゲート絶縁膜19b、および電極引出部13c,13dの上に形成されたゲート絶縁膜19cの外側部分も露出するように、エッチングによってポリシリコン層を除去し、ポリシリコン層の残部からなるゲート電極20を形成する。
【0070】
続いて、CVD法などにより、図7(a)に示す如く、25〜40nm以上の酸化膜からなる層間絶縁層21を形成する。
具体的には、TEOSなどの酸化シリコンのガスソースを使用したCVD法によって、酸化膜を基板12の全面に堆積する。もしくは、低誘電率材料のLow−K材料などをSOG(Spin On Glass)などの方法で成膜してもよい。この酸化膜は個々のデバイスや配線間の層間絶縁膜として機能する。後に続く工程のエッチングむらを少なくするために、層間絶縁膜21の上面をCMPで表面の凹凸を除去して平坦化しておく。
【0071】
次に、図7(b)に示す如く、層間絶縁膜21をエッチングして、ドレイン層13aと接続するコンタクトホール22aを引出電極部13dの外側に形成し、ソース層15aと接続するコンタクトホール22bをソース層15aの上部に形成し、フロントゲート電極20と接続するコンタクトホール22cをフロントゲート電極20の側面で接するようにコンタクトホール22aと反対側に対称的に形成し、バックゲート電極17と接続するコンタクトホール22dをバックゲート電極17の上部に形成する。
次に、CVDなどによって、P型もしくはN型のドーパント(P,As,B)を混入した非晶質シリコンであるポリシリコンを用いてコンタクトホール22a,22b,22c,22d内を埋め込み、コンタクトプラグ23a,23b,23c,23dを形成する。ポリシリコンの代わりにタングステン(W)等でコンタクトホール22a,22b,22c,22d内を埋め込んでコンタクトプラグ23a,23b,23c,23dを形成しても良い。そして、コンタクトプラグ23a,23b,23c,23dに接続する配線を形成する。
フロントゲート電極20に配線する第1配線(コンタクトプラグ23c)と、引出電極部13dに配線する第2配線(コンタクトプラグ23a)とが、基柱18の外側に対称的に配置し形成することで、寄生容量を小さくすることができる。
また、ソース層15aに配線した第3配線(コンタクトプラグ23b)を、基柱18の上方に配置して形成することで、寄生容量などの少ない位置に配線することが可能となる。
以上のようにして、図3に示す半導体装置11を製造することができる。
【0072】
なお上述の実施形態ではトランジスタは円柱状の場合を例に説明したが、本発明のSGTJトランジスタはこの形状に限定されるものではない。
例えば、図8,9に示す如く、断面形状が四角形や三角形の同心形状の構造になる四角柱や三角柱などの多角柱も可能である。ただし、フロントゲート電極が囲む基柱の横断面において幅厚を一定にし、縦断面において高さが一定にすることが好ましい。更にゲート絶縁膜の膜厚も一定にすることが好ましい。
【0073】
また、導電型については、第1〜第3半導体膜13〜15をP型で形成し、バックゲート電極17をN型で形成してもよい。
更に、ゲート電極についても、基板18の結晶面に対して、垂直方向にゲート電極が複数設けられ、ゲート電極それぞれの間にあるソース層15aにキャパシタンスが設けられていてもよい。このことにより、1つだけのドレイン層13aから複数のゲート電極を使用した多値化DRAMも実現できる。
また更に、基柱18の内側面にゲート絶縁膜19が形成され、フロントゲート電極20がその内側に形成され、バックゲート電極17が基柱18の外側面に形成され、ゲート電極の機能が逆になっていてもよい。
【0074】
上記の半導体装置11の製造方法によれば、高価なSOIウェーハを使用せずに、低コストでSOIトランジスタ同等の特性を実現でき、寄生容量の低減、ラッチアップフリー、接合リークの低減、短チャネル効果の抑制を行えるトランジスタを実現できる。
しかも、SOI基板を使用しないので、埋め込み酸化膜とシリコン層の熱伝導度が、大きく異なることによるセルフヒーティング効果の問題を解消できる。そこで、トランジスタによって発生した熱を効率的に、通常の基板と同様に放熱できる通常基板を使用した縦型MOS構造となる。その他に、DRAMのメモリーセルへ応用すると、接合リーク電流も低減可能であり、時間当たりのリフレッシュ回数を削減できる。
また、従来のプレーナ型のゲート高さと同じくらいに縦型MOSの高さを製造できれば、プレーナ型トランジスタに取って代わるトランジスタ構造になる。ゲートでチャネル領域全体を取り囲むことにより、FinFETやSGTのようにショートチャネル効果を抑制でき、結晶成長時のドーパント混入によって、イオン注入による製造より非常に短チャネルのトランジスタを作製することができる。しかも、PN接合の計算が階段型のためトランジスタの設計が容易となる。
【実施例】
【0075】
次に、本発明の実施例について詳細に説明する。
図4〜図7に示した工程によって、図3に示す構造の半導体装置(STGJ)11を作製した。
【0076】
図10に半導体装置(STGJ)11の電気的特性を示す。トランジスタ構造はゲート長45nm、ゲート幅220nm、シリコン層厚20nm、ゲート酸化膜5nm、チャネルを形成するボディ領域のキャリア濃度318個/cm3, ソース・ドレインの濃度220個/cm3, 逆方向バイアスゲート電極120個/cm3である。
縦軸はドレイン・ソース間電流であり、単位はアンペアAで対数表示である。横軸は内側逆バイアス接合ゲート・ソース間電圧であり、単位はボルトVでリニア表示である。逆バイアス接合ゲートの電圧は、−1.5(V)、−2.5(V)、0(V)で変化させた。
【0077】
図10に示した結果から、内側ゲートにPN接合の逆方向に電圧をかけていくと、ゲート0(V)のときの漏れ電流が減少していくことがわかる。したがって、この仕組みでトランジスタOFF時の漏れ電流を減少させることが示された。
【産業上の利用可能性】
【0078】
本発明の半導体装置は、第一の応用例として、パワーデバイス、PRAM(相変化メモリ)、DRAM等といった、ON電流を多く必要とする集積回路に適用できる。また、本発明の半導体装置は、第二の応用例として、スーパーコンピュータ、10〜100GHzで動作するCPU等といった、超短チャネル化による超高速集積回路に適用できる。更に、本発明の半導体装置は、第三の応用例として、自動車エンジン制御用集積回路や宇宙向け衛星の集積回路のような、過酷な条件下でも対応できる通常のバルク基板並みに放熱特性に優れたSOI集積回路に適用できる。
また、本発明の半導体装置は、第四の応用例として、SOIウェーハを使用しない低コストSOIトランジスタ、部分空乏型や完全空乏型のSOIトランジスタ向け資産を活かした集積回路、キャパシタレスDRAMのメモリーセル等に使用されるフローティングボディ型トランジスタなどに好適に適用できる。更に、本発明の半導体装置は、第五の応用例として、ダイ面積で決まる低コストの特定用途向けLSI(ASIC)、CPU、DSP等といった、3次元高集積化によるダイ面積の縮小技術に適用できる。
【図面の簡単な説明】
【0079】
【図1】図1は、本発明の実施形態である半導体装置を示す斜視図である。
【図2】図2は、本発明の実施形態である半導体装置を示す図であって、(a)は図1のA−A’線に対応する断面図であり、(b)は図1のB−B’線に対応する断面図である。
【図3】図3は、本発明の実施形態である半導体装置の一例を示す断面模式図である。
【図4】図4は、本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図5】図5は、本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図6】図6は、本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図7】図7は、本発明の実施形態である半導体装置の製造方法を説明する工程図である。
【図8】図8は、本発明の実施形態である半導体装置の要部を示す図である。
【図9】図9は、本発明の実施形態である半導体装置の要部を示す図である。
【図10】図10は、本発明の実施形態である半導体装置の内側ゲート電圧を変化させた場合におけるバックゲート・ドレイン間電圧とドレイン・ソース間電流との関係を示すグラフである。
【図11】図11は、従来の半導体装置を示す断面模式図である。
【図12】図12は、従来の半導体装置を示す斜視図である。
【図13】図13は、従来の半導体装置を示す図であって、(a)は図12のC−C’線に対応する断面図であり、(b)は図12のD−D’線に対応する断面図である。
【符号の説明】
【0080】
1,11,51,61…半導体装置、2,12…基板、3,18,53,63…基柱、4a,4b,54a,54b,64a,64b…ソース・ドレイン拡散層、13a…ドレイン層、15a…ソース層、5,14a,55,65…ボディ層、6,19,56,66…ゲート絶縁膜、7,20,57,67…フロントゲート電極、8,17,58,68…バックゲート電極、13c,13d…引出電極部、21…層間絶縁膜、22a,22b,22c,22d…コンタクトホール、23a,23b,23c,23d…コンタクトプラグ。
【特許請求の範囲】
【請求項1】
基板上に形成されてなる筒型の基柱と、
前記基柱の上部と下部に、同心形状に形成された第1導電型からなるソース・ドレイン拡散層と、
前記ソース・ドレイン拡散層に挟まれた前記基柱の中間部に形成された第1導電型からなるボディ層と、
前記基柱の側面にゲート絶縁膜を介して形成されたフロントゲート電極とを備えたことを特徴とする半導体装置。
【請求項2】
前記基柱の中心軸が前記基板面と垂直であり、前記ソース・ドレイン拡散層が前記中心軸を中心とする同心形状であることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記ボディ層は、前記ソース・ドレイン拡散層と同心形状であることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記基柱は、横断面において幅厚が一定であり、縦断面において高さが一定であることを特徴とする請求項1〜3の何れか一項に記載の半導体装置。
【請求項5】
前記ゲート絶縁膜は、膜厚が一定であることを特徴とする請求項1〜4の何れか一項に記載の半導体装置。
【請求項6】
前記ソース・ドレイン拡散層における同心形状、または前記ソース・ドレイン拡散層および前記ボディ層における同心形状は、前記中心軸を中心とする円形であることを特徴とする請求項1〜5の何れか一項に記載の半導体装置。
【請求項7】
前記基柱の内部に形成されてなり、前記ソース・ドレイン拡散層および前記ボディ層とPN接合された第2導電型からなるバックゲート電極を備えたことを特徴とする請求項1〜6の何れか一項に記載の半導体装置。
【請求項8】
前記フロントゲート電極が、前記基柱の外側に配置され、
前記バックゲート電極が、前記基柱の内側に上部から下部まで貫通する柱状に形成されてなることを特徴とする請求項1〜7の何れか一項に記載の半導体装置。
【請求項9】
前記ボディ層の表面層において、前記バックゲート電極とのPN接合界面における前記バックゲート電極のシリコン層と前記ボディ層の結晶軸が平行であることを特徴とする請求項1〜8の何れか一項に記載の半導体装置。
【請求項10】
前記フロントゲート電極は、前記ボディ層に対して同じ高さに同じ膜厚で形成されてなることを特徴とする請求項1〜9の何れか一項に記載の半導体装置。
【請求項11】
下部の前記ソース・ドレイン拡散層の底部に、前記基柱の外周面よりも外側に延びた引出電極部を有することを特徴とする請求項1〜10の何れか一項に記載の半導体装置。
【請求項12】
前記フロントゲート電極に配線された第1配線と、前記配線部に配線された第2配線とが、前記基柱の外側に対称的に配置されて形成されてなることを特徴とする請求項1〜11の何れか一項に記載の半導体装置。
【請求項13】
上部の前記ソース・ドレイン拡散層に配線された第3配線が、前記基柱の上方に配置されて形成されてなることを特徴とする請求項1〜12の何れか一項に記載の半導体装置。
【請求項14】
前記バックゲート電極が、前記基板面に対して垂直方向に複数並列に設けられ、前記バックゲート電極それぞれの間における上部の前記ソース・ドレイン拡散層にキャパシタンスが設けられたことを特徴とする請求項1〜13の何れか一項に記載の半導体装置。
【請求項15】
第2導電型からなるバックゲート電極が、前記基柱の外側に配置され、
前記フロントゲート電極が、前記基柱の内側に上部から下部まで貫通する柱状に形成されてなることを特徴とする請求項1〜6の何れか一項に記載の半導体装置。
【請求項16】
前記フロントゲート電極が、前記基板面に対して垂直方向に複数並列に設けられ、前記バックゲート電極それぞれの間における上部の前記ソース・ドレイン拡散層にキャパシタンスが設けられたことを特徴とする請求項15記載の半導体装置。
【請求項17】
基板上に、上部のソース・ドレイン層となる第1導電型の第1半導体膜と、チャネル領域を含むボディ層となる第1導電型の第2半導体膜と、下部のソース・ドレイン層となる第1導電型の第3半導体膜とを順次形成する工程と、
前記第3半導体膜と第2半導体膜と前記第1半導体膜の中心軸部を除去して、前記第3半導体膜の上部から前記第1半導体膜の下部まで貫通する柱状の穴を形成し、前記穴に第2導電型からなるバックゲート電極を形成する工程と、
前記第3半導体膜と前記第2半導体膜と前記第1半導体膜の一部とをパターニングして、断面視略凸状に形成するとともに、前記基板の基板面を平面視したときに中心軸を中心に同心形状に成形することによって筒型の基柱を形成する工程と、
少なくとも前記ボディ層の外側面を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記ボディ層の外周部にフロントゲート電極を形成する工程と、
を具備してなることを特徴とする半導体装置の製造方法。
【請求項18】
基板上に、上部のソース・ドレイン層となる第1導電型の第1半導体膜と、チャネル領域を含むボディ層となる第1導電型の第2半導体膜と、下部のソース・ドレイン層となる第1導電型の第3半導体膜とを順次形成する工程と、
前記第3半導体膜と第2半導体膜と前記第1半導体膜の中心軸部を除去して、前記第3半導体膜の上部から前記第1半導体膜の下部まで貫通する柱状の穴を形成し、前記穴の内側面に少なくとも前記ボディ層の内側面を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記ボディ層の内周部にフロントゲート電極を形成する工程と、
前記第3半導体膜と前記第2半導体膜と前記第1半導体膜の一部とをパターニングして、断面視略凸状に形成するとともに、前記基板の基板面を平面視したときに中心軸を中心に同心形状に成形することによって筒型の基柱を形成する工程と、
前記基柱の外側面に第2導電型からなるバックゲート電極を形成する工程と、
を具備してなることを特徴とする半導体装置の製造方法。
【請求項1】
基板上に形成されてなる筒型の基柱と、
前記基柱の上部と下部に、同心形状に形成された第1導電型からなるソース・ドレイン拡散層と、
前記ソース・ドレイン拡散層に挟まれた前記基柱の中間部に形成された第1導電型からなるボディ層と、
前記基柱の側面にゲート絶縁膜を介して形成されたフロントゲート電極とを備えたことを特徴とする半導体装置。
【請求項2】
前記基柱の中心軸が前記基板面と垂直であり、前記ソース・ドレイン拡散層が前記中心軸を中心とする同心形状であることを特徴とする請求項1記載の半導体装置。
【請求項3】
前記ボディ層は、前記ソース・ドレイン拡散層と同心形状であることを特徴とする請求項1または2に記載の半導体装置。
【請求項4】
前記基柱は、横断面において幅厚が一定であり、縦断面において高さが一定であることを特徴とする請求項1〜3の何れか一項に記載の半導体装置。
【請求項5】
前記ゲート絶縁膜は、膜厚が一定であることを特徴とする請求項1〜4の何れか一項に記載の半導体装置。
【請求項6】
前記ソース・ドレイン拡散層における同心形状、または前記ソース・ドレイン拡散層および前記ボディ層における同心形状は、前記中心軸を中心とする円形であることを特徴とする請求項1〜5の何れか一項に記載の半導体装置。
【請求項7】
前記基柱の内部に形成されてなり、前記ソース・ドレイン拡散層および前記ボディ層とPN接合された第2導電型からなるバックゲート電極を備えたことを特徴とする請求項1〜6の何れか一項に記載の半導体装置。
【請求項8】
前記フロントゲート電極が、前記基柱の外側に配置され、
前記バックゲート電極が、前記基柱の内側に上部から下部まで貫通する柱状に形成されてなることを特徴とする請求項1〜7の何れか一項に記載の半導体装置。
【請求項9】
前記ボディ層の表面層において、前記バックゲート電極とのPN接合界面における前記バックゲート電極のシリコン層と前記ボディ層の結晶軸が平行であることを特徴とする請求項1〜8の何れか一項に記載の半導体装置。
【請求項10】
前記フロントゲート電極は、前記ボディ層に対して同じ高さに同じ膜厚で形成されてなることを特徴とする請求項1〜9の何れか一項に記載の半導体装置。
【請求項11】
下部の前記ソース・ドレイン拡散層の底部に、前記基柱の外周面よりも外側に延びた引出電極部を有することを特徴とする請求項1〜10の何れか一項に記載の半導体装置。
【請求項12】
前記フロントゲート電極に配線された第1配線と、前記配線部に配線された第2配線とが、前記基柱の外側に対称的に配置されて形成されてなることを特徴とする請求項1〜11の何れか一項に記載の半導体装置。
【請求項13】
上部の前記ソース・ドレイン拡散層に配線された第3配線が、前記基柱の上方に配置されて形成されてなることを特徴とする請求項1〜12の何れか一項に記載の半導体装置。
【請求項14】
前記バックゲート電極が、前記基板面に対して垂直方向に複数並列に設けられ、前記バックゲート電極それぞれの間における上部の前記ソース・ドレイン拡散層にキャパシタンスが設けられたことを特徴とする請求項1〜13の何れか一項に記載の半導体装置。
【請求項15】
第2導電型からなるバックゲート電極が、前記基柱の外側に配置され、
前記フロントゲート電極が、前記基柱の内側に上部から下部まで貫通する柱状に形成されてなることを特徴とする請求項1〜6の何れか一項に記載の半導体装置。
【請求項16】
前記フロントゲート電極が、前記基板面に対して垂直方向に複数並列に設けられ、前記バックゲート電極それぞれの間における上部の前記ソース・ドレイン拡散層にキャパシタンスが設けられたことを特徴とする請求項15記載の半導体装置。
【請求項17】
基板上に、上部のソース・ドレイン層となる第1導電型の第1半導体膜と、チャネル領域を含むボディ層となる第1導電型の第2半導体膜と、下部のソース・ドレイン層となる第1導電型の第3半導体膜とを順次形成する工程と、
前記第3半導体膜と第2半導体膜と前記第1半導体膜の中心軸部を除去して、前記第3半導体膜の上部から前記第1半導体膜の下部まで貫通する柱状の穴を形成し、前記穴に第2導電型からなるバックゲート電極を形成する工程と、
前記第3半導体膜と前記第2半導体膜と前記第1半導体膜の一部とをパターニングして、断面視略凸状に形成するとともに、前記基板の基板面を平面視したときに中心軸を中心に同心形状に成形することによって筒型の基柱を形成する工程と、
少なくとも前記ボディ層の外側面を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記ボディ層の外周部にフロントゲート電極を形成する工程と、
を具備してなることを特徴とする半導体装置の製造方法。
【請求項18】
基板上に、上部のソース・ドレイン層となる第1導電型の第1半導体膜と、チャネル領域を含むボディ層となる第1導電型の第2半導体膜と、下部のソース・ドレイン層となる第1導電型の第3半導体膜とを順次形成する工程と、
前記第3半導体膜と第2半導体膜と前記第1半導体膜の中心軸部を除去して、前記第3半導体膜の上部から前記第1半導体膜の下部まで貫通する柱状の穴を形成し、前記穴の内側面に少なくとも前記ボディ層の内側面を覆うようにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜を介して前記ボディ層の内周部にフロントゲート電極を形成する工程と、
前記第3半導体膜と前記第2半導体膜と前記第1半導体膜の一部とをパターニングして、断面視略凸状に形成するとともに、前記基板の基板面を平面視したときに中心軸を中心に同心形状に成形することによって筒型の基柱を形成する工程と、
前記基柱の外側面に第2導電型からなるバックゲート電極を形成する工程と、
を具備してなることを特徴とする半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2009−38201(P2009−38201A)
【公開日】平成21年2月19日(2009.2.19)
【国際特許分類】
【出願番号】特願2007−200868(P2007−200868)
【出願日】平成19年8月1日(2007.8.1)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成21年2月19日(2009.2.19)
【国際特許分類】
【出願日】平成19年8月1日(2007.8.1)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]