半導体装置およびその作製方法
【課題】酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
【解決手段】絶縁物(絶縁性酸化物、絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなど)、代表的にはSiO2を含む酸化物半導体ターゲットを用いて成膜を行い、酸化物半導体層の膜厚方向におけるSi元素濃度が、ゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する半導体装置を実現する。
【解決手段】絶縁物(絶縁性酸化物、絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなど)、代表的にはSiO2を含む酸化物半導体ターゲットを用いて成膜を行い、酸化物半導体層の膜厚方向におけるSi元素濃度が、ゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する半導体装置を実現する。
【発明の詳細な説明】
【技術分野】
【0001】
薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【0003】
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
【0004】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物半導体の一種である。化合物半導体とは、2種以上の原子が結合してできる半導体である。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成する元素の組み合わせによっては、半導体となることが知られている。
【0005】
例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導体層をチャネル形成領域とする薄膜トランジスタが開示されている(特許文献1乃至4、非特許文献1)。
【0006】
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するInGaO3(ZnO)m(m:自然数)は公知の材料である(非特許文献2乃至4)。
【0007】
そして、上記のようなIn−Ga−Zn系酸化物を薄膜トランジスタのチャネル層として適用可能であることが確認されている(特許文献5、非特許文献5及び6)。
【0008】
また、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、In−Ga−Zn−O系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献6及び特許文献7で開示されている。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開昭60−198861号公報
【特許文献2】特開平8−264794号公報
【特許文献3】特表平11−505377号公報
【特許文献4】特開2000−150900号公報
【特許文献5】特開2004−103957号公報
【特許文献6】特開2007−123861号公報
【特許文献7】特開2007−096055号公報
【非特許文献】
【0010】
【非特許文献1】M. W. Prins, K. O. Grosse−Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf、「A ferroelectric transparent thin−film transistor」、 Appl. Phys. Lett.、17 June 1996、 Vol.68 p.3650−3652
【非特許文献2】M. Nakamura, N. Kimizuka, and T. Mohri、「The Phase Relations in the In2O3−Ga2ZnO4−ZnO System at 1350℃」、J. Solid State Chem.、1991、Vol.93, p.298−315
【非特許文献3】N. Kimizuka, M. Isobe, and M. Nakamura、「Syntheses and Single−Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3,4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7,8,9, and 16) in the In2O3−ZnGa2O4−ZnO System」、 J. Solid State Chem.、1995、Vol.116, p.170−178
【非特許文献4】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、InFeO3(ZnO)m(m:自然数)とその同型化合物の合成および結晶構造」、固体物理、1993年、Vol.28、No.5、p.317−327
【非特許文献5】K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono、「Thin−film transistor fabricated in single−crystalline transparent oxide semiconductor」、SCIENCE、2003、Vol.300、p.1269−1272
【非特許文献6】K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono、「Room−temperature fabrication of transparent flexible thin−film transistors using amorphous oxide semiconductors」、NATURE、2004、Vol.432 p.488−492
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明の一態様は、酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
【課題を解決するための手段】
【0012】
酸化物半導体層としては少なくとも亜鉛を含む材料を用いる。また、亜鉛酸化物は結晶化しやすく、非晶質の酸化物半導体層を実現するため、絶縁物(酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなど)、代表的にはSiO2を0.1重量%以上10重量%以下、好ましくは1重量%以上6重量%以下含む酸化物半導体ターゲットを用いて成膜を行い、酸化物半導体層に結晶化を阻害するSiOx(X>0)を含ませることで薄膜トランジスタの耐熱性向上や、薄膜トランジスタの特性バラツキ低減や、長期使用時の特性変動防止を実現する。
【0013】
また、酸化物半導体層に結晶化を阻害するSiOxを含ませることで、製造プロセス中において酸化物半導体層の形成後に熱処理した場合に、結晶化してしまうのを抑制することができる。また、SiOxの濃度勾配を示す非晶質の酸化物半導体層とすることによって薄膜トランジスタのオフ電流の低減を図る。
【0014】
本明細書で開示する本発明の一態様は、絶縁表面上にゲート電極と、少なくとも亜鉛及びSiOxを含む酸化物半導体層と、ゲート電極と酸化物半導体層の間に絶縁層とを有し、酸化物半導体層の膜厚方向におけるSi元素濃度は、ゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する半導体装置である。
【0015】
薄膜トランジスタの構造は、絶縁表面を有する基板上に設けられたゲート電極の上方に酸化物半導体層が位置する、所謂ボトムゲート型であってもよいし、ボトムコンタクト型であってもよい。
【0016】
ゲート電極の上方に酸化物半導体層が位置する場合、酸化物半導体層におけるSiOxの濃度勾配は、ゲート電極に遠い側に高濃度の領域、ゲート電極に近い側に低濃度の領域が位置する。なお、酸化物半導体層におけるSiOxの濃度勾配は、段階的に変化、または連続的に変化する。
【0017】
段階的に変化する濃度勾配とは、膜厚方向に対してSi元素濃度が階段状に減少または増加することを指し、例えば、横軸に膜厚、縦軸にSi元素濃度を表したグラフを作成すると、プロットした複数の点を結ぶ線は、右上がりまたは右下がりの階段状の軌跡となる。
【0018】
また、連続的に変化する濃度勾配とは、膜厚方向に対してSi元素濃度の変化が滑らかであることを指し、例えば、横軸に膜厚、縦軸にSi元素濃度を表したグラフを作成すると、プロットした複数の点を結ぶ線は、右上がりまたは右下がりの曲線または直線となる。
【0019】
また、酸化物半導体層は単層、或いは2層以上の積層とする。例えば、一定のSi元素濃度を含む第1の酸化物半導体層と、Si元素濃度が連続的に変化する濃度勾配を示す第2の酸化物半導体層との積層としてもよい。また、Si元素を含まない第1の酸化物半導体層と、一定のSi元素濃度を含む第2の酸化物半導体層との積層としてもよく、この積層は、段階的に変化する濃度勾配を示すと見なすこととする。
【0020】
酸化物半導体層の一例としては、In−Ga−Zn−O系酸化物半導体が挙げられる。他にも、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、Zn−O系の酸化物半導体にSiOxを含ませることで同様な効果を得ることができる。
【0021】
また、上記構造を実現するための本発明の一態様は、絶縁表面上にゲート電極を形成し、ゲート電極上に絶縁層を形成し、絶縁層上に第1の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、SiO2を0.1重量%以上10重量%以下含む第2の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるSi元素濃度がゲート電極に近い側から前記ゲート電極に遠い側に増加する酸化物半導体層を形成する半導体装置の作製方法である。
【0022】
また、絶縁表面を有する基板上に設けられたゲート電極の下方に酸化物半導体層が位置する、所謂トップゲート型であってもよく、本発明の一態様は、絶縁表面上にSiO2を0.1重量%以上10重量%以下含む第1の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、第2の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるSi元素が濃度勾配を有する酸化物半導体層を形成し、酸化物半導体層を覆う絶縁層を形成し、絶縁層上にゲート電極を形成し、酸化物半導体層は、膜厚方向におけるSi元素が前記ゲート電極に近い側からゲート電極に遠い側に増加する半導体装置の作製方法である。
【発明の効果】
【0023】
SiOxを含む酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを備えた半導体装置を実現する。
【図面の簡単な説明】
【0024】
【図1】本発明の一態様を示す断面図及び上面図である。
【図2】本発明の一態様を示す断面図及び上面図である。
【図3】本発明の一態様を示す断面図である。
【図4】本発明の一態様を示す上面図である。
【図5】本発明の一態様を示す断面図及び上面図である。
【図6】本発明の一態様を示す上面図である。
【図7】InGaZnO4の単結晶構造を示すモデル図である。
【図8】Si置換モデルを示す図である。
【図9】単結晶モデルの最終構造を示す図である。
【図10】Si置換モデルの最終構造を示す図である。
【図11】各モデルの動径分布関数g(r)を示すグラフである。
【図12】本発明の一態様を示す工程断面図である。
【図13】本発明の一態様を示す断面図及び上面図である。
【図14】本発明の一態様を示す断面図及び上面図である。
【図15】本発明の一態様を示す工程断面図である。
【図16】本発明の一態様を示す断面図及び上面図である。
【図17】本発明の一態様を示す断面図及び上面図である。
【図18】画素回路を示す図である。
【図19】本発明の一態様を示す断面図である。
【図20】本発明の一態様を示す断面図及び外観図である。
【図21】本発明の一態様を示す外観図である。
【図22】本発明の一態様を示す外観図である。
【発明を実施するための形態】
【0025】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0026】
(実施の形態1)
本実施の形態では、SiOxを含む酸化物半導体層を用いた薄膜トランジスタの一例について図1(A)及び図1(B)を用いて説明する。
【0027】
図1(A)に示す薄膜トランジスタ190は、ボトムゲート型の一種であり、チャネルエッチ型と呼ばれる構造の断面図の一例である。また、図1(B)は薄膜トランジスタの上面図の一例であり、図中A1―A2の鎖線で切断した断面図が図1(A)に相当する。
【0028】
図1(A)に示す薄膜トランジスタ190には、基板100上にゲート電極層101が設けられ、ゲート電極層101上にゲート絶縁層102が設けられ、ゲート絶縁層102上に酸化物半導体層の積層が設けられ、酸化物半導体層の積層上にソース電極層又はドレイン電極層105a、105bが設けられている。また、酸化物半導体層の積層及びソース電極層又はドレイン電極層105a、105bを覆う保護絶縁層106を有する。
【0029】
ゲート電極層101は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。アルミニウムや銅などの低抵抗導電性材料で形成するのが望ましいが、耐熱性が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組み合わせて用いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いる。
【0030】
例えば、ゲート電極層101の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した構造とすることが好ましい。
【0031】
ゲート絶縁層102は、プラズマCVD法またはスパッタ法を用いて形成する。ゲート絶縁層102は、CVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層102として、有機シランガスを用いたCVD法により酸化シリコン層を形成することも可能である。
【0032】
酸化物半導体層の積層は、積層のうち、少なくとも1層をSiOxを含む酸化物半導体層とすればよく、本実施の形態では、第1の酸化物半導体層193と、その上にSiOxを含む酸化物半導体層103(第2の酸化物半導体層とも呼ぶ)と、その上に第3の酸化物半導体層とが積層される。なお、第3の酸化物半導体層は、SiOxを含む酸化物半導体層103よりも導電率の高い半導体層であり、バッファ層、n+層、ソース領域またはドレイン領域として機能する。図1(A)では第1バッファ層104a、及び第2バッファ層104bとして図示する。
【0033】
各酸化物半導体層としては、In−Ga−Zn−O系非単結晶膜、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の酸化物半導体を適用することができる。
【0034】
本実施の形態では、第1の酸化物半導体層193としてIn(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲット(In2O3:Ga2O3:ZnO=1:1:1)を用いたスパッタ法により得られるIn−Ga−Zn−O系非単結晶膜を用いる。
【0035】
また、SiOxを含む酸化物半導体層103として、SiO2を2重量%含む酸化物半導体ターゲットを用いたスパッタ法により得られるZn−O系非単結晶膜を用いる。
【0036】
なお、図1(A)では、第1の酸化物半導体層193とSiOxを含む酸化物半導体層103との界面を図示しているが、模式的に示したものである。材料によっては、各酸化物半導体層との界面が不明確になる場合もあり、少なくとも1層をSiOxを含む酸化物半導体層とすることによって、少なくともゲート絶縁層側の酸化物半導体層、即ち酸化物半導体層の下層部と、酸化物半導体層の上層部とで異なる電気特性を示す。さらに、酸化物半導体層の膜厚方向におけるSi元素濃度は、ゲート電極層に近い側からゲート電極層に遠い側に段階的に増加する濃度勾配を有すると言える。
【0037】
また、第1バッファ層104a、及び第2バッファ層104bである第3の酸化物半導体層は、第1の酸化物半導体層で用いるIn−Ga−Zn−O系非単結晶膜の成膜条件と異ならせて得ることができる。例えば、第1の酸化物半導体層に用いるIn−Ga−Zn−O系非単結晶膜の成膜条件における酸素ガス流量の比率よりも第3の酸化物半導体層に用いるIn−Ga−Zn−O系非単結晶膜の成膜条件における酸素ガス流量の比率が少ない条件とする。また、第3の酸化物半導体層は、窒素を含ませたIn−Ga−Zn−O系非単結晶膜、即ちIn−Ga−Zn−O−N系非単結晶膜(IGZON膜とも呼ぶ)を用いてもよい。このIn−Ga−Zn−O−N系非単結晶膜は、窒素ガスを含む雰囲気中でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを用いて成膜して得たインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を加熱処理することで得られる。また、第3の酸化物半導体層は、窒素を含ませたGa−Zn−O系非単結晶膜、即ちGa−Zn−O−N系非単結晶膜(GZON膜とも呼ぶ)を用いてもよい。
【0038】
さらに、第3の酸化物半導体層に対してn型を付与する不純物元素を含ませてもよい。不純物元素として、例えばマグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、ゲルマニウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ボロン、タリウム、鉛などを用いることができる。マグネシウム、アルミニウム、チタンなどをバッファ層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって酸化物半導体層の酸素濃度を最適な範囲内に保持できる。
【0039】
ソース電極層又はドレイン電極層105a、105bは、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いる。
【0040】
保護絶縁層106は、スパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または酸化タンタル膜などの単層またはこれらの積層を用いることができる。
【0041】
図1(A)に示すように、薄膜トランジスタ190の活性層を、第1の酸化物半導体層193と、SiOxを含む酸化物半導体層103の積層構造とすることによって、薄膜トランジスタ190がオン状態のときには、第1の酸化物半導体層193に主なドレイン電流の流れを導き、電界効果移動度を増大させることができる。また、薄膜トランジスタ190がオフ状態のときには、SiOxを含む酸化物半導体層103のエッチング処理を施された部分が主なドレイン電流の流れとなり、SiOxを含む酸化物半導体層103よりも導電率の高い第1の酸化物半導体層193にオフ電流が流れず、オフ電流の低減を図ることができる。
【0042】
また、上述した第1の酸化物半導体層193や、SiOxを含む酸化物半導体層103の材料は特に限定されず、例えば、第1の酸化物半導体層193として、SiO2を2重量%含む酸化物半導体ターゲットを用いるスパッタ法により成膜し、SiOxを含む酸化物半導体層103として、SiO2を5重量%含む酸化物半導体ターゲットを用いるスパッタ法により成膜して積層させてもよい。この場合においても膜厚方向におけるSi元素濃度は、ゲート電極層に近い側からゲート電極層に遠い側に段階的に増加する濃度勾配を有すると言える。
【0043】
また、上述した第1バッファ層104a、及び第2バッファ層104bを有する構造に限定されず、例えば、バッファ層を設けない構造としてもよい。その場合の薄膜トランジスタ191の断面図の一例を図1(C)に示す。なお、図1(C)において、バッファ層を設けない以外の構造は図1(A)と同一であるため、同じ箇所には同じ符号を用いて図示する。
【0044】
(実施の形態2)
本実施の形態では、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などの絶縁物を微量に含む酸化物半導体層を用いた薄膜トランジスタの一例について図2(A)及び図2(B)を用いて説明する。
【0045】
図2(A)に示す薄膜トランジスタ170は、ボトムゲート型の一種であり、チャネルエッチ型と呼ばれる構造の断面図の一例である。また、図2(B)は薄膜トランジスタの上面図の一例であり、図中C1―C2の鎖線で切断した断面図が図2(A)に相当する。
【0046】
図2(A)に示す薄膜トランジスタ170には、基板100上にゲート電極層101が設けられ、ゲート電極層101上にゲート絶縁層102が設けられ、ゲート絶縁層102上に酸化物半導体層の積層が設けられ、酸化物半導体層の積層上にソース電極層又はドレイン電極層105a、105bが設けられている。また、酸化物半導体層の積層及びソース電極層又はドレイン電極層105a、105b覆う保護絶縁層106を有する。
【0047】
本実施の形態では、ゲート絶縁層102上に絶縁性酸化物としてSiOxを含む酸化物半導体層103(第1の酸化物半導体層とも呼ぶ)と、その上に第2の酸化物半導体層とが積層される。なお、第2の酸化物半導体層は、絶縁性酸化物を含む酸化物半導体層103よりも導電率の高い半導体層であり、バッファ層、n+層、ソース領域またはドレイン領域として機能する。図2(A)では第1バッファ層104a、及び第2バッファ層104bとして図示する。
【0048】
また、本実施の形態において、絶縁性酸化物を含む酸化物半導体層103は、SiO2を0.1重量%以上10重量%以下、好ましくは1重量%以上6重量%以下の割合で含ませたIn(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットを用いて成膜する。酸化物半導体に絶縁性酸化物を含ませることにより、成膜される酸化物半導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合に、結晶化してしまうのを抑制することができる。
【0049】
In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体、所謂IGZOにSiO2を含ませるとどのような構造変化が起こるか、古典分子動力学シミュレーションにより調べた。古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。ニュートンの運動方程式を数値的に解くことにより、各原子の運動(時間発展)を決定論的に追跡できる。
【0050】
以下に計算モデルと計算条件を述べる。なお、本計算においては、Born−Mayer−Hugginsポテンシャルを用いた。
【0051】
1680原子のInGaZnO4の単結晶構造(図7参照)と、1680原子のInGaZnO4のIn、Ga、Znのそれぞれ20原子ずつをSi原子で置換した構造(図8参照)を作製した。Si置換モデルにおいて、Siは3.57atom%(2.34重量%)である。また、単結晶モデルの密度は6.36g/cm3、Si置換モデルの密度は6.08g/cm3である。
【0052】
InGaZnO4の単結晶の融点(古典分子動力学シミュレーションによる見積もりでは約2000℃)より小さい1727℃において、圧力一定(1atm)で、150psec間(時間刻み幅0.2fsec×75万ステップ)の古典分子動力学シミュレーションにより、構造緩和を行った。これら2つの構造に対して動径分布関数g(r)を求めた。なお、動径分布関数g(r)とは、ある原子から距離r離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、g(r)は1に近づく。
【0053】
上記の2つの計算モデルを、150psec間の古典分子動力学シミュレーションを行うことにより得られた最終構造をそれぞれ図9、図10に示す。また、それぞれの構造における動径分布関数g(r)を図11に示す。
【0054】
図9に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図10に示すSi置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファス構造へと変化することが確認できる。図11において、各構造モデルの動径分布関数g(r)を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があることがわかる。一方、Si置換モデルでは、0.6nm程度でピークが消え、長距離秩序がないことがわかる。
【0055】
これらの計算結果により、SiO2を含有させた場合、IGZOは、結晶構造より、アモルファス構造のほうが安定であり、IGZOにSiO2を含有することにより、IGZOのアモルファス化が起こりやすくなることが示唆された。実際にスパッタ法で得られるSiO2を含有させたIGZO薄膜は、成膜直後において非晶質半導体膜であるため、これらの計算結果から、SiO2を含有させることによって高温加熱を行っても結晶化を阻害し、非晶質(アモルファス)構造を維持することができると導き出される。
【0056】
さらに、SiOxを含む酸化物半導体層103は、膜厚方向におけるSi元素濃度が、ゲート電極層に近い側からゲート電極層に遠い側に増加する濃度勾配を有する。ゲート電極層の上方に酸化物半導体層が位置する図2(A)に示す薄膜トランジスタ170の場合、SiOxを含む酸化物半導体層103におけるSiOxの濃度勾配は、ゲート電極層に遠い側に高濃度の領域、ゲート電極層に近い側に低濃度の領域が位置する。なお、SiOxを含む酸化物半導体層103におけるSiOxの濃度勾配は、段階的に変化、または連続的に変化する。
【0057】
酸化物半導体層にSiOxを含ませ、さらに濃度勾配を示す酸化物半導体層とすることで薄膜トランジスタ170がオン状態のときには、SiOxを含む酸化物半導体層103のゲート絶縁層102の界面近傍(低Si元素濃度領域)に主なドレイン電流の流れを導き、電界効果移動度を増大させることができる。また、薄膜トランジスタ170がオフ状態のときには、SiOxを含む酸化物半導体層103のエッチング処理を施された部分(高Si元素濃度領域)が主なドレイン電流の流れとなり、高Si元素濃度領域よりも導電率の高い低Si元素濃度領域にオフ電流が流れず、オフ電流の低減を図ることができる。
【0058】
また、SiOxを含む酸化物半導体層103は、In−Ga−Zn−O系の酸化物半導体に限定されず、例えば、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の酸化物半導体を用いることができる。酸化物半導体層にSiOxを含ませ、さらに濃度勾配を示す酸化物半導体層とすることで同様な効果を得ることができる。
【0059】
また、上述した第1バッファ層104a、及び第2バッファ層104bを有する構造に限定されず、例えば、バッファ層を設けない構造としてもよい。その場合の薄膜トランジスタ171の断面図の一例を図2(C)に示す。なお、図2(C)において、バッファ層を設けない以外の構造は図2(A)と同一であるため、同じ箇所には同じ符号を用いて図示する。
【0060】
また、上述した薄膜トランジスタ170を画素部のスイッチング素子として表示装置を作製する例を以下に説明する。
【0061】
まず、絶縁表面を有する基板100上にゲート電極層101を設ける。絶縁表面を有する基板100としてはガラス基板を用いる。ゲート電極層101は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。なお、ゲート電極層101の形成の際、画素部の容量配線108、及び端子部の第1の端子121も形成する。
【0062】
例えば、ゲート電極層101の2層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。また、Caを含む銅層上にバリア層となるCaを含む酸化銅層の積層や、Mgを含む銅層上にバリア層となるMgを含む酸化銅層の積層もある。また、3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。
【0063】
次いで、ゲート電極層101上を覆うゲート絶縁層102を形成する。ゲート絶縁層102はスパッタ法、PCVD法などを用い、膜厚を50〜400nmとする。
【0064】
例えば、ゲート絶縁層102としてスパッタ法により酸化シリコン膜を用い、100nmの厚さで形成する。勿論、ゲート絶縁層102はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。積層する場合、例えば、PCVD法により窒化シリコン膜を形成し、その上にスパッタ法で酸化シリコン膜を成膜すればよい。また、ゲート絶縁層102として酸化窒化シリコン膜、または窒化シリコン膜などを用いる場合、ガラス基板からの不純物、例えばナトリウムなどが拡散し、後に上方に形成する酸化物半導体に侵入することをブロックすることができる。
【0065】
次に、ゲート絶縁層102上にSiOxを含む酸化物半導体膜を形成する。SiO2を0.1重量%以上10重量%以下、好ましくは1重量%以上6重量%以下の割合で含ませた酸化物半導体ターゲットを用いて成膜を行う。また、絶縁性の不純物であれば酸化物半導体ターゲットに含ませるのはSiO2に限定されず、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などを用いることができる。これらの絶縁性の不純物を含ませることにより、成膜される酸化物半導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合に、結晶化してしまうのを抑制することができる。
【0066】
本実施の形態では、SiO2を2重量%含み、In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットと、SiO2を5重量%含み、In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットの2つを同一チャンバー内に設置し、使用するターゲットをシャッターにより切り替えて同一チャンバー内で連続的に成膜を行うことでSi元素濃度が勾配を有する酸化物半導体膜(第1のIn−Ga−Zn−O系非単結晶膜)を形成する。
【0067】
また、In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットは、RFスパッタ法またはDCスパッタ法の両方で成膜することが可能であり、RFスパッタ法を用いて人工石英ターゲットとIn(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットの2つのターゲットを同一チャンバー内に配置し、同時にスパッタリングを行う、所謂、共スパッタリングを用いてSi元素濃度が勾配を有する酸化物半導体膜(第1のIn−Ga−Zn−O系非単結晶膜)を形成してもよい。また、人工石英に代えてシリコンターゲットを用いて共スパッタリングを行ってもよい。共スパッタリングを用いれば、SiO2を含む酸化物半導体ターゲットを用いなくともSiOxを含む酸化物半導体膜を成膜することができる。
【0068】
次いで、SiOxを含む酸化物半導体膜よりも低抵抗の酸化物半導体膜(第2のIn−Ga−Zn−O系非単結晶膜)をスパッタ法で成膜する。ここでは、In2O3:Ga2O3:ZnO=1:1:1としたターゲットを用い、成膜条件は、圧力を0.4Paとし、電力を500Wとし、成膜温度を室温とし、アルゴンガス流量40sccmを導入してスパッタ成膜を行う。In2O3:Ga2O3:ZnO=1:1:1としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ1nm〜10nmの結晶粒を含むIn−Ga−Zn−O系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力(0.1Pa〜2.0Pa)、電力(250W〜3000W:8インチφ)、温度(室温〜100℃)、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、1nm〜10nmの範囲で調節されうると言える。第2のIn−Ga−Zn−O系非単結晶膜の膜厚は、5nm〜20nmとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第2のIn−Ga−Zn−O系非単結晶膜の膜厚は、5nmとする。第2のIn−Ga−Zn−O系非単結晶膜の成膜条件は、希ガス(アルゴン、又はヘリウムなど)雰囲気下(または酸素ガス10%以下、アルゴンガス90%以上)とする。
【0069】
スパッタ法にはスパッタ用電源に高周波電源を用いるRFスパッタ法と、DCスパッタ法があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。
【0070】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【0071】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ法を用いるスパッタ装置がある。
【0072】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【0073】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、第1のIn−Ga−Zn−O系非単結晶膜及び第2のIn−Ga−Zn−O系非単結晶膜をエッチングする。
【0074】
次いで、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分(ゲート絶縁層の一部)を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。なお、ここではフォトリソグラフィー工程を行って、後に形成する導電膜と直接接続するためのコンタクトホールを形成する例を示したが、特に限定されず、後で画素電極との接続のためのコンタクトホールと同じ工程でゲート電極層に達するコンタクトホールを形成し、画素電極と同じ材料で電気的な接続を行ってもよい。画素電極と同じ材料で電気的な接続を行う場合にはマスク数を1枚削減することができる。
【0075】
次に、第2のIn−Ga−Zn−O系非単結晶膜上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。
【0076】
導電膜の材料としては、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、200℃〜600℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Al単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。Alと組み合わせる耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、Nd(ネオジム)、Sc(スカンジウム)から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
【0077】
本実施の形態では、導電膜としてチタン膜の単層構造とする。また、導電膜は、2層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜としてTi膜と、そのTi膜上に重ねてNdを含むアルミニウム(Al−Nd)膜を積層し、さらにその上にTi膜を成膜する3層構造としてもよい。導電膜は、シリコンを含むアルミニウム膜の単層構造としてもよい。
【0078】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素部にソース電極層又はドレイン電極層105a、105b、ソース領域又はドレイン領域として機能する第1バッファ層104a、第2バッファ104bを形成し、駆動回路部にソース電極層又はドレイン電極層、ソース領域又はドレイン領域を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア過水(過酸化水素:アンモニア:水=5:2:2)を用いたウェットエッチングにより、Ti膜である導電膜をエッチングしてソース電極層又はドレイン電極層を形成し、第2のIn−Ga−Zn−O系非単結晶膜をエッチングして第1バッファ層104a、第2バッファ104bを形成する。このエッチング工程において、SiOxを含む酸化物半導体膜の露出領域も一部エッチングされ、SiOxを含む酸化物半導体層103となる。
【0079】
また、このフォトリソグラフィー工程において、ソース電極層又はドレイン電極層105a、105bと同じ材料である第2の端子122を端子部に残す。なお、第2の端子122はソース配線(ソース電極層又はドレイン電極層105a、105bを含むソース配線)と電気的に接続されている。
【0080】
以上の工程で画素部には、SiOxを含む酸化物半導体層103をチャネル形成領域とする薄膜トランジスタ170が作製できる。
【0081】
また、端子部において、接続電極120は、ゲート絶縁膜に形成されたコンタクトホールを介して端子部の第1の端子121と直接接続される。なお、本実施の形態では図示しないが、上述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン配線とゲート電極が直接接続される。
【0082】
次いで、200℃〜600℃、代表的には300℃〜500℃の熱処理(光アニールも含む)を行う。ここでは炉に入れ、窒素雰囲気下で350℃、1時間の熱処理を行う。また、この熱処理によりIn−Ga−Zn−O系非単結晶膜の原子レベルの再配列が行われる。また、SiOxを含む酸化物半導体層103はSiOxを含んでいるため、ここでの熱処理での結晶化を妨げることができ、非晶質構造を保つことができる。また、SiOxを含む酸化物半導体層103はSiOxを含んでいるため、比較的高い温度、長い時間での熱処理も可能となる。なお、熱処理を行うタイミングは、第2のIn−Ga−Zn−O系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
【0083】
次いで、レジストマスクを除去し、薄膜トランジスタ170を覆う保護絶縁層106を形成する。
【0084】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層106のエッチングによりソース電極層又はドレイン電極層105a、105bに達するコンタクトホールを形成する。また、ここでのエッチングにより第2の端子122に達するコンタクトホール、接続電極120に達するコンタクトホールも形成する。
【0085】
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム(In2O3)やインジウム錫酸化物(In2O3―SnO2、ITOと略記する)などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金(In2O3―ZnO)を用いても良い。
【0086】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層110を形成する。また、このフォトリソグラフィー工程において、容量部におけるゲート絶縁層102及び保護絶縁層106を誘電体として、容量配線108と画素電極層110とで保持容量が形成される。また、このフォトリソグラフィー工程において、第1の端子及び第2の端子をレジストマスクで覆い端子部に形成された透明導電膜128、129を残す。透明導電膜128、129はFPCとの接続に用いられる電極または配線となる。第1の端子121と直接接続された接続電極120上に形成された透明導電膜128は、ゲート配線の入力端子として機能する接続用の端子電極となる。第2の端子122上に形成された透明導電膜129は、ソース配線の入力端子として機能する接続用の端子電極である。
【0087】
なお、本実施の形態では、ゲート絶縁層102及び保護絶縁層106を誘電体として、容量配線108と画素電極層110とで保持容量を形成する例を示したが、特に限定されず、ソース電極またはドレイン電極と同じ材料で構成される電極を容量配線上方に設け、その電極と、容量配線と、それらの間にゲート絶縁層102を誘電体として構成する保持容量を形成し、その電極と画素電極層110とを電気的に接続する構成としてもよい。
【0088】
次いで、レジストマスクを除去し、この段階での断面図を図3に示す。なお、この段階での画素部における薄膜トランジスタ170の上面図が図4に相当する。
【0089】
また、図4中のA1−A2線に沿った断面図及び図4中のB1−B2線に沿った断面図に相当する断面図が図3に相当する。図3は、画素部における第2の薄膜トランジスタ170の断面構造と、画素部における容量部の断面構造と、端子部の断面構造を示している。
【0090】
また、図5(A)、及び図5(B)は、ソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図5(A)は図5(B)中のD1−D2線に沿った断面図に相当する。図5(A)において、保護絶縁膜154上に形成される透明導電膜155は、入力端子として機能する接続用の端子電極である。また、図5(A)において、端子部では、ゲート配線と同じ材料で形成される電極156が、ソース配線と電気的に接続される第2の端子150の下方にゲート絶縁層152を介して重なる。電極156は第2の端子150とは電気的に接続しておらず、電極156を第2の端子150と異なる電位、例えばフローティング、GND、0Vなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第2の端子150は、保護絶縁膜106を介して透明導電膜155と電気的に接続している。
【0091】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配線と同電位の第2の端子、容量配線と同電位の第3の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【0092】
こうして、SiOxを含む酸化物半導体層を有する薄膜トランジスタ170と保持容量を有する画素部、及び端子部を完成させることができる。また、同一基板上に駆動回路も形成することもできる。
【0093】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する端子を端子部に設ける。この端子は、共通電極を固定電位、例えばGND、0Vなどに設定するための端子である。
【0094】
また、本実施の形態は、図4の画素構成に限定されず、図4とは異なる上面図の例を図6に示す。図6では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第3の端子は省略することができる。なお、図6において、図4と同じ部分には同じ符号を用いて説明する。
【0095】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【0096】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を1フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【0097】
また、垂直同期周波数を通常の1.5倍若しくは2倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
【0098】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のLED(発光ダイオード)光源または複数のEL光源などを用いて面光源を構成し、面光源を構成している各光源を独立して1フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立して複数のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてLEDの発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【0099】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【0100】
また、本実施の形態により、電気特性が高く信頼性のよい表示装置を低コストで提供することができる。
【0101】
また、本実施の形態は実施の形態1と自由に組み合わせることができる。
【0102】
(実施の形態3)
本実施の形態では、マスク数を低減するため、多階調マスクを用いた露光を行う例を示す。
【0103】
また、酸化物半導体層の組成として、生産量が限られている希少金属のインジウムを用いない例を示す。加えて、希少金属の一種であるガリウムも酸化物半導体層の組成元素として用いない例を示す。
【0104】
なお、多階調マスクとは、露光部分、中間露光部分、及び未露光部分に3つの露光レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露光及び現像工程により、複数(代表的には二種類)の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。
【0105】
多階調マスクの代表例としては、グレートーンマスクやハーフトーンマスクがある。
【0106】
グレートーンマスクは、透光性基板及びその上に形成される遮光部並びに回折格子で構成される。遮光部においては、光の透過率が0%である。一方、回折格子はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
【0107】
ハーフトーンマスクは、透光性基板及びその上に形成される半透過部並びに遮光部で構成される。半透過部は、MoSiN、MoSi、MoSiO、MoSiON、CrSiなどを用いることができる。遮光部は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。ハーフトーンマスクに露光光を照射した場合、遮光部においては、光透過率は0%であり、遮光部及び半透過部が設けられていない領域では光透過率は100%である。また、半透過部においては、10〜70%の範囲で調整可能である。半透過部に於ける光の透過率の調整は、半透過部の材料により調整により可能である。
【0108】
図12(A)乃至図12(E)は薄膜トランジスタ360の作製工程を示す断面図に相当する。
【0109】
図12(A)において、絶縁膜357が設けられた基板350上にゲート電極層351を設ける。本実施の形態では、絶縁膜357として酸化珪素膜(膜厚100nm)を用いる。ゲート電極層351上にゲート絶縁層352、酸化物半導体膜380、SiOxを含む酸化物半導体膜381及び導電膜383を順に積層する。本実施の形態では、酸化物半導体膜380及びSiOxを含む酸化物半導体膜381として、インジウム、及びガリウムを含まない酸化物半導体、代表的には、Sn−Zn−O系、Al−Zn−O系、Sn−Al−Zn−O系、Zn−O系の酸化物半導体を用いる。本実施の形態では、酸化物半導体膜380としてスパッタ法を用いたSn−Zn−O系の酸化物半導体を用いる。また、SiOxを含む酸化物半導体膜381としてSn−Zn−O系の酸化物半導体を用いる。
【0110】
ゲート絶縁層352、酸化物半導体膜380、SiOxを含む酸化物半導体膜381、導電膜383上にマスク384を形成する。
【0111】
本実施の形態では、マスク384を形成するために多階調(高階調)マスクを用いた露光を行う例を示す。
【0112】
透過した光が複数の強度となる多階調マスクを用いて露光した後、現像することで、図12(B)に示すように膜厚の異なる領域を有するマスク384を形成することができる。多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。
【0113】
次に、マスク384を用いて第1のエッチング工程を行い、酸化物半導体膜380、SiOxを含む酸化物半導体膜381、導電膜383をエッチングし島状に加工する。この結果、パターニングされた酸化物半導体層390、SiOxを含む酸化物半導体層385、導電層387を形成することができる(図12(B)参照。)。
【0114】
次に、マスク384をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスクのレジスト(ゲート電極層351の一部と重畳する領域)は除去され、分離されたマスク388を形成することができる(図12(C)参照。)。
【0115】
マスク388を用いてSiOxを含む酸化物半導体層385、導電層387を第2のエッチング工程によりエッチングし、SiOxを含む半導体層353、ソース電極層又はドレイン電極層355a、355bを形成する。(図12(D)参照。)。なお、SiOxを含む半導体層353は一部のみがエッチングされ、溝部(凹部)を有する半導体層となり、かつ端部においても、一部エッチングされ露出した形状となる。
【0116】
SiOxを含む酸化物半導体膜381、導電膜383を第1のエッチング工程でドライエッチングすると、SiOxを含む酸化物半導体膜381、導電膜383は異方的にエッチングされるため、マスク384の端部と、SiOxを含む酸化物半導体層385、導電層387の端部は一致し、連続的な形状となる。
【0117】
同様にSiOxを含む酸化物半導体層385、導電層387を第2のエッチング工程でドライエッチングすると、SiOxを含む酸化物半導体層385、導電層387は異方的にエッチングされるため、マスク388の端部と、SiOxを含む半導体層353の凹部及び端部、ソース電極層又はドレイン電極層355a、355bの端部は一致し、連続的な形状となる。
【0118】
また、本実施の形態では、SiOxを含む半導体層353、ソース電極層又はドレイン電極層355a、355bの端部は同じテーパー角で連続的に積層されている形状を示すが、エッチング条件や、酸化物半導体層及び導電層の材料によって、エッチングレートが異なるため、それぞれ異なるテーパー角や不連続な端部形状を有する場合もある。
【0119】
この後、マスク388を除去する。
【0120】
次いで、酸素を含む雰囲気で200℃〜600℃の加熱を行う(図12(E)参照。)。
【0121】
以上の工程で、酸化物半導体層390上にSiOxを含む半導体層353の積層を有するチャネルエッチ型の薄膜トランジスタ360を作製することができる。
【0122】
本実施の形態のように、多階調マスクにより形成した複数(代表的には二種類)の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が計れる。
【0123】
さらに、本実施の形態に示したように、酸化物半導体層にインジウム及びガリウムを用いないことによって酸化物半導体ターゲットの価格を低減することができるため、低コスト化が図れる。
【0124】
よって、半導体装置を低コストで生産性よく作製することができる。
【0125】
本実施の形態においては、駆動回路に配置する薄膜トランジスタも画素部に配置する薄膜トランジスタも酸化物半導体層390上にSiOxを含む半導体層353の積層を有する逆スタガ型の薄膜トランジスタ360とする例を示した。即ち、本実施の形態は、同一基板上に駆動回路も作製した場合、駆動回路と画素部との薄膜トランジスタの構造はほぼ同一となる例である。
【0126】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0127】
例えば、本実施の形態では、酸化物半導体膜380としてスパッタ法を用いたSn−Zn−O系の酸化物半導体を用い、SiOxを含む酸化物半導体膜381としてSn−Zn−O系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態2に示すように単層としてもよく、例えばSiOxを含むSn−Zn−O系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【0128】
(実施の形態4)
本実施の形態では、チャネルストップ型の薄膜トランジスタ430の一例について図13(A)及び図13(B)を用いて説明する。また、図13(B)は薄膜トランジスタの上面図の一例であり、図中Z1―Z2の鎖線で切断した断面図が図13(A)に相当する。また、薄膜トランジスタ430の酸化物半導体層にインジウムを含まない酸化物半導体材料を用いる例を示す。
【0129】
図13(A)において、基板400上にゲート電極401を設ける。次いで、ゲート電極401を覆うゲート絶縁層402上には、第1の酸化物半導体層403と、第2の酸化物半導体層405とを設ける。
【0130】
本実施の形態では、第1の酸化物半導体層403としてスパッタ法を用いたGa−Zn−O系の酸化物半導体を用いる。また、第2の酸化物半導体層405としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる。本実施の形態では、第1の酸化物半導体層403及び、第2の酸化物半導体層405として、インジウムを含まない酸化物半導体、代表的には、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、Sn−Zn−O系、Al−Zn−O系、Zn−O系の酸化物半導体を用いる。
【0131】
次いで、第2の酸化物半導体層405上にはチャネル保護層418を接して設ける。チャネル保護層418を設けることによって、第2の酸化物半導体層405のチャネル形成領域に対する工程時におけるダメージ(エッチング時のプラズマやエッチング剤による膜減りや、酸化など)を防ぐことができる。従って薄膜トランジスタ430の信頼性を向上させることができる。
【0132】
チャネル保護層418としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)を用いることができる。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。チャネル保護層418は成膜後にエッチングにより形状を加工して形成する。ここでは、スパッタ法により酸化シリコン膜を形成し、フォトリソグラフィーによるマスクを用いてエッチング加工することでチャネル保護層418を形成する。
【0133】
次いで、チャネル保護層418及び第2の酸化物半導体層405上にn+層406a、406bを形成する。本実施の形態では、ソース領域又はドレイン領域として機能するn+層406a、406bは、Ga−Zn−O系非単結晶膜であり、第1の酸化物半導体層403、第2の酸化物半導体層405の成膜条件とは異なる成膜条件で形成され、より低抵抗な酸化物半導体層である。また、n+層406a、406bは、窒素を含ませたGa−Zn−O系非単結晶膜、即ちGa−Zn−O−N系非単結晶膜(GZON膜とも呼ぶ)を用いてもよい。
【0134】
次いで、n+層406a上に第1配線409、n+層406b上に第2配線410をそれぞれ形成する。第1配線409及び第2配線410は、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いる。
【0135】
n+層406a、406bを設けることにより、金属層である第1配線409、第2配線410と、第2の酸化物半導体層405との間を良好な接合としてショットキー接合に比べて熱的にも安定動作を有せしめる。また、チャネルのキャリアを供給する(ソース側)、またはチャネルのキャリアを安定して吸収する(ドレイン側)、または抵抗成分を配線との界面に作らないためにも積極的にn+層を設けると効果的である。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持することができる。
【0136】
また、上述したn+層406a、406bを有する構造に限定されず、例えば、n+層を設けない構造としてもよい。その場合の薄膜トランジスタ191の断面図の一例を図13(C)に示す。なお、図13(C)において、n+層を設けない以外の構造は図13(A)と同一であるため、同じ箇所には同じ符号を用いて図示する。
【0137】
次いで、200℃〜600℃、代表的には300℃〜500℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で350℃、1時間の熱処理を行う。この熱処理により第1の酸化物半導体層403及び第2の酸化物半導体層405の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理(光アニールも含む)は重要である。また、ここでの熱処理で第2の酸化物半導体層405の結晶化は第2の酸化物半導体層405に含まれるSiOxにより阻害され、大部分が非晶質状態を維持することができる。なお、熱処理を行うタイミングは、第2の酸化物半導体層405の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
【0138】
さらに、本実施の形態のように、酸化物半導体層にインジウムを用いないことによって、材料として枯渇する恐れのあるインジウムを用いずに済む。
【0139】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0140】
例えば、本実施の形態では、第1の酸化物半導体層403としてスパッタ法を用いたGa−Zn−O系の酸化物半導体を用い、第2の酸化物半導体層405としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態2に示すように単層としてもよく、例えばSiOxを含むSn−Zn−O系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【0141】
(実施の形態5)
本実施の形態では、2つのnチャネル型の薄膜トランジスタ760、761を用いてインバータ回路を構成する例を説明する。また、薄膜トランジスタ760、761の酸化物半導体層にガリウムを含まない酸化物半導体材料を用いる例を示す。
【0142】
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する。2つのnチャネル型TFTを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合(以下、EDMOS回路という)と、エンハンスメント型TFT同士で形成する場合(以下、EEMOS回路という)がある。なお、nチャネル型TFTのしきい値電圧が正の場合は、エンハンスメント型トランジスタと定義し、nチャネル型TFTのしきい値電圧が負の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。
【0143】
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置したエンハンスメント型トランジスタを用いて画素電極への電圧印加のオンオフを切り替える。
【0144】
駆動回路のインバータ回路の断面構造を図14(A)に示す。図14(A)において、基板740上に第1のゲート電極741及び第2のゲート電極742を設ける。第1のゲート電極741及び第2のゲート電極742の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【0145】
また、第1のゲート電極741及び第2のゲート電極742を覆うゲート絶縁層743上には、第1配線749、第2配線750、及び第3配線751を設け、第2の配線750は、ゲート絶縁層743に形成されたコンタクトホール744を介して第2のゲート電極742と直接接続する。
【0146】
また、第1配線749、第2配線750、及び第3配線751上にはn+層755a、755b、756a、756bを形成する。本実施の形態では、ソース領域又はドレイン領域として機能するn+層755a、755b、756a、756bは、Ga−Zn−O系非単結晶膜である。また、n+層755a、755b、756a、756bは、窒素を含ませたGa−Zn−O系非単結晶膜、即ちGa−Zn−O−N系非単結晶膜(GZON膜とも呼ぶ)を用いてもよい。
【0147】
また、第1のゲート電極741と重なる位置で、第1配線749及び第2配線750上にn+層755a、755bを介して第1の酸化物半導体層748、及びSiOxを含む第2の酸化物半導体層745と、第2のゲート電極742と重なる位置で、第2配線750及び第3配線751上にn+層756a、756bを介して第3の酸化物半導体層746、及びSiOxを含む第4の酸化物半導体層747とを設ける。
【0148】
本実施の形態では、第1の酸化物半導体層748、及び第3の酸化物半導体層746としてスパッタ法を用いたIn−Zn−O系の酸化物半導体を用いる。また、第2の酸化物半導体層745及び第4の酸化物半導体層747としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる。本実施の形態では、第1の酸化物半導体層748、第2の酸化物半導体層745、第3の酸化物半導体層746、及び第4の酸化物半導体層747として、ガリウムを含まない酸化物半導体、代表的には、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、Zn−O系の酸化物半導体を用いる。
【0149】
薄膜トランジスタ760は、第1のゲート電極741と、ゲート絶縁層743を介して第1のゲート電極741と重なる第1の酸化物半導体層748、及びSiOxを含む第2の酸化物半導体層745とを有し、第1配線749は、接地電位の電源線(接地電源線)である。この接地電位の電源線は、負の電圧VDLが印加される電源線(負電源線)としてもよい。
【0150】
また、薄膜トランジスタ761は、第2のゲート電極742と、ゲート絶縁層743を介して第2のゲート電極742と重なる第3の酸化物半導体層746、及びSiOxを含む第4の酸化物半導体層747とを有し、第3配線751は、正の電圧VDDが印加される電源線(正電源線)である。
【0151】
図14(A)に示すように、第1の酸化物半導体層748と第3の酸化物半導体層746の両方に電気的に接続する第2の配線750は、ゲート絶縁層743に形成されたコンタクトホール744を介して薄膜トランジスタ761の第2のゲート電極742と直接接続する。第2の配線750と第2のゲート電極742とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。第2のゲート電極742と第2配線750を他の導電膜、例えば透明導電膜を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を図ることができる。
【0152】
また、駆動回路のインバータ回路の上面図を図14(B)に示す。図14(B)において、鎖線Y1−Y2で切断した断面が図14(A)に相当する。
【0153】
また、n+層を設けない薄膜トランジスタ762、763を用いたインバータ回路の作製工程の一例を図15(A)、図15(B)、及び図15(C)に示す。
【0154】
基板740上に、スパッタ法により第1の導電膜を形成し、第1のフォトマスクを用いて選択的に第1の導電膜のエッチングを行い、第1のゲート電極741及び第2のゲート電極742を形成する。次いで、第1のゲート電極741及び第2のゲート電極742を覆うゲート絶縁層743をプラズマCVD法またはスパッタ法を用いて形成する。ゲート絶縁層743は、CVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層743として、有機シランガスを用いたCVD法により酸化シリコン層を形成することも可能である。
【0155】
次いで、第2のフォトマスクを用いてゲート絶縁層743を選択的にエッチングして第2のゲート電極742に達するコンタクトホール744を形成する。ここまでの段階での断面図が図15(A)に相当する。
【0156】
次いで第2の導電膜をスパッタ法により成膜し、第3のフォトマスクを用いて選択的に導電膜のエッチングを行い、第1配線749、第2配線750、及び第3配線751を形成する。第3配線751は、コンタクトホール744を介して第2のゲート電極742と直接接する。
【0157】
次いで、第1の酸化物半導体膜と、SiOxを含む第2の酸化物半導体膜の積層をスパッタ法により成膜する。なお、第1の酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層743の表面及びコンタクトホール744の底面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、N2Oなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にCl2、CF4などを加えた雰囲気で行ってもよい。
【0158】
次いで、第4のフォトマスクを用いて選択的に、第1の酸化物半導体膜及びSiOxを含む第2の酸化物半導体膜のエッチングを行う。このエッチングにより第1のゲート電極741上に第1の酸化物半導体層748、及びSiOxを含む第2の酸化物半導体層745の積層が形成され、第2のゲート電極742上に第3の酸化物半導体層746、及びSiOxを含む第4の酸化物半導体層747の積層が形成される。
【0159】
次いで、保護層752を形成し、第5のフォトマスクを用いて保護層752を選択的にエッチングしてコンタクトホールを形成した後、第3の導電膜を形成する。最後に第6のフォトマスクを用いて第3の導電膜を選択的にエッチングして第2配線750と電気的に接続する接続配線753を形成する。ここまでの段階での断面図が図15(C)に相当する。
【0160】
保護層752としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)を用いることができる。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。
【0161】
次いで、200℃〜600℃、代表的には300℃〜500℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で350℃、1時間の熱処理を行う。この熱処理により第1の酸化物半導体層748、第2の酸化物半導体層745、第3の酸化物半導体層746、及び第4の酸化物半導体層747の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理(光アニールも含む)は重要である。なお、熱処理を行うタイミングは、第2の酸化物半導体層745の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
【0162】
さらに、本実施の形態のように、酸化物半導体層にガリウムを用いないことによって、材料として製造コストのかかるガリウムを含むターゲットを用いずに済む。
【0163】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0164】
例えば、本実施の形態では、第1の酸化物半導体層748、及び第3の酸化物半導体層746としてスパッタ法を用いたIn−Zn−O系の酸化物半導体を用い、第2の酸化物半導体層745及び第4の酸化物半導体層747としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態2に示すように単層としてもよく、例えばSiOxを含むSn−Zn−O系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【0165】
(実施の形態6)
本実施の形態では、トップゲート型の薄膜トランジスタ330の一例について図16(A)及び図16(B)を用いて説明する。また、図16(B)は薄膜トランジスタの上面図の一例であり、図中P1―P2の鎖線で切断した断面図が図16(A)に相当する。
【0166】
図16(A)において、基板300上に第1配線309と第2配線310を形成する。なお、第1配線309と第2配線310は、ソース電極又はドレイン電極として機能する。
【0167】
次いで、第1配線309と第2配線310上にSiOxを含む第1の酸化物半導体層304と、第2の酸化物半導体層305を形成する。本実施の形態では、第1の酸化物半導体層304としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる。また、第2の酸化物半導体層305としてIn−Ga−Zn−O系の非単結晶膜を用いる。
【0168】
また、第1の酸化物半導体層304において、膜厚方向におけるSi元素濃度が、後に形成されるゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する酸化物半導体層を含んでいてもよい。
【0169】
次いで、第2の酸化物半導体層305、第1配線309、及び第2配線310を覆うゲート絶縁層303を形成する。
【0170】
次いで、200℃〜600℃、代表的には300℃〜500℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で350℃、1時間の熱処理を行う。この熱処理により第1の酸化物半導体層304及び第2の酸化物半導体層305の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理(光アニールも含む)は重要である。
【0171】
次いで、ゲート絶縁層303上に、第1の酸化物半導体層304が基板300と接する領域と重なる位置にゲート電極301を設ける。
【0172】
以上の工程でトップゲート構造の薄膜トランジスタ330を作製することができる。
【0173】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0174】
例えば、本実施の形態では、第1の酸化物半導体層304としてスパッタ法を用いたSiOxを含むSn−Zn−O系の酸化物半導体を用い、第2の酸化物半導体層305としてIn−Ga−Zn−O系の酸化物半導体を用いる積層の例を示したが、特に限定されず、単層としてもよく、例えばSiOxを含むSn−Zn−O系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【0175】
(実施の形態7)
本実施の形態では、トップゲート型の薄膜トランジスタ630の一例について図17(A)及び図17(B)を用いて説明する。また、図17(B)は薄膜トランジスタの上面図の一例であり、図中R1―R2の鎖線で切断した断面図が図17(A)に相当する。
【0176】
図17(A)において、基板600上にSiOxを含む第1の酸化物半導体層604と、第2の酸化物半導体層605を形成する。本実施の形態では、第1の酸化物半導体層604としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる。また、第2の酸化物半導体層605としてIn−Ga−Zn−O系の非単結晶膜を用いる。
【0177】
また、第1の酸化物半導体層604において、膜厚方向におけるSi元素濃度が、後に形成されるゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する酸化物半導体層を含んでいてもよい。
【0178】
次いで、第2の酸化物半導体層605上にn+層606a、606bを形成する。本実施の形態では、ソース領域又はドレイン領域として機能するn+層606a、606bは、Ga−Zn−O系非単結晶膜である。また、n+層606a、606bは、窒素を含ませたGa−Zn−O系非単結晶膜、即ちGa−Zn−O−N系非単結晶膜(GZON膜とも呼ぶ)を用いてもよい。
【0179】
次いで、n+層606a、606b上に第1配線609と第2配線610を形成する。なお、第1配線609と第2配線610は、ソース電極又はドレイン電極として機能する。
【0180】
次いで、第1配線609と第2配線610上にゲート絶縁層603を形成する。
【0181】
次いで、第2の酸化物半導体層605がゲート絶縁層603と接する領域と重なる位置にゲート電極601をゲート絶縁層603上に設ける。
【0182】
次いで、200℃〜600℃、代表的には300℃〜500℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で350℃、1時間の熱処理を行う。この熱処理により第1の酸化物半導体層604及び第2の酸化物半導体層605の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理(光アニールも含む)は重要である。
【0183】
以上の工程でトップゲート構造の薄膜トランジスタ630を作製することができる。
【0184】
また、上述したn+層606a、606bを有する構造に限定されず、例えば、n+層を設けない構造としてもよい。
【0185】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0186】
例えば、本実施の形態では、第1の酸化物半導体層604としてスパッタ法を用いたSiOxを含むSn−Zn−O系の酸化物半導体を用い、第2の酸化物半導体層605としてIn−Ga−Zn−O系の酸化物半導体を用いる積層の例を示したが、特に限定されず、単層としてもよく、例えばSiOxを含むSn−Zn−O系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【0187】
(実施の形態8)
本実施の形態では、半導体装置として発光表示装置の一例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、前者は有機EL素子、後者は無機EL素子と呼ばれている。
【0188】
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【0189】
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。
【0190】
図18は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【0191】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層(代表的には、SiOxを含むIn−Ga−Zn−O系非単結晶膜)をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素に2つ用いる例を示す。
【0192】
画素6400は、スイッチング用トランジスタ6401、駆動用トランジスタ6402、発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ6401はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン電極の一方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他方)が駆動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極(画素電極)に接続されている。発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同一基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部とすればよい。
【0193】
なお、発光素子6404の第2電極(共通電極6408)には低電源電位が設定されている。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【0194】
なお、容量素子6403は駆動用トランジスタ6402のゲート容量を代用して省略することも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【0195】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ6402のゲートには、駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、(電源線電圧+駆動用トランジスタ6402のVth)以上の電圧をかける。
【0196】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図18と同じ画素構成を用いることができる。
【0197】
アナログ階調駆動を行う場合、駆動用トランジスタ6402のゲートに発光素子6404の順方向電圧+駆動用トランジスタ6402のVth以上の電圧をかける。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジスタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジスタ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【0198】
なお、図18に示す画素構成は、これに限定されない。例えば、図18に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【0199】
次に、発光素子の構成について、図19を用いて説明する。ここでは、駆動用TFTがn型の場合を例に挙げて、画素の断面構造について説明する。図19(A)(B)(C)の半導体装置に用いられる駆動用TFTであるTFT7001、7011、7021は、実施の形態2で示す第2の薄膜トランジスタ170と同様に作製でき、SiOxを含む酸化物半導体膜を半導体層として含む薄膜トランジスタである。
【0200】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【0201】
上面射出構造の発光素子について図19(A)を用いて説明する。
【0202】
図19(A)に、駆動用TFTであるTFT7001がn型で、発光素子7002から発せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。TFT7001は、半導体層として、酸化シリコンを含むIn−Sn−Zn−O系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、300℃乃至600℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図19(A)では、発光素子7002の陰極7003と駆動用TFTであるTFT7001が電気的に接続されており、陰極7003上に発光層7004、陽極7005が順に積層されている。陰極7003は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ca、Al、MgAg、AlLi等が望ましい。そして発光層7004は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極7003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極7005は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【0203】
陰極7003及び陽極7005で発光層7004を挟んでいる領域が発光素子7002に相当する。図19(A)に示した画素の場合、発光素子7002から発せられる光は、矢印で示すように陽極7005側に射出する。
【0204】
次に、下面射出構造の発光素子について図19(B)を用いて説明する。駆動用TFT7011がn型で、発光素子7012から発せられる光が陰極7013側に射出する場合の、画素の断面図を示す。TFT7011は、半導体層として、酸化シリコンを含むIn−Al−Zn−O系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、300℃乃至600℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図19(B)では、駆動用TFT7011と電気的に接続された透光性を有する導電膜7017上に、発光素子7012の陰極7013が成膜されており、陰極7013上に発光層7014、陽極7015が順に積層されている。なお、陽極7015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜7016が成膜されていてもよい。陰極7013は、図19(A)の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度(好ましくは、5nm〜30nm程度)とする。例えば20nmの膜厚を有するアルミニウム膜を、陰極7013として用いることができる。そして発光層7014は、図19(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極7015は光を透過する必要はないが、図19(A)と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜7016は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【0205】
陰極7013及び陽極7015で、発光層7014を挟んでいる領域が発光素子7012に相当する。図19(B)に示した画素の場合、発光素子7012から発せられる光は、矢印で示すように陰極7013側に射出する。
【0206】
次に、両面射出構造の発光素子について、図19(C)を用いて説明する。図19(C)では、駆動用TFT7021と電気的に接続された透光性を有する導電膜7027上に、発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7024、陽極7025が順に積層されている。TFT7021は、半導体層として、酸化シリコンを含むSn−Al−Zn−O系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、300℃乃至600℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。陰極7023は、図19(A)の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極7023として用いることができる。そして発光層7024は、図19(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極7025は、図19(A)と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【0207】
陰極7023と、発光層7024と、陽極7025とが重なっている部分が発光素子7022に相当する。図19(C)に示した画素の場合、発光素子7022から発せられる光は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
【0208】
なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機EL素子を設けることも可能である。
【0209】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ(駆動用TFT)と発光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用TFTが接続されている構成であってもよい。
【0210】
以上の工程により、半導体装置として信頼性の高い発光表示装置(表示パネル)を作製することができる。
【0211】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0212】
(実施の形態9)
本実施の形態では、半導体装置として電子ペーパーの一例を示す。
【0213】
図20(A)は、アクティブマトリクス型の電子ペーパーを示す断面図である。半導体装置に用いられる表示部に配置される薄膜トランジスタ581としては、実施の形態2で示す薄膜トランジスタ170と同様に作製でき、酸化物半導体膜を半導体層として含む電気特性の高い薄膜トランジスタである。本実施の形態では、酸化シリコンを含むZn−O系の酸化物半導体を半導体層として含む電気特性の高い薄膜トランジスタを用いる。
【0214】
図20(A)の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【0215】
基板580と基板596との間に封止される薄膜トランジスタ581はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第1の電極層587と、絶縁層583、584、585に形成する開口で接しており電気的に接続している。第1の電極層587と第2の電極層588との間には黒色領域590a及び白色領域590bを有し、周りに液体で満たされているキャビティ594を含む球形粒子589が設けられており、球形粒子589の周囲は樹脂等の充填材595で充填されている(図20(A)参照。)。
【0216】
本実施の形態においては、第1の電極層587が画素電極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、薄膜トランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部において、一対の基板間に配置される導電性粒子を介して第2の電極層588と共通電位線とを電気的に接続することができる。
【0217】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置(単に表示装置、又は表示装置を具備する半導体装置ともいう)を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【0218】
実施の形態2に示す工程により薄膜トランジスタを作製することで、半導体装置として製造コストが低減された電子ペーパーを作製することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図20(B)に示す。
【0219】
図20(B)は、電子書籍2700の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【0220】
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図20(B)では表示部2705)に文章を表示し、左側の表示部(図20(B)では表示部2707)に画像を表示することができる。
【0221】
また、図20(B)では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。
【0222】
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【0223】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0224】
(実施の形態10)
酸化物半導体層を用いた薄膜トランジスタを含む半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【0225】
図21(A)は、テレビジョン装置9601の一例を示している。テレビジョン装置9601は、筐体に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、壁9600に固定して筐体の裏側を支持した構成を示している。
【0226】
テレビジョン装置9601の操作は、筐体が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
【0227】
なお、テレビジョン装置9601は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
【0228】
図21(B)は携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成されており、連結部9893により、開閉可能に連結されている。筐体9881には表示部9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図21(B)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部9886、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図21(B)に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図21(B)に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【0229】
図22(A)は、携帯電話機1000の一例を示している。携帯電話機1000は、筐体1001に組み込まれた表示部1002の他、操作ボタン1003、外部接続ポート1004、スピーカ1005、マイク1006などを備えている。
【0230】
図22(A)に示す携帯電話機1000は、表示部1002を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部1002を指などで触れることにより行うことができる。
【0231】
表示部1002の画面は主として3つのモードがある。第1は、画像の表示を主とする表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示モードと入力モードの2つのモードが混合した表示+入力モードである。
【0232】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部1002を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部1002の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【0233】
また、携帯電話機1000内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機1000の向き(縦か横か)を判断して、表示部1002の画面表示を自動的に切り替えるようにすることができる。
【0234】
また、画面モードの切り替えは、表示部1002を触れること、又は筐体1001の操作ボタン1003の操作により行われる。また、表示部1002に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【0235】
また、入力モードにおいて、表示部1002の光センサで検出される信号を検知し、表示部1002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【0236】
表示部1002は、イメージセンサとして機能させることもできる。例えば、表示部1002に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【0237】
図22(B)も携帯電話機の一例である。図22(B)の携帯電話機は、筐体9411に、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び着信時に発光する発光部9406を含む通信装置9400とを有しており、表示機能を有する表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能である。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表示装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置9410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
【0238】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【0239】
100:基板
101:ゲート電極層
102:ゲート絶縁層
103:SiOxを含む酸化物半導体層103
105a、105b:ソース電極層又はドレイン電極層
106:保護絶縁層
190:薄膜トランジスタ
193:第1の酸化物半導体層
【技術分野】
【0001】
薄膜トランジスタ(以下、TFTという)で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
【0002】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【背景技術】
【0003】
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
【0004】
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物半導体の一種である。化合物半導体とは、2種以上の原子が結合してできる半導体である。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成する元素の組み合わせによっては、半導体となることが知られている。
【0005】
例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導体層をチャネル形成領域とする薄膜トランジスタが開示されている(特許文献1乃至4、非特許文献1)。
【0006】
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するInGaO3(ZnO)m(m:自然数)は公知の材料である(非特許文献2乃至4)。
【0007】
そして、上記のようなIn−Ga−Zn系酸化物を薄膜トランジスタのチャネル層として適用可能であることが確認されている(特許文献5、非特許文献5及び6)。
【0008】
また、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、In−Ga−Zn−O系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献6及び特許文献7で開示されている。
【先行技術文献】
【特許文献】
【0009】
【特許文献1】特開昭60−198861号公報
【特許文献2】特開平8−264794号公報
【特許文献3】特表平11−505377号公報
【特許文献4】特開2000−150900号公報
【特許文献5】特開2004−103957号公報
【特許文献6】特開2007−123861号公報
【特許文献7】特開2007−096055号公報
【非特許文献】
【0010】
【非特許文献1】M. W. Prins, K. O. Grosse−Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf、「A ferroelectric transparent thin−film transistor」、 Appl. Phys. Lett.、17 June 1996、 Vol.68 p.3650−3652
【非特許文献2】M. Nakamura, N. Kimizuka, and T. Mohri、「The Phase Relations in the In2O3−Ga2ZnO4−ZnO System at 1350℃」、J. Solid State Chem.、1991、Vol.93, p.298−315
【非特許文献3】N. Kimizuka, M. Isobe, and M. Nakamura、「Syntheses and Single−Crystal Data of Homologous Compounds, In2O3(ZnO)m(m=3,4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m(m=7,8,9, and 16) in the In2O3−ZnGa2O4−ZnO System」、 J. Solid State Chem.、1995、Vol.116, p.170−178
【非特許文献4】中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、InFeO3(ZnO)m(m:自然数)とその同型化合物の合成および結晶構造」、固体物理、1993年、Vol.28、No.5、p.317−327
【非特許文献5】K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono、「Thin−film transistor fabricated in single−crystalline transparent oxide semiconductor」、SCIENCE、2003、Vol.300、p.1269−1272
【非特許文献6】K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono、「Room−temperature fabrication of transparent flexible thin−film transistors using amorphous oxide semiconductors」、NATURE、2004、Vol.432 p.488−492
【発明の概要】
【発明が解決しようとする課題】
【0011】
本発明の一態様は、酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
【課題を解決するための手段】
【0012】
酸化物半導体層としては少なくとも亜鉛を含む材料を用いる。また、亜鉛酸化物は結晶化しやすく、非晶質の酸化物半導体層を実現するため、絶縁物(酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなど)、代表的にはSiO2を0.1重量%以上10重量%以下、好ましくは1重量%以上6重量%以下含む酸化物半導体ターゲットを用いて成膜を行い、酸化物半導体層に結晶化を阻害するSiOx(X>0)を含ませることで薄膜トランジスタの耐熱性向上や、薄膜トランジスタの特性バラツキ低減や、長期使用時の特性変動防止を実現する。
【0013】
また、酸化物半導体層に結晶化を阻害するSiOxを含ませることで、製造プロセス中において酸化物半導体層の形成後に熱処理した場合に、結晶化してしまうのを抑制することができる。また、SiOxの濃度勾配を示す非晶質の酸化物半導体層とすることによって薄膜トランジスタのオフ電流の低減を図る。
【0014】
本明細書で開示する本発明の一態様は、絶縁表面上にゲート電極と、少なくとも亜鉛及びSiOxを含む酸化物半導体層と、ゲート電極と酸化物半導体層の間に絶縁層とを有し、酸化物半導体層の膜厚方向におけるSi元素濃度は、ゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する半導体装置である。
【0015】
薄膜トランジスタの構造は、絶縁表面を有する基板上に設けられたゲート電極の上方に酸化物半導体層が位置する、所謂ボトムゲート型であってもよいし、ボトムコンタクト型であってもよい。
【0016】
ゲート電極の上方に酸化物半導体層が位置する場合、酸化物半導体層におけるSiOxの濃度勾配は、ゲート電極に遠い側に高濃度の領域、ゲート電極に近い側に低濃度の領域が位置する。なお、酸化物半導体層におけるSiOxの濃度勾配は、段階的に変化、または連続的に変化する。
【0017】
段階的に変化する濃度勾配とは、膜厚方向に対してSi元素濃度が階段状に減少または増加することを指し、例えば、横軸に膜厚、縦軸にSi元素濃度を表したグラフを作成すると、プロットした複数の点を結ぶ線は、右上がりまたは右下がりの階段状の軌跡となる。
【0018】
また、連続的に変化する濃度勾配とは、膜厚方向に対してSi元素濃度の変化が滑らかであることを指し、例えば、横軸に膜厚、縦軸にSi元素濃度を表したグラフを作成すると、プロットした複数の点を結ぶ線は、右上がりまたは右下がりの曲線または直線となる。
【0019】
また、酸化物半導体層は単層、或いは2層以上の積層とする。例えば、一定のSi元素濃度を含む第1の酸化物半導体層と、Si元素濃度が連続的に変化する濃度勾配を示す第2の酸化物半導体層との積層としてもよい。また、Si元素を含まない第1の酸化物半導体層と、一定のSi元素濃度を含む第2の酸化物半導体層との積層としてもよく、この積層は、段階的に変化する濃度勾配を示すと見なすこととする。
【0020】
酸化物半導体層の一例としては、In−Ga−Zn−O系酸化物半導体が挙げられる。他にも、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、Zn−O系の酸化物半導体にSiOxを含ませることで同様な効果を得ることができる。
【0021】
また、上記構造を実現するための本発明の一態様は、絶縁表面上にゲート電極を形成し、ゲート電極上に絶縁層を形成し、絶縁層上に第1の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、SiO2を0.1重量%以上10重量%以下含む第2の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるSi元素濃度がゲート電極に近い側から前記ゲート電極に遠い側に増加する酸化物半導体層を形成する半導体装置の作製方法である。
【0022】
また、絶縁表面を有する基板上に設けられたゲート電極の下方に酸化物半導体層が位置する、所謂トップゲート型であってもよく、本発明の一態様は、絶縁表面上にSiO2を0.1重量%以上10重量%以下含む第1の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、第2の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるSi元素が濃度勾配を有する酸化物半導体層を形成し、酸化物半導体層を覆う絶縁層を形成し、絶縁層上にゲート電極を形成し、酸化物半導体層は、膜厚方向におけるSi元素が前記ゲート電極に近い側からゲート電極に遠い側に増加する半導体装置の作製方法である。
【発明の効果】
【0023】
SiOxを含む酸化物半導体層を用い、電気特性及び信頼性の優れた薄膜トランジスタを備えた半導体装置を実現する。
【図面の簡単な説明】
【0024】
【図1】本発明の一態様を示す断面図及び上面図である。
【図2】本発明の一態様を示す断面図及び上面図である。
【図3】本発明の一態様を示す断面図である。
【図4】本発明の一態様を示す上面図である。
【図5】本発明の一態様を示す断面図及び上面図である。
【図6】本発明の一態様を示す上面図である。
【図7】InGaZnO4の単結晶構造を示すモデル図である。
【図8】Si置換モデルを示す図である。
【図9】単結晶モデルの最終構造を示す図である。
【図10】Si置換モデルの最終構造を示す図である。
【図11】各モデルの動径分布関数g(r)を示すグラフである。
【図12】本発明の一態様を示す工程断面図である。
【図13】本発明の一態様を示す断面図及び上面図である。
【図14】本発明の一態様を示す断面図及び上面図である。
【図15】本発明の一態様を示す工程断面図である。
【図16】本発明の一態様を示す断面図及び上面図である。
【図17】本発明の一態様を示す断面図及び上面図である。
【図18】画素回路を示す図である。
【図19】本発明の一態様を示す断面図である。
【図20】本発明の一態様を示す断面図及び外観図である。
【図21】本発明の一態様を示す外観図である。
【図22】本発明の一態様を示す外観図である。
【発明を実施するための形態】
【0025】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【0026】
(実施の形態1)
本実施の形態では、SiOxを含む酸化物半導体層を用いた薄膜トランジスタの一例について図1(A)及び図1(B)を用いて説明する。
【0027】
図1(A)に示す薄膜トランジスタ190は、ボトムゲート型の一種であり、チャネルエッチ型と呼ばれる構造の断面図の一例である。また、図1(B)は薄膜トランジスタの上面図の一例であり、図中A1―A2の鎖線で切断した断面図が図1(A)に相当する。
【0028】
図1(A)に示す薄膜トランジスタ190には、基板100上にゲート電極層101が設けられ、ゲート電極層101上にゲート絶縁層102が設けられ、ゲート絶縁層102上に酸化物半導体層の積層が設けられ、酸化物半導体層の積層上にソース電極層又はドレイン電極層105a、105bが設けられている。また、酸化物半導体層の積層及びソース電極層又はドレイン電極層105a、105bを覆う保護絶縁層106を有する。
【0029】
ゲート電極層101は、アルミニウム、銅、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウムなどの金属材料、またはこれらの金属材料を主成分とする合金材料、またはこれらの金属材料を成分とする窒化物を用いて、単層又は積層で形成することができる。アルミニウムや銅などの低抵抗導電性材料で形成するのが望ましいが、耐熱性が低い、または腐食しやすいという問題点があるので耐熱性導電性材料と組み合わせて用いるのが好ましい。耐熱性導電性材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いる。
【0030】
例えば、ゲート電極層101の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した構造とすることが好ましい。
【0031】
ゲート絶縁層102は、プラズマCVD法またはスパッタ法を用いて形成する。ゲート絶縁層102は、CVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層102として、有機シランガスを用いたCVD法により酸化シリコン層を形成することも可能である。
【0032】
酸化物半導体層の積層は、積層のうち、少なくとも1層をSiOxを含む酸化物半導体層とすればよく、本実施の形態では、第1の酸化物半導体層193と、その上にSiOxを含む酸化物半導体層103(第2の酸化物半導体層とも呼ぶ)と、その上に第3の酸化物半導体層とが積層される。なお、第3の酸化物半導体層は、SiOxを含む酸化物半導体層103よりも導電率の高い半導体層であり、バッファ層、n+層、ソース領域またはドレイン領域として機能する。図1(A)では第1バッファ層104a、及び第2バッファ層104bとして図示する。
【0033】
各酸化物半導体層としては、In−Ga−Zn−O系非単結晶膜、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の酸化物半導体を適用することができる。
【0034】
本実施の形態では、第1の酸化物半導体層193としてIn(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲット(In2O3:Ga2O3:ZnO=1:1:1)を用いたスパッタ法により得られるIn−Ga−Zn−O系非単結晶膜を用いる。
【0035】
また、SiOxを含む酸化物半導体層103として、SiO2を2重量%含む酸化物半導体ターゲットを用いたスパッタ法により得られるZn−O系非単結晶膜を用いる。
【0036】
なお、図1(A)では、第1の酸化物半導体層193とSiOxを含む酸化物半導体層103との界面を図示しているが、模式的に示したものである。材料によっては、各酸化物半導体層との界面が不明確になる場合もあり、少なくとも1層をSiOxを含む酸化物半導体層とすることによって、少なくともゲート絶縁層側の酸化物半導体層、即ち酸化物半導体層の下層部と、酸化物半導体層の上層部とで異なる電気特性を示す。さらに、酸化物半導体層の膜厚方向におけるSi元素濃度は、ゲート電極層に近い側からゲート電極層に遠い側に段階的に増加する濃度勾配を有すると言える。
【0037】
また、第1バッファ層104a、及び第2バッファ層104bである第3の酸化物半導体層は、第1の酸化物半導体層で用いるIn−Ga−Zn−O系非単結晶膜の成膜条件と異ならせて得ることができる。例えば、第1の酸化物半導体層に用いるIn−Ga−Zn−O系非単結晶膜の成膜条件における酸素ガス流量の比率よりも第3の酸化物半導体層に用いるIn−Ga−Zn−O系非単結晶膜の成膜条件における酸素ガス流量の比率が少ない条件とする。また、第3の酸化物半導体層は、窒素を含ませたIn−Ga−Zn−O系非単結晶膜、即ちIn−Ga−Zn−O−N系非単結晶膜(IGZON膜とも呼ぶ)を用いてもよい。このIn−Ga−Zn−O−N系非単結晶膜は、窒素ガスを含む雰囲気中でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを用いて成膜して得たインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を加熱処理することで得られる。また、第3の酸化物半導体層は、窒素を含ませたGa−Zn−O系非単結晶膜、即ちGa−Zn−O−N系非単結晶膜(GZON膜とも呼ぶ)を用いてもよい。
【0038】
さらに、第3の酸化物半導体層に対してn型を付与する不純物元素を含ませてもよい。不純物元素として、例えばマグネシウム、アルミニウム、チタン、鉄、錫、カルシウム、ゲルマニウム、スカンジウム、イットリウム、ジルコニウム、ハフニウム、ボロン、タリウム、鉛などを用いることができる。マグネシウム、アルミニウム、チタンなどをバッファ層に含ませると、酸素のブロッキング効果などがあり、成膜後の加熱処理などによって酸化物半導体層の酸素濃度を最適な範囲内に保持できる。
【0039】
ソース電極層又はドレイン電極層105a、105bは、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いる。
【0040】
保護絶縁層106は、スパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または酸化タンタル膜などの単層またはこれらの積層を用いることができる。
【0041】
図1(A)に示すように、薄膜トランジスタ190の活性層を、第1の酸化物半導体層193と、SiOxを含む酸化物半導体層103の積層構造とすることによって、薄膜トランジスタ190がオン状態のときには、第1の酸化物半導体層193に主なドレイン電流の流れを導き、電界効果移動度を増大させることができる。また、薄膜トランジスタ190がオフ状態のときには、SiOxを含む酸化物半導体層103のエッチング処理を施された部分が主なドレイン電流の流れとなり、SiOxを含む酸化物半導体層103よりも導電率の高い第1の酸化物半導体層193にオフ電流が流れず、オフ電流の低減を図ることができる。
【0042】
また、上述した第1の酸化物半導体層193や、SiOxを含む酸化物半導体層103の材料は特に限定されず、例えば、第1の酸化物半導体層193として、SiO2を2重量%含む酸化物半導体ターゲットを用いるスパッタ法により成膜し、SiOxを含む酸化物半導体層103として、SiO2を5重量%含む酸化物半導体ターゲットを用いるスパッタ法により成膜して積層させてもよい。この場合においても膜厚方向におけるSi元素濃度は、ゲート電極層に近い側からゲート電極層に遠い側に段階的に増加する濃度勾配を有すると言える。
【0043】
また、上述した第1バッファ層104a、及び第2バッファ層104bを有する構造に限定されず、例えば、バッファ層を設けない構造としてもよい。その場合の薄膜トランジスタ191の断面図の一例を図1(C)に示す。なお、図1(C)において、バッファ層を設けない以外の構造は図1(A)と同一であるため、同じ箇所には同じ符号を用いて図示する。
【0044】
(実施の形態2)
本実施の形態では、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などの絶縁物を微量に含む酸化物半導体層を用いた薄膜トランジスタの一例について図2(A)及び図2(B)を用いて説明する。
【0045】
図2(A)に示す薄膜トランジスタ170は、ボトムゲート型の一種であり、チャネルエッチ型と呼ばれる構造の断面図の一例である。また、図2(B)は薄膜トランジスタの上面図の一例であり、図中C1―C2の鎖線で切断した断面図が図2(A)に相当する。
【0046】
図2(A)に示す薄膜トランジスタ170には、基板100上にゲート電極層101が設けられ、ゲート電極層101上にゲート絶縁層102が設けられ、ゲート絶縁層102上に酸化物半導体層の積層が設けられ、酸化物半導体層の積層上にソース電極層又はドレイン電極層105a、105bが設けられている。また、酸化物半導体層の積層及びソース電極層又はドレイン電極層105a、105b覆う保護絶縁層106を有する。
【0047】
本実施の形態では、ゲート絶縁層102上に絶縁性酸化物としてSiOxを含む酸化物半導体層103(第1の酸化物半導体層とも呼ぶ)と、その上に第2の酸化物半導体層とが積層される。なお、第2の酸化物半導体層は、絶縁性酸化物を含む酸化物半導体層103よりも導電率の高い半導体層であり、バッファ層、n+層、ソース領域またはドレイン領域として機能する。図2(A)では第1バッファ層104a、及び第2バッファ層104bとして図示する。
【0048】
また、本実施の形態において、絶縁性酸化物を含む酸化物半導体層103は、SiO2を0.1重量%以上10重量%以下、好ましくは1重量%以上6重量%以下の割合で含ませたIn(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットを用いて成膜する。酸化物半導体に絶縁性酸化物を含ませることにより、成膜される酸化物半導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合に、結晶化してしまうのを抑制することができる。
【0049】
In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体、所謂IGZOにSiO2を含ませるとどのような構造変化が起こるか、古典分子動力学シミュレーションにより調べた。古典分子動力学法では、原子間相互作用を特徴づける経験的ポテンシャルを定義することで、各原子に働く力を評価する。ニュートンの運動方程式を数値的に解くことにより、各原子の運動(時間発展)を決定論的に追跡できる。
【0050】
以下に計算モデルと計算条件を述べる。なお、本計算においては、Born−Mayer−Hugginsポテンシャルを用いた。
【0051】
1680原子のInGaZnO4の単結晶構造(図7参照)と、1680原子のInGaZnO4のIn、Ga、Znのそれぞれ20原子ずつをSi原子で置換した構造(図8参照)を作製した。Si置換モデルにおいて、Siは3.57atom%(2.34重量%)である。また、単結晶モデルの密度は6.36g/cm3、Si置換モデルの密度は6.08g/cm3である。
【0052】
InGaZnO4の単結晶の融点(古典分子動力学シミュレーションによる見積もりでは約2000℃)より小さい1727℃において、圧力一定(1atm)で、150psec間(時間刻み幅0.2fsec×75万ステップ)の古典分子動力学シミュレーションにより、構造緩和を行った。これら2つの構造に対して動径分布関数g(r)を求めた。なお、動径分布関数g(r)とは、ある原子から距離r離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が無くなっていくと、g(r)は1に近づく。
【0053】
上記の2つの計算モデルを、150psec間の古典分子動力学シミュレーションを行うことにより得られた最終構造をそれぞれ図9、図10に示す。また、それぞれの構造における動径分布関数g(r)を図11に示す。
【0054】
図9に示す単結晶モデルは安定で、最終構造においても結晶構造を保っているが、図10に示すSi置換モデルは不安定で、時間経過とともに結晶構造が崩れていき、アモルファス構造へと変化することが確認できる。図11において、各構造モデルの動径分布関数g(r)を比較すると、単結晶モデルでは、長距離でもピークがあり、長距離秩序があることがわかる。一方、Si置換モデルでは、0.6nm程度でピークが消え、長距離秩序がないことがわかる。
【0055】
これらの計算結果により、SiO2を含有させた場合、IGZOは、結晶構造より、アモルファス構造のほうが安定であり、IGZOにSiO2を含有することにより、IGZOのアモルファス化が起こりやすくなることが示唆された。実際にスパッタ法で得られるSiO2を含有させたIGZO薄膜は、成膜直後において非晶質半導体膜であるため、これらの計算結果から、SiO2を含有させることによって高温加熱を行っても結晶化を阻害し、非晶質(アモルファス)構造を維持することができると導き出される。
【0056】
さらに、SiOxを含む酸化物半導体層103は、膜厚方向におけるSi元素濃度が、ゲート電極層に近い側からゲート電極層に遠い側に増加する濃度勾配を有する。ゲート電極層の上方に酸化物半導体層が位置する図2(A)に示す薄膜トランジスタ170の場合、SiOxを含む酸化物半導体層103におけるSiOxの濃度勾配は、ゲート電極層に遠い側に高濃度の領域、ゲート電極層に近い側に低濃度の領域が位置する。なお、SiOxを含む酸化物半導体層103におけるSiOxの濃度勾配は、段階的に変化、または連続的に変化する。
【0057】
酸化物半導体層にSiOxを含ませ、さらに濃度勾配を示す酸化物半導体層とすることで薄膜トランジスタ170がオン状態のときには、SiOxを含む酸化物半導体層103のゲート絶縁層102の界面近傍(低Si元素濃度領域)に主なドレイン電流の流れを導き、電界効果移動度を増大させることができる。また、薄膜トランジスタ170がオフ状態のときには、SiOxを含む酸化物半導体層103のエッチング処理を施された部分(高Si元素濃度領域)が主なドレイン電流の流れとなり、高Si元素濃度領域よりも導電率の高い低Si元素濃度領域にオフ電流が流れず、オフ電流の低減を図ることができる。
【0058】
また、SiOxを含む酸化物半導体層103は、In−Ga−Zn−O系の酸化物半導体に限定されず、例えば、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、In−O系、Sn−O系、Zn−O系の酸化物半導体を用いることができる。酸化物半導体層にSiOxを含ませ、さらに濃度勾配を示す酸化物半導体層とすることで同様な効果を得ることができる。
【0059】
また、上述した第1バッファ層104a、及び第2バッファ層104bを有する構造に限定されず、例えば、バッファ層を設けない構造としてもよい。その場合の薄膜トランジスタ171の断面図の一例を図2(C)に示す。なお、図2(C)において、バッファ層を設けない以外の構造は図2(A)と同一であるため、同じ箇所には同じ符号を用いて図示する。
【0060】
また、上述した薄膜トランジスタ170を画素部のスイッチング素子として表示装置を作製する例を以下に説明する。
【0061】
まず、絶縁表面を有する基板100上にゲート電極層101を設ける。絶縁表面を有する基板100としてはガラス基板を用いる。ゲート電極層101は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。なお、ゲート電極層101の形成の際、画素部の容量配線108、及び端子部の第1の端子121も形成する。
【0062】
例えば、ゲート電極層101の2層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。また、Caを含む銅層上にバリア層となるCaを含む酸化銅層の積層や、Mgを含む銅層上にバリア層となるMgを含む酸化銅層の積層もある。また、3層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。
【0063】
次いで、ゲート電極層101上を覆うゲート絶縁層102を形成する。ゲート絶縁層102はスパッタ法、PCVD法などを用い、膜厚を50〜400nmとする。
【0064】
例えば、ゲート絶縁層102としてスパッタ法により酸化シリコン膜を用い、100nmの厚さで形成する。勿論、ゲート絶縁層102はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。積層する場合、例えば、PCVD法により窒化シリコン膜を形成し、その上にスパッタ法で酸化シリコン膜を成膜すればよい。また、ゲート絶縁層102として酸化窒化シリコン膜、または窒化シリコン膜などを用いる場合、ガラス基板からの不純物、例えばナトリウムなどが拡散し、後に上方に形成する酸化物半導体に侵入することをブロックすることができる。
【0065】
次に、ゲート絶縁層102上にSiOxを含む酸化物半導体膜を形成する。SiO2を0.1重量%以上10重量%以下、好ましくは1重量%以上6重量%以下の割合で含ませた酸化物半導体ターゲットを用いて成膜を行う。また、絶縁性の不純物であれば酸化物半導体ターゲットに含ませるのはSiO2に限定されず、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などを用いることができる。これらの絶縁性の不純物を含ませることにより、成膜される酸化物半導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合に、結晶化してしまうのを抑制することができる。
【0066】
本実施の形態では、SiO2を2重量%含み、In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットと、SiO2を5重量%含み、In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットの2つを同一チャンバー内に設置し、使用するターゲットをシャッターにより切り替えて同一チャンバー内で連続的に成膜を行うことでSi元素濃度が勾配を有する酸化物半導体膜(第1のIn−Ga−Zn−O系非単結晶膜)を形成する。
【0067】
また、In(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットは、RFスパッタ法またはDCスパッタ法の両方で成膜することが可能であり、RFスパッタ法を用いて人工石英ターゲットとIn(インジウム)、Ga(ガリウム)、及びZn(亜鉛)を含む酸化物半導体ターゲットの2つのターゲットを同一チャンバー内に配置し、同時にスパッタリングを行う、所謂、共スパッタリングを用いてSi元素濃度が勾配を有する酸化物半導体膜(第1のIn−Ga−Zn−O系非単結晶膜)を形成してもよい。また、人工石英に代えてシリコンターゲットを用いて共スパッタリングを行ってもよい。共スパッタリングを用いれば、SiO2を含む酸化物半導体ターゲットを用いなくともSiOxを含む酸化物半導体膜を成膜することができる。
【0068】
次いで、SiOxを含む酸化物半導体膜よりも低抵抗の酸化物半導体膜(第2のIn−Ga−Zn−O系非単結晶膜)をスパッタ法で成膜する。ここでは、In2O3:Ga2O3:ZnO=1:1:1としたターゲットを用い、成膜条件は、圧力を0.4Paとし、電力を500Wとし、成膜温度を室温とし、アルゴンガス流量40sccmを導入してスパッタ成膜を行う。In2O3:Ga2O3:ZnO=1:1:1としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ1nm〜10nmの結晶粒を含むIn−Ga−Zn−O系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力(0.1Pa〜2.0Pa)、電力(250W〜3000W:8インチφ)、温度(室温〜100℃)、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、1nm〜10nmの範囲で調節されうると言える。第2のIn−Ga−Zn−O系非単結晶膜の膜厚は、5nm〜20nmとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第2のIn−Ga−Zn−O系非単結晶膜の膜厚は、5nmとする。第2のIn−Ga−Zn−O系非単結晶膜の成膜条件は、希ガス(アルゴン、又はヘリウムなど)雰囲気下(または酸素ガス10%以下、アルゴンガス90%以上)とする。
【0069】
スパッタ法にはスパッタ用電源に高周波電源を用いるRFスパッタ法と、DCスパッタ法があり、さらにパルス的にバイアスを与えるパルスDCスパッタ法もある。
【0070】
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
【0071】
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるECRスパッタ法を用いるスパッタ装置がある。
【0072】
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
【0073】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、第1のIn−Ga−Zn−O系非単結晶膜及び第2のIn−Ga−Zn−O系非単結晶膜をエッチングする。
【0074】
次いで、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分(ゲート絶縁層の一部)を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。なお、ここではフォトリソグラフィー工程を行って、後に形成する導電膜と直接接続するためのコンタクトホールを形成する例を示したが、特に限定されず、後で画素電極との接続のためのコンタクトホールと同じ工程でゲート電極層に達するコンタクトホールを形成し、画素電極と同じ材料で電気的な接続を行ってもよい。画素電極と同じ材料で電気的な接続を行う場合にはマスク数を1枚削減することができる。
【0075】
次に、第2のIn−Ga−Zn−O系非単結晶膜上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。
【0076】
導電膜の材料としては、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、200℃〜600℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Al単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。Alと組み合わせる耐熱性導電性材料としては、チタン(Ti)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、クロム(Cr)、Nd(ネオジム)、Sc(スカンジウム)から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜、または上述した元素を成分とする窒化物で形成する。
【0077】
本実施の形態では、導電膜としてチタン膜の単層構造とする。また、導電膜は、2層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜としてTi膜と、そのTi膜上に重ねてNdを含むアルミニウム(Al−Nd)膜を積層し、さらにその上にTi膜を成膜する3層構造としてもよい。導電膜は、シリコンを含むアルミニウム膜の単層構造としてもよい。
【0078】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素部にソース電極層又はドレイン電極層105a、105b、ソース領域又はドレイン領域として機能する第1バッファ層104a、第2バッファ104bを形成し、駆動回路部にソース電極層又はドレイン電極層、ソース領域又はドレイン領域を形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア過水(過酸化水素:アンモニア:水=5:2:2)を用いたウェットエッチングにより、Ti膜である導電膜をエッチングしてソース電極層又はドレイン電極層を形成し、第2のIn−Ga−Zn−O系非単結晶膜をエッチングして第1バッファ層104a、第2バッファ104bを形成する。このエッチング工程において、SiOxを含む酸化物半導体膜の露出領域も一部エッチングされ、SiOxを含む酸化物半導体層103となる。
【0079】
また、このフォトリソグラフィー工程において、ソース電極層又はドレイン電極層105a、105bと同じ材料である第2の端子122を端子部に残す。なお、第2の端子122はソース配線(ソース電極層又はドレイン電極層105a、105bを含むソース配線)と電気的に接続されている。
【0080】
以上の工程で画素部には、SiOxを含む酸化物半導体層103をチャネル形成領域とする薄膜トランジスタ170が作製できる。
【0081】
また、端子部において、接続電極120は、ゲート絶縁膜に形成されたコンタクトホールを介して端子部の第1の端子121と直接接続される。なお、本実施の形態では図示しないが、上述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン配線とゲート電極が直接接続される。
【0082】
次いで、200℃〜600℃、代表的には300℃〜500℃の熱処理(光アニールも含む)を行う。ここでは炉に入れ、窒素雰囲気下で350℃、1時間の熱処理を行う。また、この熱処理によりIn−Ga−Zn−O系非単結晶膜の原子レベルの再配列が行われる。また、SiOxを含む酸化物半導体層103はSiOxを含んでいるため、ここでの熱処理での結晶化を妨げることができ、非晶質構造を保つことができる。また、SiOxを含む酸化物半導体層103はSiOxを含んでいるため、比較的高い温度、長い時間での熱処理も可能となる。なお、熱処理を行うタイミングは、第2のIn−Ga−Zn−O系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
【0083】
次いで、レジストマスクを除去し、薄膜トランジスタ170を覆う保護絶縁層106を形成する。
【0084】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層106のエッチングによりソース電極層又はドレイン電極層105a、105bに達するコンタクトホールを形成する。また、ここでのエッチングにより第2の端子122に達するコンタクトホール、接続電極120に達するコンタクトホールも形成する。
【0085】
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム(In2O3)やインジウム錫酸化物(In2O3―SnO2、ITOと略記する)などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にITOのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金(In2O3―ZnO)を用いても良い。
【0086】
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層110を形成する。また、このフォトリソグラフィー工程において、容量部におけるゲート絶縁層102及び保護絶縁層106を誘電体として、容量配線108と画素電極層110とで保持容量が形成される。また、このフォトリソグラフィー工程において、第1の端子及び第2の端子をレジストマスクで覆い端子部に形成された透明導電膜128、129を残す。透明導電膜128、129はFPCとの接続に用いられる電極または配線となる。第1の端子121と直接接続された接続電極120上に形成された透明導電膜128は、ゲート配線の入力端子として機能する接続用の端子電極となる。第2の端子122上に形成された透明導電膜129は、ソース配線の入力端子として機能する接続用の端子電極である。
【0087】
なお、本実施の形態では、ゲート絶縁層102及び保護絶縁層106を誘電体として、容量配線108と画素電極層110とで保持容量を形成する例を示したが、特に限定されず、ソース電極またはドレイン電極と同じ材料で構成される電極を容量配線上方に設け、その電極と、容量配線と、それらの間にゲート絶縁層102を誘電体として構成する保持容量を形成し、その電極と画素電極層110とを電気的に接続する構成としてもよい。
【0088】
次いで、レジストマスクを除去し、この段階での断面図を図3に示す。なお、この段階での画素部における薄膜トランジスタ170の上面図が図4に相当する。
【0089】
また、図4中のA1−A2線に沿った断面図及び図4中のB1−B2線に沿った断面図に相当する断面図が図3に相当する。図3は、画素部における第2の薄膜トランジスタ170の断面構造と、画素部における容量部の断面構造と、端子部の断面構造を示している。
【0090】
また、図5(A)、及び図5(B)は、ソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図5(A)は図5(B)中のD1−D2線に沿った断面図に相当する。図5(A)において、保護絶縁膜154上に形成される透明導電膜155は、入力端子として機能する接続用の端子電極である。また、図5(A)において、端子部では、ゲート配線と同じ材料で形成される電極156が、ソース配線と電気的に接続される第2の端子150の下方にゲート絶縁層152を介して重なる。電極156は第2の端子150とは電気的に接続しておらず、電極156を第2の端子150と異なる電位、例えばフローティング、GND、0Vなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第2の端子150は、保護絶縁膜106を介して透明導電膜155と電気的に接続している。
【0091】
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第1の端子、ソース配線と同電位の第2の端子、容量配線と同電位の第3の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
【0092】
こうして、SiOxを含む酸化物半導体層を有する薄膜トランジスタ170と保持容量を有する画素部、及び端子部を完成させることができる。また、同一基板上に駆動回路も形成することもできる。
【0093】
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する端子を端子部に設ける。この端子は、共通電極を固定電位、例えばGND、0Vなどに設定するための端子である。
【0094】
また、本実施の形態は、図4の画素構成に限定されず、図4とは異なる上面図の例を図6に示す。図6では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第3の端子は省略することができる。なお、図6において、図4と同じ部分には同じ符号を用いて説明する。
【0095】
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
【0096】
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を1フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
【0097】
また、垂直同期周波数を通常の1.5倍若しくは2倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術もある。
【0098】
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のLED(発光ダイオード)光源または複数のEL光源などを用いて面光源を構成し、面光源を構成している各光源を独立して1フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、3種類以上のLEDを用いてもよいし、白色発光のLEDを用いてもよい。独立して複数のLEDを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてLEDの発光タイミングを同期させることもできる。この駆動技術は、LEDを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
【0099】
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
【0100】
また、本実施の形態により、電気特性が高く信頼性のよい表示装置を低コストで提供することができる。
【0101】
また、本実施の形態は実施の形態1と自由に組み合わせることができる。
【0102】
(実施の形態3)
本実施の形態では、マスク数を低減するため、多階調マスクを用いた露光を行う例を示す。
【0103】
また、酸化物半導体層の組成として、生産量が限られている希少金属のインジウムを用いない例を示す。加えて、希少金属の一種であるガリウムも酸化物半導体層の組成元素として用いない例を示す。
【0104】
なお、多階調マスクとは、露光部分、中間露光部分、及び未露光部分に3つの露光レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露光及び現像工程により、複数(代表的には二種類)の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。
【0105】
多階調マスクの代表例としては、グレートーンマスクやハーフトーンマスクがある。
【0106】
グレートーンマスクは、透光性基板及びその上に形成される遮光部並びに回折格子で構成される。遮光部においては、光の透過率が0%である。一方、回折格子はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
【0107】
ハーフトーンマスクは、透光性基板及びその上に形成される半透過部並びに遮光部で構成される。半透過部は、MoSiN、MoSi、MoSiO、MoSiON、CrSiなどを用いることができる。遮光部は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。ハーフトーンマスクに露光光を照射した場合、遮光部においては、光透過率は0%であり、遮光部及び半透過部が設けられていない領域では光透過率は100%である。また、半透過部においては、10〜70%の範囲で調整可能である。半透過部に於ける光の透過率の調整は、半透過部の材料により調整により可能である。
【0108】
図12(A)乃至図12(E)は薄膜トランジスタ360の作製工程を示す断面図に相当する。
【0109】
図12(A)において、絶縁膜357が設けられた基板350上にゲート電極層351を設ける。本実施の形態では、絶縁膜357として酸化珪素膜(膜厚100nm)を用いる。ゲート電極層351上にゲート絶縁層352、酸化物半導体膜380、SiOxを含む酸化物半導体膜381及び導電膜383を順に積層する。本実施の形態では、酸化物半導体膜380及びSiOxを含む酸化物半導体膜381として、インジウム、及びガリウムを含まない酸化物半導体、代表的には、Sn−Zn−O系、Al−Zn−O系、Sn−Al−Zn−O系、Zn−O系の酸化物半導体を用いる。本実施の形態では、酸化物半導体膜380としてスパッタ法を用いたSn−Zn−O系の酸化物半導体を用いる。また、SiOxを含む酸化物半導体膜381としてSn−Zn−O系の酸化物半導体を用いる。
【0110】
ゲート絶縁層352、酸化物半導体膜380、SiOxを含む酸化物半導体膜381、導電膜383上にマスク384を形成する。
【0111】
本実施の形態では、マスク384を形成するために多階調(高階調)マスクを用いた露光を行う例を示す。
【0112】
透過した光が複数の強度となる多階調マスクを用いて露光した後、現像することで、図12(B)に示すように膜厚の異なる領域を有するマスク384を形成することができる。多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。
【0113】
次に、マスク384を用いて第1のエッチング工程を行い、酸化物半導体膜380、SiOxを含む酸化物半導体膜381、導電膜383をエッチングし島状に加工する。この結果、パターニングされた酸化物半導体層390、SiOxを含む酸化物半導体層385、導電層387を形成することができる(図12(B)参照。)。
【0114】
次に、マスク384をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスクのレジスト(ゲート電極層351の一部と重畳する領域)は除去され、分離されたマスク388を形成することができる(図12(C)参照。)。
【0115】
マスク388を用いてSiOxを含む酸化物半導体層385、導電層387を第2のエッチング工程によりエッチングし、SiOxを含む半導体層353、ソース電極層又はドレイン電極層355a、355bを形成する。(図12(D)参照。)。なお、SiOxを含む半導体層353は一部のみがエッチングされ、溝部(凹部)を有する半導体層となり、かつ端部においても、一部エッチングされ露出した形状となる。
【0116】
SiOxを含む酸化物半導体膜381、導電膜383を第1のエッチング工程でドライエッチングすると、SiOxを含む酸化物半導体膜381、導電膜383は異方的にエッチングされるため、マスク384の端部と、SiOxを含む酸化物半導体層385、導電層387の端部は一致し、連続的な形状となる。
【0117】
同様にSiOxを含む酸化物半導体層385、導電層387を第2のエッチング工程でドライエッチングすると、SiOxを含む酸化物半導体層385、導電層387は異方的にエッチングされるため、マスク388の端部と、SiOxを含む半導体層353の凹部及び端部、ソース電極層又はドレイン電極層355a、355bの端部は一致し、連続的な形状となる。
【0118】
また、本実施の形態では、SiOxを含む半導体層353、ソース電極層又はドレイン電極層355a、355bの端部は同じテーパー角で連続的に積層されている形状を示すが、エッチング条件や、酸化物半導体層及び導電層の材料によって、エッチングレートが異なるため、それぞれ異なるテーパー角や不連続な端部形状を有する場合もある。
【0119】
この後、マスク388を除去する。
【0120】
次いで、酸素を含む雰囲気で200℃〜600℃の加熱を行う(図12(E)参照。)。
【0121】
以上の工程で、酸化物半導体層390上にSiOxを含む半導体層353の積層を有するチャネルエッチ型の薄膜トランジスタ360を作製することができる。
【0122】
本実施の形態のように、多階調マスクにより形成した複数(代表的には二種類)の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が計れる。
【0123】
さらに、本実施の形態に示したように、酸化物半導体層にインジウム及びガリウムを用いないことによって酸化物半導体ターゲットの価格を低減することができるため、低コスト化が図れる。
【0124】
よって、半導体装置を低コストで生産性よく作製することができる。
【0125】
本実施の形態においては、駆動回路に配置する薄膜トランジスタも画素部に配置する薄膜トランジスタも酸化物半導体層390上にSiOxを含む半導体層353の積層を有する逆スタガ型の薄膜トランジスタ360とする例を示した。即ち、本実施の形態は、同一基板上に駆動回路も作製した場合、駆動回路と画素部との薄膜トランジスタの構造はほぼ同一となる例である。
【0126】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0127】
例えば、本実施の形態では、酸化物半導体膜380としてスパッタ法を用いたSn−Zn−O系の酸化物半導体を用い、SiOxを含む酸化物半導体膜381としてSn−Zn−O系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態2に示すように単層としてもよく、例えばSiOxを含むSn−Zn−O系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【0128】
(実施の形態4)
本実施の形態では、チャネルストップ型の薄膜トランジスタ430の一例について図13(A)及び図13(B)を用いて説明する。また、図13(B)は薄膜トランジスタの上面図の一例であり、図中Z1―Z2の鎖線で切断した断面図が図13(A)に相当する。また、薄膜トランジスタ430の酸化物半導体層にインジウムを含まない酸化物半導体材料を用いる例を示す。
【0129】
図13(A)において、基板400上にゲート電極401を設ける。次いで、ゲート電極401を覆うゲート絶縁層402上には、第1の酸化物半導体層403と、第2の酸化物半導体層405とを設ける。
【0130】
本実施の形態では、第1の酸化物半導体層403としてスパッタ法を用いたGa−Zn−O系の酸化物半導体を用いる。また、第2の酸化物半導体層405としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる。本実施の形態では、第1の酸化物半導体層403及び、第2の酸化物半導体層405として、インジウムを含まない酸化物半導体、代表的には、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O系、Sn−Zn−O系、Al−Zn−O系、Zn−O系の酸化物半導体を用いる。
【0131】
次いで、第2の酸化物半導体層405上にはチャネル保護層418を接して設ける。チャネル保護層418を設けることによって、第2の酸化物半導体層405のチャネル形成領域に対する工程時におけるダメージ(エッチング時のプラズマやエッチング剤による膜減りや、酸化など)を防ぐことができる。従って薄膜トランジスタ430の信頼性を向上させることができる。
【0132】
チャネル保護層418としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)を用いることができる。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。チャネル保護層418は成膜後にエッチングにより形状を加工して形成する。ここでは、スパッタ法により酸化シリコン膜を形成し、フォトリソグラフィーによるマスクを用いてエッチング加工することでチャネル保護層418を形成する。
【0133】
次いで、チャネル保護層418及び第2の酸化物半導体層405上にn+層406a、406bを形成する。本実施の形態では、ソース領域又はドレイン領域として機能するn+層406a、406bは、Ga−Zn−O系非単結晶膜であり、第1の酸化物半導体層403、第2の酸化物半導体層405の成膜条件とは異なる成膜条件で形成され、より低抵抗な酸化物半導体層である。また、n+層406a、406bは、窒素を含ませたGa−Zn−O系非単結晶膜、即ちGa−Zn−O−N系非単結晶膜(GZON膜とも呼ぶ)を用いてもよい。
【0134】
次いで、n+層406a上に第1配線409、n+層406b上に第2配線410をそれぞれ形成する。第1配線409及び第2配線410は、Al、Cr、Ta、Ti、Mo、Wから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等を用いる。
【0135】
n+層406a、406bを設けることにより、金属層である第1配線409、第2配線410と、第2の酸化物半導体層405との間を良好な接合としてショットキー接合に比べて熱的にも安定動作を有せしめる。また、チャネルのキャリアを供給する(ソース側)、またはチャネルのキャリアを安定して吸収する(ドレイン側)、または抵抗成分を配線との界面に作らないためにも積極的にn+層を設けると効果的である。また低抵抗化により、高いドレイン電圧でも良好な移動度を保持することができる。
【0136】
また、上述したn+層406a、406bを有する構造に限定されず、例えば、n+層を設けない構造としてもよい。その場合の薄膜トランジスタ191の断面図の一例を図13(C)に示す。なお、図13(C)において、n+層を設けない以外の構造は図13(A)と同一であるため、同じ箇所には同じ符号を用いて図示する。
【0137】
次いで、200℃〜600℃、代表的には300℃〜500℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で350℃、1時間の熱処理を行う。この熱処理により第1の酸化物半導体層403及び第2の酸化物半導体層405の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理(光アニールも含む)は重要である。また、ここでの熱処理で第2の酸化物半導体層405の結晶化は第2の酸化物半導体層405に含まれるSiOxにより阻害され、大部分が非晶質状態を維持することができる。なお、熱処理を行うタイミングは、第2の酸化物半導体層405の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
【0138】
さらに、本実施の形態のように、酸化物半導体層にインジウムを用いないことによって、材料として枯渇する恐れのあるインジウムを用いずに済む。
【0139】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0140】
例えば、本実施の形態では、第1の酸化物半導体層403としてスパッタ法を用いたGa−Zn−O系の酸化物半導体を用い、第2の酸化物半導体層405としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態2に示すように単層としてもよく、例えばSiOxを含むSn−Zn−O系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【0141】
(実施の形態5)
本実施の形態では、2つのnチャネル型の薄膜トランジスタ760、761を用いてインバータ回路を構成する例を説明する。また、薄膜トランジスタ760、761の酸化物半導体層にガリウムを含まない酸化物半導体材料を用いる例を示す。
【0142】
画素部を駆動するための駆動回路は、インバータ回路、容量、抵抗などを用いて構成する。2つのnチャネル型TFTを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合(以下、EDMOS回路という)と、エンハンスメント型TFT同士で形成する場合(以下、EEMOS回路という)がある。なお、nチャネル型TFTのしきい値電圧が正の場合は、エンハンスメント型トランジスタと定義し、nチャネル型TFTのしきい値電圧が負の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。
【0143】
画素部と駆動回路は、同一基板上に形成し、画素部においては、マトリクス状に配置したエンハンスメント型トランジスタを用いて画素電極への電圧印加のオンオフを切り替える。
【0144】
駆動回路のインバータ回路の断面構造を図14(A)に示す。図14(A)において、基板740上に第1のゲート電極741及び第2のゲート電極742を設ける。第1のゲート電極741及び第2のゲート電極742の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
【0145】
また、第1のゲート電極741及び第2のゲート電極742を覆うゲート絶縁層743上には、第1配線749、第2配線750、及び第3配線751を設け、第2の配線750は、ゲート絶縁層743に形成されたコンタクトホール744を介して第2のゲート電極742と直接接続する。
【0146】
また、第1配線749、第2配線750、及び第3配線751上にはn+層755a、755b、756a、756bを形成する。本実施の形態では、ソース領域又はドレイン領域として機能するn+層755a、755b、756a、756bは、Ga−Zn−O系非単結晶膜である。また、n+層755a、755b、756a、756bは、窒素を含ませたGa−Zn−O系非単結晶膜、即ちGa−Zn−O−N系非単結晶膜(GZON膜とも呼ぶ)を用いてもよい。
【0147】
また、第1のゲート電極741と重なる位置で、第1配線749及び第2配線750上にn+層755a、755bを介して第1の酸化物半導体層748、及びSiOxを含む第2の酸化物半導体層745と、第2のゲート電極742と重なる位置で、第2配線750及び第3配線751上にn+層756a、756bを介して第3の酸化物半導体層746、及びSiOxを含む第4の酸化物半導体層747とを設ける。
【0148】
本実施の形態では、第1の酸化物半導体層748、及び第3の酸化物半導体層746としてスパッタ法を用いたIn−Zn−O系の酸化物半導体を用いる。また、第2の酸化物半導体層745及び第4の酸化物半導体層747としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる。本実施の形態では、第1の酸化物半導体層748、第2の酸化物半導体層745、第3の酸化物半導体層746、及び第4の酸化物半導体層747として、ガリウムを含まない酸化物半導体、代表的には、In−Sn−Zn−O系、In−Al−Zn−O系、Sn−Al−Zn−O系、In−Zn−O系、Sn−Zn−O系、Al−Zn−O系、Zn−O系の酸化物半導体を用いる。
【0149】
薄膜トランジスタ760は、第1のゲート電極741と、ゲート絶縁層743を介して第1のゲート電極741と重なる第1の酸化物半導体層748、及びSiOxを含む第2の酸化物半導体層745とを有し、第1配線749は、接地電位の電源線(接地電源線)である。この接地電位の電源線は、負の電圧VDLが印加される電源線(負電源線)としてもよい。
【0150】
また、薄膜トランジスタ761は、第2のゲート電極742と、ゲート絶縁層743を介して第2のゲート電極742と重なる第3の酸化物半導体層746、及びSiOxを含む第4の酸化物半導体層747とを有し、第3配線751は、正の電圧VDDが印加される電源線(正電源線)である。
【0151】
図14(A)に示すように、第1の酸化物半導体層748と第3の酸化物半導体層746の両方に電気的に接続する第2の配線750は、ゲート絶縁層743に形成されたコンタクトホール744を介して薄膜トランジスタ761の第2のゲート電極742と直接接続する。第2の配線750と第2のゲート電極742とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。第2のゲート電極742と第2配線750を他の導電膜、例えば透明導電膜を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を図ることができる。
【0152】
また、駆動回路のインバータ回路の上面図を図14(B)に示す。図14(B)において、鎖線Y1−Y2で切断した断面が図14(A)に相当する。
【0153】
また、n+層を設けない薄膜トランジスタ762、763を用いたインバータ回路の作製工程の一例を図15(A)、図15(B)、及び図15(C)に示す。
【0154】
基板740上に、スパッタ法により第1の導電膜を形成し、第1のフォトマスクを用いて選択的に第1の導電膜のエッチングを行い、第1のゲート電極741及び第2のゲート電極742を形成する。次いで、第1のゲート電極741及び第2のゲート電極742を覆うゲート絶縁層743をプラズマCVD法またはスパッタ法を用いて形成する。ゲート絶縁層743は、CVD法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層743として、有機シランガスを用いたCVD法により酸化シリコン層を形成することも可能である。
【0155】
次いで、第2のフォトマスクを用いてゲート絶縁層743を選択的にエッチングして第2のゲート電極742に達するコンタクトホール744を形成する。ここまでの段階での断面図が図15(A)に相当する。
【0156】
次いで第2の導電膜をスパッタ法により成膜し、第3のフォトマスクを用いて選択的に導電膜のエッチングを行い、第1配線749、第2配線750、及び第3配線751を形成する。第3配線751は、コンタクトホール744を介して第2のゲート電極742と直接接する。
【0157】
次いで、第1の酸化物半導体膜と、SiOxを含む第2の酸化物半導体膜の積層をスパッタ法により成膜する。なお、第1の酸化物半導体膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層743の表面及びコンタクトホール744の底面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にRF電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、N2Oなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にCl2、CF4などを加えた雰囲気で行ってもよい。
【0158】
次いで、第4のフォトマスクを用いて選択的に、第1の酸化物半導体膜及びSiOxを含む第2の酸化物半導体膜のエッチングを行う。このエッチングにより第1のゲート電極741上に第1の酸化物半導体層748、及びSiOxを含む第2の酸化物半導体層745の積層が形成され、第2のゲート電極742上に第3の酸化物半導体層746、及びSiOxを含む第4の酸化物半導体層747の積層が形成される。
【0159】
次いで、保護層752を形成し、第5のフォトマスクを用いて保護層752を選択的にエッチングしてコンタクトホールを形成した後、第3の導電膜を形成する。最後に第6のフォトマスクを用いて第3の導電膜を選択的にエッチングして第2配線750と電気的に接続する接続配線753を形成する。ここまでの段階での断面図が図15(C)に相当する。
【0160】
保護層752としては、無機材料(酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など)を用いることができる。作製法としては、プラズマCVD法や熱CVD法などの気相成長法やスパッタリング法を用いることができる。
【0161】
次いで、200℃〜600℃、代表的には300℃〜500℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で350℃、1時間の熱処理を行う。この熱処理により第1の酸化物半導体層748、第2の酸化物半導体層745、第3の酸化物半導体層746、及び第4の酸化物半導体層747の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理(光アニールも含む)は重要である。なお、熱処理を行うタイミングは、第2の酸化物半導体層745の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
【0162】
さらに、本実施の形態のように、酸化物半導体層にガリウムを用いないことによって、材料として製造コストのかかるガリウムを含むターゲットを用いずに済む。
【0163】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0164】
例えば、本実施の形態では、第1の酸化物半導体層748、及び第3の酸化物半導体層746としてスパッタ法を用いたIn−Zn−O系の酸化物半導体を用い、第2の酸化物半導体層745及び第4の酸化物半導体層747としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる積層の例を示したが、特に限定されず、実施の形態2に示すように単層としてもよく、例えばSiOxを含むSn−Zn−O系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【0165】
(実施の形態6)
本実施の形態では、トップゲート型の薄膜トランジスタ330の一例について図16(A)及び図16(B)を用いて説明する。また、図16(B)は薄膜トランジスタの上面図の一例であり、図中P1―P2の鎖線で切断した断面図が図16(A)に相当する。
【0166】
図16(A)において、基板300上に第1配線309と第2配線310を形成する。なお、第1配線309と第2配線310は、ソース電極又はドレイン電極として機能する。
【0167】
次いで、第1配線309と第2配線310上にSiOxを含む第1の酸化物半導体層304と、第2の酸化物半導体層305を形成する。本実施の形態では、第1の酸化物半導体層304としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる。また、第2の酸化物半導体層305としてIn−Ga−Zn−O系の非単結晶膜を用いる。
【0168】
また、第1の酸化物半導体層304において、膜厚方向におけるSi元素濃度が、後に形成されるゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する酸化物半導体層を含んでいてもよい。
【0169】
次いで、第2の酸化物半導体層305、第1配線309、及び第2配線310を覆うゲート絶縁層303を形成する。
【0170】
次いで、200℃〜600℃、代表的には300℃〜500℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で350℃、1時間の熱処理を行う。この熱処理により第1の酸化物半導体層304及び第2の酸化物半導体層305の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理(光アニールも含む)は重要である。
【0171】
次いで、ゲート絶縁層303上に、第1の酸化物半導体層304が基板300と接する領域と重なる位置にゲート電極301を設ける。
【0172】
以上の工程でトップゲート構造の薄膜トランジスタ330を作製することができる。
【0173】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0174】
例えば、本実施の形態では、第1の酸化物半導体層304としてスパッタ法を用いたSiOxを含むSn−Zn−O系の酸化物半導体を用い、第2の酸化物半導体層305としてIn−Ga−Zn−O系の酸化物半導体を用いる積層の例を示したが、特に限定されず、単層としてもよく、例えばSiOxを含むSn−Zn−O系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【0175】
(実施の形態7)
本実施の形態では、トップゲート型の薄膜トランジスタ630の一例について図17(A)及び図17(B)を用いて説明する。また、図17(B)は薄膜トランジスタの上面図の一例であり、図中R1―R2の鎖線で切断した断面図が図17(A)に相当する。
【0176】
図17(A)において、基板600上にSiOxを含む第1の酸化物半導体層604と、第2の酸化物半導体層605を形成する。本実施の形態では、第1の酸化物半導体層604としてSiOxを含むSn−Zn−O系の酸化物半導体を用いる。また、第2の酸化物半導体層605としてIn−Ga−Zn−O系の非単結晶膜を用いる。
【0177】
また、第1の酸化物半導体層604において、膜厚方向におけるSi元素濃度が、後に形成されるゲート電極に近い側からゲート電極に遠い側に増加する濃度勾配を有する酸化物半導体層を含んでいてもよい。
【0178】
次いで、第2の酸化物半導体層605上にn+層606a、606bを形成する。本実施の形態では、ソース領域又はドレイン領域として機能するn+層606a、606bは、Ga−Zn−O系非単結晶膜である。また、n+層606a、606bは、窒素を含ませたGa−Zn−O系非単結晶膜、即ちGa−Zn−O−N系非単結晶膜(GZON膜とも呼ぶ)を用いてもよい。
【0179】
次いで、n+層606a、606b上に第1配線609と第2配線610を形成する。なお、第1配線609と第2配線610は、ソース電極又はドレイン電極として機能する。
【0180】
次いで、第1配線609と第2配線610上にゲート絶縁層603を形成する。
【0181】
次いで、第2の酸化物半導体層605がゲート絶縁層603と接する領域と重なる位置にゲート電極601をゲート絶縁層603上に設ける。
【0182】
次いで、200℃〜600℃、代表的には300℃〜500℃の熱処理を行うことが好ましい。ここでは炉に入れ、大気雰囲気下で350℃、1時間の熱処理を行う。この熱処理により第1の酸化物半導体層604及び第2の酸化物半導体層605の原子レベルの再配列が行われる。この熱処理によりキャリアの移動を阻害する歪が解放されるため、ここでの熱処理(光アニールも含む)は重要である。
【0183】
以上の工程でトップゲート構造の薄膜トランジスタ630を作製することができる。
【0184】
また、上述したn+層606a、606bを有する構造に限定されず、例えば、n+層を設けない構造としてもよい。
【0185】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0186】
例えば、本実施の形態では、第1の酸化物半導体層604としてスパッタ法を用いたSiOxを含むSn−Zn−O系の酸化物半導体を用い、第2の酸化物半導体層605としてIn−Ga−Zn−O系の酸化物半導体を用いる積層の例を示したが、特に限定されず、単層としてもよく、例えばSiOxを含むSn−Zn−O系の酸化物半導体を用いる薄膜トランジスタを作製することもできる。
【0187】
(実施の形態8)
本実施の形態では、半導体装置として発光表示装置の一例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、前者は有機EL素子、後者は無機EL素子と呼ばれている。
【0188】
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
【0189】
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。
【0190】
図18は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
【0191】
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層(代表的には、SiOxを含むIn−Ga−Zn−O系非単結晶膜)をチャネル形成領域に用いるnチャネル型のトランジスタを1つの画素に2つ用いる例を示す。
【0192】
画素6400は、スイッチング用トランジスタ6401、駆動用トランジスタ6402、発光素子6404及び容量素子6403を有している。スイッチング用トランジスタ6401はゲートが走査線6406に接続され、第1電極(ソース電極及びドレイン電極の一方)が信号線6405に接続され、第2電極(ソース電極及びドレイン電極の他方)が駆動用トランジスタ6402のゲートに接続されている。駆動用トランジスタ6402は、ゲートが容量素子6403を介して電源線6407に接続され、第1電極が電源線6407に接続され、第2電極が発光素子6404の第1電極(画素電極)に接続されている。発光素子6404の第2電極は共通電極6408に相当する。共通電極6408は、同一基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部とすればよい。
【0193】
なお、発光素子6404の第2電極(共通電極6408)には低電源電位が設定されている。なお、低電源電位とは、電源線6407に設定される高電源電位を基準にして低電源電位<高電源電位を満たす電位であり、低電源電位としては例えばGND、0Vなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子6404に印加して、発光素子6404に電流を流して発光素子6404を発光させるため、高電源電位と低電源電位との電位差が発光素子6404の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
【0194】
なお、容量素子6403は駆動用トランジスタ6402のゲート容量を代用して省略することも可能である。駆動用トランジスタ6402のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
【0195】
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ6402のゲートには、駆動用トランジスタ6402が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ6402は線形領域で動作させる。駆動用トランジスタ6402は線形領域で動作させるため、電源線6407の電圧よりも高い電圧を駆動用トランジスタ6402のゲートにかける。なお、信号線6405には、(電源線電圧+駆動用トランジスタ6402のVth)以上の電圧をかける。
【0196】
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図18と同じ画素構成を用いることができる。
【0197】
アナログ階調駆動を行う場合、駆動用トランジスタ6402のゲートに発光素子6404の順方向電圧+駆動用トランジスタ6402のVth以上の電圧をかける。発光素子6404の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ6402が飽和領域で動作するようなビデオ信号を入力することで、発光素子6404に電流を流すことができる。駆動用トランジスタ6402を飽和領域で動作させるため、電源線6407の電位は、駆動用トランジスタ6402のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子6404にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
【0198】
なお、図18に示す画素構成は、これに限定されない。例えば、図18に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
【0199】
次に、発光素子の構成について、図19を用いて説明する。ここでは、駆動用TFTがn型の場合を例に挙げて、画素の断面構造について説明する。図19(A)(B)(C)の半導体装置に用いられる駆動用TFTであるTFT7001、7011、7021は、実施の形態2で示す第2の薄膜トランジスタ170と同様に作製でき、SiOxを含む酸化物半導体膜を半導体層として含む薄膜トランジスタである。
【0200】
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
【0201】
上面射出構造の発光素子について図19(A)を用いて説明する。
【0202】
図19(A)に、駆動用TFTであるTFT7001がn型で、発光素子7002から発せられる光が陽極7005側に抜ける場合の、画素の断面図を示す。TFT7001は、半導体層として、酸化シリコンを含むIn−Sn−Zn−O系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、300℃乃至600℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図19(A)では、発光素子7002の陰極7003と駆動用TFTであるTFT7001が電気的に接続されており、陰極7003上に発光層7004、陽極7005が順に積層されている。陰極7003は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ca、Al、MgAg、AlLi等が望ましい。そして発光層7004は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極7003上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極7005は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(以下、ITOと示す。)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電膜を用いても良い。
【0203】
陰極7003及び陽極7005で発光層7004を挟んでいる領域が発光素子7002に相当する。図19(A)に示した画素の場合、発光素子7002から発せられる光は、矢印で示すように陽極7005側に射出する。
【0204】
次に、下面射出構造の発光素子について図19(B)を用いて説明する。駆動用TFT7011がn型で、発光素子7012から発せられる光が陰極7013側に射出する場合の、画素の断面図を示す。TFT7011は、半導体層として、酸化シリコンを含むIn−Al−Zn−O系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、300℃乃至600℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図19(B)では、駆動用TFT7011と電気的に接続された透光性を有する導電膜7017上に、発光素子7012の陰極7013が成膜されており、陰極7013上に発光層7014、陽極7015が順に積層されている。なお、陽極7015が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜7016が成膜されていてもよい。陰極7013は、図19(A)の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度(好ましくは、5nm〜30nm程度)とする。例えば20nmの膜厚を有するアルミニウム膜を、陰極7013として用いることができる。そして発光層7014は、図19(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極7015は光を透過する必要はないが、図19(A)と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜7016は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
【0205】
陰極7013及び陽極7015で、発光層7014を挟んでいる領域が発光素子7012に相当する。図19(B)に示した画素の場合、発光素子7012から発せられる光は、矢印で示すように陰極7013側に射出する。
【0206】
次に、両面射出構造の発光素子について、図19(C)を用いて説明する。図19(C)では、駆動用TFT7021と電気的に接続された透光性を有する導電膜7027上に、発光素子7022の陰極7023が成膜されており、陰極7023上に発光層7024、陽極7025が順に積層されている。TFT7021は、半導体層として、酸化シリコンを含むSn−Al−Zn−O系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、300℃乃至600℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。陰極7023は、図19(A)の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば20nmの膜厚を有するAlを、陰極7023として用いることができる。そして発光層7024は、図19(A)と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極7025は、図19(A)と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
【0207】
陰極7023と、発光層7024と、陽極7025とが重なっている部分が発光素子7022に相当する。図19(C)に示した画素の場合、発光素子7022から発せられる光は、矢印で示すように陽極7025側と陰極7023側の両方に射出する。
【0208】
なお、ここでは、発光素子として有機EL素子について述べたが、発光素子として無機EL素子を設けることも可能である。
【0209】
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ(駆動用TFT)と発光素子が電気的に接続されている例を示したが、駆動用TFTと発光素子との間に電流制御用TFTが接続されている構成であってもよい。
【0210】
以上の工程により、半導体装置として信頼性の高い発光表示装置(表示パネル)を作製することができる。
【0211】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0212】
(実施の形態9)
本実施の形態では、半導体装置として電子ペーパーの一例を示す。
【0213】
図20(A)は、アクティブマトリクス型の電子ペーパーを示す断面図である。半導体装置に用いられる表示部に配置される薄膜トランジスタ581としては、実施の形態2で示す薄膜トランジスタ170と同様に作製でき、酸化物半導体膜を半導体層として含む電気特性の高い薄膜トランジスタである。本実施の形態では、酸化シリコンを含むZn−O系の酸化物半導体を半導体層として含む電気特性の高い薄膜トランジスタを用いる。
【0214】
図20(A)の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
【0215】
基板580と基板596との間に封止される薄膜トランジスタ581はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第1の電極層587と、絶縁層583、584、585に形成する開口で接しており電気的に接続している。第1の電極層587と第2の電極層588との間には黒色領域590a及び白色領域590bを有し、周りに液体で満たされているキャビティ594を含む球形粒子589が設けられており、球形粒子589の周囲は樹脂等の充填材595で充填されている(図20(A)参照。)。
【0216】
本実施の形態においては、第1の電極層587が画素電極に相当し、第2の電極層588が共通電極に相当する。第2の電極層588は、薄膜トランジスタ581と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部において、一対の基板間に配置される導電性粒子を介して第2の電極層588と共通電位線とを電気的に接続することができる。
【0217】
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径10μm〜200μm程度のマイクロカプセルを用いる。第1の電極層と第2の電極層との間に設けられるマイクロカプセルは、第1の電極層と第2の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置(単に表示装置、又は表示装置を具備する半導体装置ともいう)を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
【0218】
実施の形態2に示す工程により薄膜トランジスタを作製することで、半導体装置として製造コストが低減された電子ペーパーを作製することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍(電子ブック)、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図20(B)に示す。
【0219】
図20(B)は、電子書籍2700の一例を示している。例えば、電子書籍2700は、筐体2701および筐体2703の2つの筐体で構成されている。筐体2701および筐体2703は、軸部2711により一体とされており、該軸部2711を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
【0220】
筐体2701には表示部2705が組み込まれ、筐体2703には表示部2707が組み込まれている。表示部2705および表示部2707は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部(図20(B)では表示部2705)に文章を表示し、左側の表示部(図20(B)では表示部2707)に画像を表示することができる。
【0221】
また、図20(B)では、筐体2701に操作部などを備えた例を示している。例えば、筐体2701において、電源2721、操作キー2723、スピーカ2725などを備えている。操作キー2723により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子、またはACアダプタおよびUSBケーブルなどの各種ケーブルと接続可能な端子など)、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍2700は、電子辞書としての機能を持たせた構成としてもよい。
【0222】
また、電子書籍2700は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【0223】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0224】
(実施の形態10)
酸化物半導体層を用いた薄膜トランジスタを含む半導体装置は、さまざまな電子機器(遊技機も含む)に適用することができる。電子機器としては、例えば、テレビジョン装置(テレビ、またはテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
【0225】
図21(A)は、テレビジョン装置9601の一例を示している。テレビジョン装置9601は、筐体に表示部9603が組み込まれている。表示部9603により、映像を表示することが可能である。また、ここでは、壁9600に固定して筐体の裏側を支持した構成を示している。
【0226】
テレビジョン装置9601の操作は、筐体が備える操作スイッチや、別体のリモコン操作機9610により行うことができる。リモコン操作機9610が備える操作キー9609により、チャンネルや音量の操作を行うことができ、表示部9603に表示される映像を操作することができる。また、リモコン操作機9610に、当該リモコン操作機9610から出力する情報を表示する表示部9607を設ける構成としてもよい。
【0227】
なお、テレビジョン装置9601は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
【0228】
図21(B)は携帯型遊技機であり、筐体9881と筐体9891の2つの筐体で構成されており、連結部9893により、開閉可能に連結されている。筐体9881には表示部9882が組み込まれ、筐体9891には表示部9883が組み込まれている。また、図21(B)に示す携帯型遊技機は、その他、スピーカ部9884、記録媒体挿入部9886、LEDランプ9890、入力手段(操作キー9885、接続端子9887、センサ9888(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9889)等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図21(B)に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図21(B)に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
【0229】
図22(A)は、携帯電話機1000の一例を示している。携帯電話機1000は、筐体1001に組み込まれた表示部1002の他、操作ボタン1003、外部接続ポート1004、スピーカ1005、マイク1006などを備えている。
【0230】
図22(A)に示す携帯電話機1000は、表示部1002を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部1002を指などで触れることにより行うことができる。
【0231】
表示部1002の画面は主として3つのモードがある。第1は、画像の表示を主とする表示モードであり、第2は、文字等の情報の入力を主とする入力モードである。第3は表示モードと入力モードの2つのモードが混合した表示+入力モードである。
【0232】
例えば、電話を掛ける、或いはメールを作成する場合は、表示部1002を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部1002の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
【0233】
また、携帯電話機1000内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機1000の向き(縦か横か)を判断して、表示部1002の画面表示を自動的に切り替えるようにすることができる。
【0234】
また、画面モードの切り替えは、表示部1002を触れること、又は筐体1001の操作ボタン1003の操作により行われる。また、表示部1002に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
【0235】
また、入力モードにおいて、表示部1002の光センサで検出される信号を検知し、表示部1002のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
【0236】
表示部1002は、イメージセンサとして機能させることもできる。例えば、表示部1002に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
【0237】
図22(B)も携帯電話機の一例である。図22(B)の携帯電話機は、筐体9411に、表示部9412、及び操作ボタン9413を含む表示装置9410と、筐体9401に操作ボタン9402、外部入力端子9403、マイク9404、スピーカ9405、及び着信時に発光する発光部9406を含む通信装置9400とを有しており、表示機能を有する表示装置9410は電話機能を有する通信装置9400と矢印の2方向に脱着可能である。よって、表示装置9410と通信装置9400の短軸同士を取り付けることも、表示装置9410と通信装置9400の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置9400より表示装置9410を取り外し、表示装置9410を単独で用いることもできる。通信装置9400と表示装置9410とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
【0238】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【0239】
100:基板
101:ゲート電極層
102:ゲート絶縁層
103:SiOxを含む酸化物半導体層103
105a、105b:ソース電極層又はドレイン電極層
106:保護絶縁層
190:薄膜トランジスタ
193:第1の酸化物半導体層
【特許請求の範囲】
【請求項1】
絶縁表面上にゲート電極と、
少なくとも亜鉛及びSiOxを含む酸化物半導体層と、
前記ゲート電極と前記酸化物半導体層の間に絶縁層とを有し、
前記酸化物半導体層の膜厚方向におけるSi元素濃度は、前記ゲート電極に近い側から前記ゲート電極に遠い側に増加する濃度勾配を有する半導体装置。
【請求項2】
請求項1において、前記酸化物半導体層の膜厚方向におけるSi元素濃度は段階的に変化することを特徴とする半導体装置。
【請求項3】
請求項1または請求項2において、前記酸化物半導体層の膜厚方向におけるSi元素濃度は連続的に変化することを特徴とする半導体装置。
【請求項4】
請求項1乃至3のいずれか一において、前記酸化物半導体層はインジウムを含むことを特徴とする半導体装置。
【請求項5】
請求項1乃至4のいずれか一において、前記酸化物半導体層はガリウムを含むことを特徴とする半導体装置。
【請求項6】
請求項1乃至5のいずれか一において、前記酸化物半導体層は、単層であることを特徴とする半導体装置。
【請求項7】
請求項1乃至5のいずれか一において、前記酸化物半導体層は、積層であることを特徴とする半導体装置。
【請求項8】
請求項1乃至7のいずれか一において、前記酸化物半導体層は、SiO2を0.1重量%以上10重量%以下含む酸化物半導体ターゲットを用いたスパッタ法で形成されることを特徴とする半導体装置。
【請求項9】
絶縁表面上にゲート電極を形成し、
前記ゲート電極上に絶縁層を形成し、
前記絶縁層上に第1の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、SiO2を0.1重量%以上10重量%以下含む第2の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるSi元素濃度が前記ゲート電極に近い側から前記ゲート電極に遠い側に増加する酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項10】
絶縁表面上にSiO2を0.1重量%以上10重量%以下含む第1の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、第2の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるSi元素が濃度勾配を有する酸化物半導体層を形成し、
前記酸化物半導体層を覆う絶縁層を形成し、
前記絶縁層上にゲート電極を形成し、
前記酸化物半導体層は、膜厚方向におけるSi元素が前記ゲート電極に近い側から前記ゲート電極に遠い側に増加することを特徴とする半導体装置の作製方法。
【請求項1】
絶縁表面上にゲート電極と、
少なくとも亜鉛及びSiOxを含む酸化物半導体層と、
前記ゲート電極と前記酸化物半導体層の間に絶縁層とを有し、
前記酸化物半導体層の膜厚方向におけるSi元素濃度は、前記ゲート電極に近い側から前記ゲート電極に遠い側に増加する濃度勾配を有する半導体装置。
【請求項2】
請求項1において、前記酸化物半導体層の膜厚方向におけるSi元素濃度は段階的に変化することを特徴とする半導体装置。
【請求項3】
請求項1または請求項2において、前記酸化物半導体層の膜厚方向におけるSi元素濃度は連続的に変化することを特徴とする半導体装置。
【請求項4】
請求項1乃至3のいずれか一において、前記酸化物半導体層はインジウムを含むことを特徴とする半導体装置。
【請求項5】
請求項1乃至4のいずれか一において、前記酸化物半導体層はガリウムを含むことを特徴とする半導体装置。
【請求項6】
請求項1乃至5のいずれか一において、前記酸化物半導体層は、単層であることを特徴とする半導体装置。
【請求項7】
請求項1乃至5のいずれか一において、前記酸化物半導体層は、積層であることを特徴とする半導体装置。
【請求項8】
請求項1乃至7のいずれか一において、前記酸化物半導体層は、SiO2を0.1重量%以上10重量%以下含む酸化物半導体ターゲットを用いたスパッタ法で形成されることを特徴とする半導体装置。
【請求項9】
絶縁表面上にゲート電極を形成し、
前記ゲート電極上に絶縁層を形成し、
前記絶縁層上に第1の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、SiO2を0.1重量%以上10重量%以下含む第2の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるSi元素濃度が前記ゲート電極に近い側から前記ゲート電極に遠い側に増加する酸化物半導体層を形成することを特徴とする半導体装置の作製方法。
【請求項10】
絶縁表面上にSiO2を0.1重量%以上10重量%以下含む第1の酸化物半導体ターゲットを用いたスパッタ法で成膜した後、第2の酸化物半導体ターゲットを用いたスパッタ法で成膜し、膜厚方向におけるSi元素が濃度勾配を有する酸化物半導体層を形成し、
前記酸化物半導体層を覆う絶縁層を形成し、
前記絶縁層上にゲート電極を形成し、
前記酸化物半導体層は、膜厚方向におけるSi元素が前記ゲート電極に近い側から前記ゲート電極に遠い側に増加することを特徴とする半導体装置の作製方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図7】
【図8】
【図9】
【図10】
【図2】
【図3】
【図4】
【図5】
【図6】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2010−186994(P2010−186994A)
【公開日】平成22年8月26日(2010.8.26)
【国際特許分類】
【出願番号】特願2010−4758(P2010−4758)
【出願日】平成22年1月13日(2010.1.13)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
【公開日】平成22年8月26日(2010.8.26)
【国際特許分類】
【出願日】平成22年1月13日(2010.1.13)
【出願人】(000153878)株式会社半導体エネルギー研究所 (5,264)
【Fターム(参考)】
[ Back to top ]