説明

Fターム[5F110HK32]の内容

薄膜トランジスタ (412,022) | ソース、ドレイン−低抵抗層 (42,553) | 低抵抗層の製法 (10,751) | 堆積 (8,750)

Fターム[5F110HK32]の下位に属するFターム

スパッタ (3,242)
CVD (2,011)

Fターム[5F110HK32]に分類される特許

101 - 120 / 3,497


【課題】転写歩留まりを向上することが可能な電子デバイスの製造方法を提供することを目的とする。
【解決手段】薄膜トランジスタ(TFT)19の製造方法において、スタンプ5の半導体膜8および絶縁膜9が形成される側の面とは反対側の面5aにガスバリア層7が形成されている。そのため、ガスバリア層7側からスタンプ5を空気で加圧する際に、スタンプ5の半導体膜8および絶縁膜9が形成される側の面とは反対側の面5aから、半導体膜8および絶縁膜9が形成される面に、加圧した空気が抜けにくくなる。これにより、スタンプ5を基板1に押し付けることを持続することができるので、スタンプ5に形成された半導体膜8および絶縁膜9と基板1との密着性を増すことができる。したがって、基板1に転写されない半導体膜8および絶縁膜9が減少し、薄膜転写の歩留まりを向上させることができる。 (もっと読む)


【課題】消費電力が抑制された表示装置を提供する。
【解決手段】第1のトランジスタ、第2のトランジスタ、及び一対の電極を有する発光素
子を含む画素が複数設けられた画素部を有し、前記第1のトランジスタは、ゲートが走査
線に電気的に接続され、ソースまたはドレインの一方が信号線に電気的に接続され、ソー
スまたはドレインの他方が前記第2のトランジスタのゲートに電気的に接続され、前記第
2のトランジスタは、ソースまたはドレインの一方が電源線に電気的に接続され、ソース
またはドレインの他方が前記一対の電極の一方に電気的に接続され、前記第1のトランジ
スタは、水素濃度が5×1019/cm以下である酸化物半導体層を有する。そして、
前記表示装置が静止画像を表示する期間の間に、前記画素部に含まれる全ての走査線に供
給される信号の出力が停止される期間を有する。 (もっと読む)


【課題】新規な不揮発性のラッチ回路及びそれを用いた半導体装置を提供する。
【解決手段】第1の素子の出力は第2の素子の入力に電気的に接続され、第2の素子の出
力は第2のトランジスタを介して第1の素子の入力に電気的に接続されるループ構造を有
するラッチ回路であって、チャネル形成領域を構成する半導体材料として酸化物半導体を
用いたトランジスタをスイッチング素子として用い、またこのトランジスタのソース電極
又はドレイン電極に電気的に接続された容量を有することで、ラッチ回路のデータを保持
することができる。これにより不揮発性のラッチ回路を構成することができる。 (もっと読む)


【課題】低いコンタクト抵抗、高い移動度を達成し得る半導体装置を提供する。
【解決手段】ゲート電極13、ゲート絶縁層14、有機半導体材料層から構成されたチャネル形成領域16、及び、金属から成るソース/ドレイン電極15を有する電界効果型トランジスタから成る半導体装置において、チャネル形成領域16を構成する有機半導体材料層と接するソース/ドレイン電極15の部分は、電極被覆材料21で被覆されており、電極被覆材料21は、金属イオンと結合し得る官能基、及び、金属から成るソース/ドレイン電極15と結合する官能基を有する有機分子から成る。 (もっと読む)


【課題】前駆体膜を変換して得られた半導体膜の導電率の向上。その有機膜を電極と有機半導体の間に配置することで、電極と半導体層の接触抵抗を低減すること。その結果として、接触抵抗が改善された高性能の電気特性を得ることが可能な電子デバイス用インク組成物ならびにそれを用いた電子デバイス、電界効果トランジスタ、およびその製造方法を提供すること。
【解決手段】電子デバイス用インク組成物であって、少なくともπ電子共役系化合物前駆体と、前記π電子共役系化合物のドーパントと、前記π電子共役系化合物前駆体とドーパントを溶解させる溶媒を含有することを特徴とするインク組成物。 (もっと読む)


【課題】比較的大きい溶解度を有する縮合多環芳香族化合物の前駆体に用い得る化合物と合成法の提供。
【解決手段】下記式(II)で表される縮合多環芳香族化合物:
(もっと読む)


【課題】高電子移動度トランジスタにおいて、ゲート部のドレイン側端部における電界集中を緩和する。
【解決手段】高電子移動度トランジスタ10は、導電体部23と第1抵抗部R1と第2抵抗部R2を備えている。導電体部23は、ドレイン電極21とゲート部26の間に設けられている。第1抵抗部R1は、一端がドレイン電極21に電気的に接続されており、他端が導電体部23に電気的に接続されている。第2抵抗部R2は、一端がソース電極28に電気的に接続されており、他端が導電体部23に電気的に接続されている。 (もっと読む)


【課題】半導体装置の開口率を向上することを課題の一とする。
【解決手段】同一基板上に駆動回路部と、表示部(画素部ともいう)とを有し、当該駆動回路部は、ソース電極及びドレイン電極が金属によって構成され且つチャネル層が酸化物半導体によって構成された駆動回路用チャネルエッチ型薄膜トランジスタと、金属によって構成された駆動回路用配線とを有し、当該表示部は、ソース電極層及びドレイン電極層が酸化物導電体によって構成され且つ半導体層が酸化物半導体によって構成された画素用ボトムコンタクト型薄膜トランジスタと、酸化物導電体によって構成された表示部用配線とを有する半導体装置である。多階調マスクを用いたフォトリソグラフィ工程を用いることで、作製工程を簡略化できる。 (もっと読む)


【課題】同一基板上に複数種の回路を形成し、複数種の回路の特性にそれぞれ合わせた複
数種の薄膜トランジスタを備えたアクティブマトリクス型液晶表示装置を提供することを
課題の一とする。
【解決手段】画素用薄膜トランジスタとしてソース電極層及びドレイン電極層上に重なる
酸化物半導体層を有する逆コプラナ型を用い、駆動回路用薄膜トランジスタとして、チャ
ネル保護型を用い、かつ、画素用薄膜トランジスタの主要な部分を透光性材料で構成する
ことにより、開口率を上げる。 (もっと読む)


【課題】一定時間電力が供給されない状況でも記憶内容の保持が可能な半導体装置を提供すること。さらに、半導体装置の高集積化を図り、単位面積あたりの記憶容量を増加させること。
【解決手段】トランジスタのオフ電流を十分に小さくすることができる材料として、ワイドバンドギャップ半導体である酸化物半導体材料を用いて半導体装置を構成する。トランジスタのオフ電流を十分に小さくすることができる半導体材料を用いることで、長期間にわたって情報を保持することが可能である。また、トランジスタの下に設けた配線層と、酸化物半導体膜の高抵抗領域と、ソース電極とを用いて容量素子を形成することで、トランジスタと容量素子の占有面積の低減を図る。 (もっと読む)


【課題】不揮発性を有し、書き込み回数に制限のない新たな構造の半導体装置を提供する。
【解決手段】複数の記憶素子が直列に接続され、複数の記憶素子の一は、第1〜第3のゲート電極、第1〜第3のソース電極、および第1〜第3のドレイン電極を有する第1〜第3のトランジスタを有し、第2のトランジスタは酸化物半導体層を含んで構成され、第1のゲート電極と、第2のソース電極または第2のドレイン電極の一方とは、電気的に接続され、第1の配線と、第1のソース電極と、第3のソース電極とは、電気的に接続され、第2の配線と、第1のドレイン電極と、第3のドレイン電極とは、電気的に接続され、第3の配線と、第2のソース電極または第2のドレイン電極の他方とは、電気的に接続され、第4の配線と、第2のゲート電極とは、電気的に接続され、第5の配線と、第3のゲート電極とは電気的に接続された半導体装置。 (もっと読む)


【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かす、適切な構成を備えた保護回路等を提供する。
【解決手段】ゲート電極101を被覆するゲート絶縁層102と、ゲート絶縁層102上においてゲート電極101と重畳する第1酸化物半導体層103と、第1酸化物半導体層103上においてゲート電極と端部が重畳し、導電層105aと第2酸化物半導体層104aが積層された一対の第1配線層38及び第2配線層39とを有する非線形素子170aを用いて保護回路を構成する。ゲート絶縁層102上において物性の異なる酸化物半導体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可能となり、接合リークが低減し、非線形素子170aの特性を向上させることができる。 (もっと読む)


【課題】高速動作が可能であり、且つ消費電力の低減が可能な半導体装置を提供する。
【解決手段】酸化物半導体を有するトランジスタを備える半導体装置において、ゲート電圧が負のときの電流が小さいトランジスタの酸化物半導体膜と、電界効果移動度が高くオン電流が大きいトランジスタの酸化物半導体膜において、酸素濃度が異なる。代表的には、ゲート電圧が負のときの電流が小さいトランジスタの酸化物半導体膜と比較して、電界効果移動度が高くオン電流が大きいトランジスタの酸化物半導体膜の酸素濃度が低い。 (もっと読む)


【課題】性能および製造安定性を向上させることが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタは、第1の面および第2の面を有する有機半導体部と、第1の面に隣接されたソース電極部と、第2の面に隣接されたドレイン電極部とを備える。ソース電極部およびドレイン電極部のうちの少なくとも一方は、有機半導体部よりも高導電性の有機半導体材料を含む高導電性電極部である。 (もっと読む)


【課題】小面積、低電力動作、高速動作を並立する論理ゲートを含む半導体装置の構成を提供する。
【解決手段】本発明に係る半導体装置は、基板上にゲート絶縁膜を介してゲート電極と半導体層が配置され、半導体層に接続してソース電極とドレイン電極とが配置される薄膜トランジスタを2つ以上含む論理ゲートで構成される。少なくとも第一の薄膜トランジスタは、そのゲート電極が電気的に浮遊状態にあり、かつ、その半導体層は基板面に対して垂直方向について、ゲート電極とソース電極により挟まれる第1の重なり領域とゲート電極とドレイン電極により挟まれる第2の重なり領域を有する。また、少なくとも第二の薄膜トランジスタは、そのゲート電極が入力端子に接続され、かつ、そのチャネル層は基板面に対して垂直方向について、ゲート電極とソース電極により挟まれる第1の重なり領域とゲート電極とドレイン電極により挟まれる第2の重なり領域を有する。 (もっと読む)


【課題】カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現する。
【解決手段】電子装置は、単層のグラフェン膜1と、グラフェン膜1上の両端に設けられた一対の電極2,3とを有しており、グラフェン膜1では、電極2,3間の領域において、中央部位のBC間が複数のアンチドット10が形成されてなる第1の領域1aとされており、第1の領域1aの両側におけるAB間及びCD間がアンチドットの形成されていない第2の領域1bとされている。 (もっと読む)


【課題】絶縁層上の有機半導体層をレーザ光を用いてパターニングしたときであっても、有機半導体層に損傷が生じ難い半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、(A)基体10上にゲート電極12を形成した後、(B)基体10及びゲート電極12上にゲート絶縁層13を形成し、次いで、(C)基体10に到達する分離溝16をゲート絶縁層13に形成した後、(D)ゲート絶縁層13上及び分離溝16の底部に露出した基体10上に有機半導体層14を形成し、次に、(E)少なくとも分離溝16の底部に露出した基体10上に形成された有機半導体層14の部分にレーザ光を照射して分離溝16の底部の少なくとも一部を露出させる一方、有機半導体層14の上に一対のソース/ドレイン電極15を形成する各工程から成る。 (もっと読む)


【課題】高品質な半導体薄膜を製造する薄膜製造方法を提供する。
【解決手段】薄膜製造方法は、a−Si膜等の半導体薄膜を第1の基板上に堆積する工程S1と、第1の基板をエッチングして第1の基板と半導体薄膜との間に中空部を形成する工程S2と、半導体薄膜に第2の基板を接触させる工程S3と、半導体薄膜に第2の基板を押し付け、または半導体薄膜が溶融する強度を有するレーザ光を半導体薄膜に照射する工程S4と、第1の基板を半導体薄膜から引き離す工程S5とを備える。 (もっと読む)


【課題】酸化物半導体層を用いて作製された抵抗素子及び薄膜トランジスタを利用した論理回路、並びに該論理回路を利用した半導体装置を提供する。
【解決手段】抵抗素子354に適用される酸化物半導体層905上にシラン(SiH)及びアンモニア(NH)などの水素化合物を含むガスを用いたプラズマCVD法によって形成された窒化シリコン層910が直接接するように設けられ、且つ薄膜トランジスタ355に適用される酸化物半導体層906には、バリア層として機能する酸化シリコン層909を介して、窒化シリコン層910が設けられる。そのため、酸化物半導体層905には、酸化物半導体層906よりも高濃度に水素が導入される。結果として、抵抗素子354に適用される酸化物半導体層905の抵抗値が、薄膜トランジスタ355に適用される酸化物半導体層906の抵抗値よりも低くなる。 (もっと読む)


【課題】容易に成膜でき、かつ低温焼成で半導体デバイスに好適な半導体薄膜が得られる分散液を提供する。
【解決手段】酸化物粒子、金属塩及び分散媒を含む分散液。 (もっと読む)


101 - 120 / 3,497