【課題】更に多機能化した非単結晶トランジスタ集積回路を提供する。
【解決手段】非単結晶トランジスタ集積回路は、第１の高分子フィルム１１と、高分子フィルム１１に設けられた共通電極１２と、共通電極１２に設けられた誘電体１３と、誘電体１３に設けられた第２の高分子フィルム１４と、第２の高分子フィルム１４に設けられ、圧力が加えられた際に、誘電体１３の厚さの変化量を容量の変化として読み出す圧力センサ１５と、第２の高分子フィルム１４に設けられ、圧力センサ１５を読み出すための非単結晶トランジスタ１６とを具えることを特徴とする。 （もっと読む）

【課題】裏面に対する各種プロセスを必要としない簡素な構造の半導体装置を提供する。
【解決手段】活性層２に対して埋込絶縁膜４との境界部分にｎ⁺型埋込領域６が形成されているＳＯＩ基板５を用いて、素子領域８と配線引出部９との間にトレンチ分離部１１を配置し、トレンチ分離部１１をｎ^-型ドリフト層７と同じもしくはそれより深く、かつ、埋込絶縁膜４から離間するように形成する。このような構成とすれば、ＳＯＩ基板５に対して予め形成しておけるｎ⁺型埋込領域６を介して行うことができる。このため、高耐圧ＭＯＳＦＥＴ１の素子領域８と配線引出部９との電気的な接続を裏面電極などを備える必要がなく、裏面に対する各種プロセスを必要としない簡素な構造の半導体装置により、層間絶縁膜１８に大きな電位差が掛かることを抑制できる。また、電位分布が不均一になることを防止でき、高耐圧ＭＯＳＦＥＴ１の耐圧低下を抑制することも可能となる。 （もっと読む）

【課題】不良を抑制しつつ微細化を達成する半導体装置の作製方法を提供することを目的の一とする。
【解決手段】絶縁表面上に、酸化物半導体層と、酸化物半導体層と接するソース電極およびドレイン電極と、を形成し、ソース電極上およびドレイン電極上にそれぞれ絶縁層を形成し、酸化物半導体層、ソース電極、ドレイン電極および絶縁層上にゲート絶縁層を形成し、ゲート絶縁層上に導電層を形成し、導電層を覆うように絶縁膜を形成し、導電層におけるソース電極またはドレイン電極と重畳する領域の少なくとも一部が露出するように絶縁膜を加工し、導電層の露出した領域をエッチングして、ソース電極とドレイン電極に挟まれた領域の少なくとも一部と重畳するゲート電極を自己整合的に形成する半導体装置の作製方法である。 （もっと読む）

【課題】ＣＭＩＳデバイスにおいて、ｐチャネル型電界効果トランジスタの動作特性を劣化させることなく、ひずみシリコン技術を用いたｎチャネル型電界トランジスタの動作特性を向上させる。
【解決手段】所望する濃度プロファイルおよび抵抗を有するｎＭＩＳのソース／ドレイン（ｎ型拡張領域８およびｎ型拡散領域１３）およびｐＭＩＳのソース／ドレイン（ｐ型拡張領域７およびｐ型拡散領域１１）を形成した後、所望するひずみ量を有するＳｉ：Ｃ層１６をｎ型拡散領域１３に形成することにより、ｎＭＩＳのソース／ドレインにおいて最適な寄生抵抗と最適なＳｉ：Ｃ層１６のひずみ量とを得る。また、Ｓｉ：Ｃ層１６を形成する際の熱処理を１ｍ秒以下の短時間で行うことにより、すでに形成されているｐ型拡張領域７およびｐ型拡散領域１１のｐ型不純物の濃度プロファイルの変化を抑える。 （もっと読む）

【課題】基板やゲート絶縁膜の露出表面と、ソース電極およびドレイン電極の露出表面とに、良好で均一な膜質の半導体薄膜を設けることが可能な薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ１ａは、有機材料または酸化物材料またはシリコン系材料からなるゲート絶縁膜（絶縁層）１５上に、導電性酸化物材料からなる酸化物材料層１７-aとこの上部の金属材料層１７-bとからなるソース電極およびドレイン電極が設けられたものである。そしてゲート絶縁膜（絶縁層）１５とソース電極１７ｓおよびドレイン電極１７ｄとにおける酸化物材料層１７-aとの露出面が、自己組織化膜１９で覆われており、この自己組織化膜１９で覆われた上部のソース電極１７ｓ−ドレイン電極１７ｄ間にわたって半導体薄膜２１が設けられている。 （もっと読む）

【課題】さらなる耐圧特性の向上が図られる半導体装置を提供する。
【解決手段】半導体基板１の主表面上に、相対的に厚みの薄い部分３ａと厚い部分３ｂとを含む誘電体部３を介在させてＮ^-半導体層２が形成されている。Ｎ^-半導体層２の所定の領域では、Ｎ型不純物領域５とＰ型不純物領域４が形成されている。Ｎ型不純物領域５とＮ^-半導体層２とによって挟まれたＰ型不純物領域４の部分の表面上にゲート電極９が形成されている。Ｐ型不純物領域４から距離を隔てられたＮ^-半導体層２の所定の領域では、Ｐ型不純物領域６が形成されている。Ｎ^-半導体層２の表面から誘電体部３に達するように、空乏層阻止部として、Ｎ^-半導体層２の不純物濃度よりも高い不純物濃度を有するＮ型不純物領域１３が形成されている。 （もっと読む）

【課題】特性が良好なトランジスタを提供する。
【解決手段】例えば、ボトムゲート・ボトムコンタクト構造のトランジスタを作製するに際して、ソースとドレインを構成する導電層を３層の積層構造とし、２段階のエッチングを行う。すなわち、第１のエッチング工程には、少なくとも第２の膜及び第３の膜に対するエッチングレートが高いエッチング方法を採用し、第１のエッチング工程は少なくとも第１の膜を露出するまで行う。第２のエッチング工程には、第１の膜に対するエッチングレートが第１のエッチング工程よりも高く、「第１の膜の下に接して設けられている層」に対するエッチングレートが第１のエッチング工程よりも低いエッチング方法を採用する。第２のエッチング工程後にレジストマスクをレジスト剥離液により剥離するに際し、第２の膜の側壁が少し削られる。 （もっと読む）

【課題】トップコンタクト構造において、有機半導体層の膜質を確保しつつチャネル領域に対するコンタクト抵抗（注入抵抗）の低減を図る。
【解決手段】有機半導体層１７は、ゲート電極１３を幅方向に覆う状態で配置されており、ゲート電極１３の幅方向の中央部に配置された厚膜部１７−１と、この厚膜部１７−１よりも薄い膜厚を有してゲート電極１３の幅方向の両端に配置された薄膜部１７−２とを有する。またソース電極１９ｓおよびドレイン電極１９ｄは、有機半導体層１７の薄膜部１７−２上に端部が積層される。有機半導体層１７は、厚膜部１７−１が前記ゲート電極１３の幅の範囲内に設けられる一方、薄膜部１７−２は、厚膜部１７−１からゲート電極１３の幅方向の外側に延設される。 （もっと読む）

【課題】ＳＯＩ構造の単結晶半導体層（ＳｉＧｅ層／歪みＳｉ層／ＳｉＧｅ層）上のＭＩＳＦＥＴの提供
【解決手段】半導体基板１に選択的に設けられた第１のトレンチの下部側面及び底面に絶縁膜３が設けられ、側面絶縁膜３間の底面絶縁膜３上に空孔４が設けられ、空孔４及び側面絶縁膜３上には単結晶半導体層が設けられ、半導体層は絶縁膜２が埋め込まれた第２のトレンチにより、島状に絶縁分離され、歪みＳｉ層６直上にはゲート酸化膜１１を介してゲート電極１２が設けられ、半導体層には、ゲート電極１２に自己整合してｎ型ソースドレイン領域（８、９）が、ゲート電極１２の側壁のサイドウォール１３に自己整合して、ｎ^＋型ソースドレイン領域（７、１０）がそれぞれ設けられ、ゲート電極１２（配線図示せず）及びｎ^＋型ソースドレイン領域にはバリアメタル１６を有する導電プラグ１７を介してバリアメタル１９を有する配線２０が接続されているＭＩＳＦＥＴ。 （もっと読む）

【課題】素子面積の増大を抑制しつつ、信頼性に優れた構造を有する半導体装置およびその製造方法を提供する。
【解決手段】半導体装置１００は、化合物半導体基板１２と、化合物半導体基板１２に埋め込まれた埋込電極と、を備え、化合物半導体基板１２の主面に溝２２、２４が設けられており、少なくとも溝２２、２４の側壁上に設けられた第一の金属膜１０ａ、１０ｂと、少なくとも溝２２、２４の底面上に設けられており、第一の金属膜１０ａ、１０ｂと異種材料で構成される第二の金属膜９ａ、９ｂと、を含む積層体により溝２２、２４を埋め込むことで、上記埋込電極が構成されており、第一の金属膜１０ａ、１０ｂのフェルミエネルギーは化合物半導体基板１２の真性フェルミエネルギーと異なり、第二の金属膜９ａ、９ｂのフェルミエネルギーは化合物半導体基板１２の真性フェルミエネルギーと異なる。 （もっと読む）

【課題】電気特性が良好な半導体装置を、生産性高く作製する。
【解決手段】第１の条件により、高い結晶性の混相粒を低い粒密度で有する種結晶を形成した後、第２の条件により混相粒を成長させて混相粒の隙間を埋めるように、種結晶上に微結晶半導体膜を積層形成する。第１の条件は、シリコンまたはゲルマニウムを含む堆積性気体の流量に対する水素の流量を５０倍以上１０００倍以下にして堆積性気体を希釈し、且つ処理室内の圧力を６７Ｐａ以上１３３３Ｐａ以下とする条件である。第２の条件は、シリコンまたはゲルマニウムを含む堆積性気体と、水素との流量比を周期的に増減させながら処理室に供給し、且つ処理室内の圧力を１３３３Ｐａ以上１３３３２Ｐａ以下とする条件である。 （もっと読む）

【課題】オフ電流を抑制するとともにオン電流を確保することができる薄膜トランジスタを提供する。
【解決手段】基板１０と、基板の上方に形成されたゲート電極１１及びゲート絶縁膜１２と、ゲート絶縁膜を介して配置されたチャネル層１３と、チャネル層に接続されたバッファ層１４と、バッファ層に接続され、不純物が添加された第１コンタクト層１５ａ（１５ｂ）と、第１コンタクト層に接続され、第１コンタクト層よりも不純物濃度が高い第２コンタクト層１６ａ（１６ｂ）と、第２コンタクト層に接続されたソース電極１７Ｓ及びドレイン電極１７Ｄとを備える。ソース電極とドレイン電極との間におけるキャリアの移動経路は、チャネル層、バッファ層、第１コンタクト層及び第２コンタクト層を経由してキャリアが移動する第１経路と、チャネル層及び第２コンタクト層を経由してキャリアが移動する第２経路とを含む。 （もっと読む）

【課題】リフレッシュ動作を不要とする酸化物半導体を利用した光センサ、当該光センサを搭載した半導体装置、及び光センサを利用した光の測定方法を提供することを目的の一とする。
【解決手段】酸化物半導体を用いて形成されたチャネルを含むトランジスタに、ゲート電圧をパルス状に印加することにより、一定のゲート電流が得られることを見出し、これを光センサに応用した。当該光センサはリフレッシュ動作を要さないため、少ない消費電力で、高速かつ簡易な測定手順にて光の照度を測定できる。比較的高い移動度と低いＳ値、低いオフ電流を有する酸化物半導体を利用したトランジスタにより光センサを形成できるため、少ない工程で多機能を有する半導体装置を得ることが出来る。 （もっと読む）

【課題】従来よりも電気的信頼性を向上できる半導体基板、ナノワイヤトランジスタ及びその製造方法を提案する。
【解決手段】シリコン層５と埋め込み酸化膜３との間にシリコン窒化膜４を形成することにより、熱酸化の際に、耐酸化性膜によりシリコン基板表面６にまで酸素が到達することを妨げることで、シリコン基板表面６に酸化シリコンが形成され難くなり、その分だけ当該酸化シリコンの体積膨張を抑制して、チャネル層形成時のストレスを制御できることで、当該ストレスによるナノワイヤ13の意図しない変形又は当該変形によるナノワイヤ13の断線を防止でき、かくして、従来よりも電気的な信頼性及び特性の低下を防止できる。 （もっと読む）

【課題】互いに異なる形態の薄膜トランジスタを効率よく作ること。
【解決手段】厚さ方向にシリコンの結晶化度が異なる第１領域と第２領域とを有する半導体層を有し、ボトムゲート構造の駆動トランジスタ６と、トップゲート構造のスイッチトランジスタ５とを形成する際、基板１０と第１絶縁膜１１の間に駆動トランジスタ６の第１ゲート電極６ａを形成する工程と、第２絶縁膜１２とパッシベーション膜１４の間にスイッチトランジスタ５の第２ゲート電極５ａを形成する工程を別工程にし、それ以外の薄膜トランジスタの構成を共通の工程によって形成する。こうして、駆動トランジスタ６の第１ゲート電極６ａと、スイッチトランジスタ５の第２ゲート電極５ａを形成する以外の工程を共通の製造工程とする製造方法によって、駆動トランジスタ６とスイッチトランジスタ５を作り分ける。 （もっと読む）

【課題】柱状結晶構造を有する金属を用いた場合でも、簡便な方法で、再現性良く階段構造状のテーパーを有する電極を形成する。
【解決手段】真空状態を保ったままの状態において、同一種類の金属を用いて、スパッタリング法で少なくとも２層の金属膜を成膜する成膜工程と、該成膜工程によって成膜された複数の金属膜にエッチング処理を施すことにより、階段構造状のテーパー形状を端部に有する、ゲート電極、ソース電極およびドレイン電極のうちの少なくとも１つを形成するエッチング工程とによって薄膜トランジスタを製造する。 （もっと読む）

【課題】ソース電極及びドレイン電極と有機半導体材料層との間の接触抵抗を低下させることができ、これを簡便な製造プロセスで実現できる半導体装置、光学装置及びセンサ装置を提供すること。
【解決手段】ソース電極５と、ドレイン電極６と、少なくともこれらの電極間に設けられた有機半導体材料層７とを有し、有機半導体材料層７を介してソース電極５とドレイン電極６との間で電荷を移動させるように構成された有機電界効果トランジスタにおいて、ソース電極５及びドレイン電極６が、導電性高分子材料と電荷移動錯体との混合物からなる、有機電界効果トランジスタ１ａ。 （もっと読む）

【課題】半導体装置の性能を向上させる。
【解決手段】基板１Ｃは、半導体基板２と絶縁層３と半導体層４とが積層されたＳＯＩ領域１Ａと、半導体基板２で構成されたバルク領域１Ｂとを有しており、ＳＯＩ領域１Ａの半導体層４に形成されたＭＩＳＦＥＴは、チャネル領域に不純物が導入されておらず、バルク領域１Ｂの半導体基板２に形成されたＭＩＳＦＥＴは、チャネル領域に不純物が導入されている。ＳＯＩ領域１ＡのＭＩＳＦＥＴを形成する際には、ＭＩＳＦＥＴのチャネル領域に不純物が導入されないようにし、ウエル領域形成用のイオン注入とチャネルドープイオン注入とハローイオン注入とは行なわない。バルク領域１ＢのＭＩＳＦＥＴを形成する際には、ウエル領域形成用のイオン注入とチャネルドープイオン注入とハローイオン注入とを行う。 （もっと読む）

【課題】縦型のトランジスタにおいてゲートからシリサイドの位置を精度よく制御できるようにする。
【解決手段】柱状半導体１４の中央部には、その周囲を囲むように、ゲート絶縁膜９が形成され、さらに、ゲート絶縁膜９の周囲を囲むように、ゲート層６が形成されている。この柱状半導体１４の中央部、ゲート絶縁膜９、ゲート層６により、ＭＩＳ構造が形成されている。ゲート層６の上下には、第１絶縁膜４が形成されている。第１絶縁膜４は、柱状半導体１４にも接している。柱状半導体１４の側面には、シリサイド１８及びｎ型拡散層（不純物領域）１９が形成されている。シリサイド１８は、第１絶縁膜４によってセルフ・アラインされた位置に形成されている。 （もっと読む）

【課題】低い寄生抵抗（例えば、Ｒｐａｒａ）および／または高い駆動電流の改善された特性を有するフィンフェットを提供する。
【解決手段】フィンフェット１００およびフィンフェットの製造方法が提供される。フィンフェットは、半導体基板１０６上に、２つまたは複数のフィン１０２，１０４と、前記フィンの側面に設けられるエピタキシャル層１０８，１１０と、前記エピタキシャル層の表面上を覆うように設けられる金属−半導体化合物１１２，１１４とを備える。フィンは、前記半導体基板の表面上に対して実質的に垂直な側面を有する。前記エピタキシャル層は、前記フィンの側面に対して斜角を有して延設される表面を有する。フィンフェットは、前記金属−半導体化合物上に設けられるコンタクト１１６を含み得る。 （もっと読む）