半導体基板、ナノワイヤトランジスタ及びその製造方法
【課題】従来よりも電気的信頼性を向上できる半導体基板、ナノワイヤトランジスタ及びその製造方法を提案する。
【解決手段】シリコン層５と埋め込み酸化膜３との間にシリコン窒化膜４を形成することにより、熱酸化の際に、耐酸化性膜によりシリコン基板表面６にまで酸素が到達することを妨げることで、シリコン基板表面６に酸化シリコンが形成され難くなり、その分だけ当該酸化シリコンの体積膨張を抑制して、チャネル層形成時のストレスを制御できることで、当該ストレスによるナノワイヤ13の意図しない変形又は当該変形によるナノワイヤ13の断線を防止でき、かくして、従来よりも電気的な信頼性及び特性の低下を防止できる。
【解決手段】シリコン層５と埋め込み酸化膜３との間にシリコン窒化膜４を形成することにより、熱酸化の際に、耐酸化性膜によりシリコン基板表面６にまで酸素が到達することを妨げることで、シリコン基板表面６に酸化シリコンが形成され難くなり、その分だけ当該酸化シリコンの体積膨張を抑制して、チャネル層形成時のストレスを制御できることで、当該ストレスによるナノワイヤ13の意図しない変形又は当該変形によるナノワイヤ13の断線を防止でき、かくして、従来よりも電気的な信頼性及び特性の低下を防止できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体基板、ナノワイヤトランジスタ及びその製造方法に関し、例えばシリコン層に熱酸化を施してナノワイヤを形成する際に適用して好適なものである。
【背景技術】
【０００２】
近年、半導体集積回路の高密度化及び高速化を促進するために、直径数nmで極めて細い円柱状からなるナノワイヤの一部をチャネル層としたナノワイヤトランジスタが知られており、将来の集積回路デバイスとして注目されている（例えば、特許文献１参照）。実際上、ナノワイヤトランジスタは、ゲート絶縁膜を介在させてゲート電極がナノワイヤの周囲を取り囲む構造を有しており、シリコンからなる細いナノワイヤ周囲を完全に、若しくは大部分をゲート電極で覆うことで、極めて高いチャネル層のポテンシャル制御を実現している。
【０００３】
このようなナノワイヤトランジスタの作製には、シリコン基板上に埋め込み酸化膜とシリコン層とが順次積層されたシリコンオンインシュレータ基板（以下、これを従来型ＳＯＩ基板と呼ぶ）を用い、この従来型ＳＯＩ基板を加工してゆくことが有効である。ここで、図２０（Ａ）と、図２０（Ａ）のＡ−Ａ´部分の断面構成を示す図２０（Ｂ）において、100は加工した従来型ＳＯＩ基板（以下、これを従来型ＳＯＩ加工基板と呼ぶ）を示し、シリコン基板101と、酸化シリコンからなる埋め込み酸化膜102と、所定形状に加工されたシリコン層104とからなり、シリコン層104が埋め込み酸化膜102を介してシリコン基板101に設けられた構成を有する。
【０００４】
実際上、シリコン層104には、ソース電極（図示せず）が形成される四辺状のソース領域105と、ドレイン電極（図示せず）が形成される四辺状のドレイン領域106と、これらソース領域105及びドレイン領域106を接続する角柱状のナノワイヤ領域107とが形成されており、エッチング処理又は熱酸化が施されることによってナノワイヤ領域107を細線化させたナノワイヤが形成され得る。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１６４１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、実際にナノワイヤを形成する場合には、図２０（Ａ）のＢ−Ｂ´部分の断面構成を示す図２１（Ａ）のように、断面四辺状に形成されているナノワイヤ領域107に熱酸化が施されることで、図２１（Ｂ）に示すような断面円形状のナノワイヤ107が形成される。なお、図２１（Ｂ）中の矢印は、酸素の拡散を示したものである。
【０００７】
すなわち、熱酸化が施された従来型ＳＯＩ加工基板（以下、酸化済従来型ＳＯＩ加工基板と呼ぶ）111では、ナノワイヤ領域107（図２１（Ａ））の外部に露出した表面周辺にシリコン酸化物108が形成され、その中心軸部分にほぼ断面円形状で細線化されたナノワイヤ109が形成され得る。
【０００８】
この際、埋め込み酸化膜102では、内部で酸素が拡散して、シリコン基板101にまで到達する虞がある。このとき、シリコン基板101には、埋め込み酸化膜102を介して到達した酸素によって、シリコン基板101の表面103（以下、これをシリコン基板表面103と呼ぶ）に酸化シリコン層110が新たに形成され得る。このようにして形成された酸化シリコン層110は、酸素との反応で体積が膨張しており、例えば熱酸化が施される前のシリコン基板101の表面位置（以下、これを表面基準位置と呼ぶ）Oから厚さx膨張し、この厚さx分だけ埋め込み酸化膜102を押し上げる。
【０００９】
ここで、図２０（Ａ）に示したように、ナノワイヤ領域107は、ソース領域105及びドレイン領域106の幅に比べてその幅が極めて狭いことから、当該ナノワイヤ領域107の下方にまで酸素が拡散し易い。これにより、図２２（Ｂ）に示すように、ナノワイヤ109の下方では、ソース領域105及びドレイン領域106の下方に形成される酸化シリコン層110a,110bの厚さよりも、僅かに厚さが厚い酸化シリコン層110cが形成され、その分だけ埋め込み酸化膜102を押し上げる。
【００１０】
その結果、ナノワイヤ109（チャネル層等の伝導経路）は、他の領域よりも埋め込み酸化膜102によって押し上げられ、図２２（Ａ）及び（Ｂ）に示すように、ソース電極形成部112との接続箇所や、ドレイン電極形成部113との接続箇所等、物理的外力（以下、これをストレスと呼ぶ）に対し比較的に弱い箇所で屈曲したり、あるいは過度の変形により断線が生じる虞もあり、電気的な信頼性及び特性が低下という問題があった。
【００１１】
そこで、本発明は以上の問題を考慮してなされたもので、電気的な信頼性及び特性の低下を防止できる半導体基板、ナノワイヤトランジスタ及びその製造方法を提案することを目的とする。
【課題を解決するための手段】
【００１２】
かかる課題を解決するため本発明の請求項１は、活性層とシリコン基板とを絶縁する埋め込み酸化膜を備え、熱酸化が施されることで前記活性層が酸化されてチャネル層が形成される半導体基板において、前記活性層及び前記シリコン基板間に耐酸化性膜を備え、前記耐酸化性膜は、前記熱酸化が施される際に、外部の酸素が前記シリコン基板にまで到達することを妨げることを特徴とするものである。
【００１３】
また、本発明の請求項２は、前記耐酸化性膜には、シリコン窒化物が含まれていることを特徴とするものである。
【００１４】
また、本発明の請求項３は、前記活性層は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムであることを特徴とするものである。
【００１５】
また、本発明の請求項４は、活性層とシリコン基板とを絶縁する埋め込み酸化膜を備え、熱酸化が施されることで、前記活性層が酸化して、ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとが形成されているナノワイヤトランジスタにおいて、前記活性層及び前記シリコン基板間に形成され、前記熱酸化が施された際に、外部の酸素が前記シリコン基板にまで到達することを妨げる耐酸化性膜を備えることを特徴とするものである。
【００１６】
また、本発明の請求項５は、前記耐酸化性膜には、シリコン窒化物が含まれていることを特徴とするものである。
【００１７】
また、本発明の請求項６は、前記活性層は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムであることを特徴とするものである。
【００１８】
また、本発明の請求項７は、熱酸化を施すことで、活性層を酸化させて、ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとが形成されるナノワイヤトランジスタの製造方法において、前記活性層とシリコン基板とを絶縁する埋め込み酸化膜と、前記活性層及び前記シリコン基板間に耐酸化性膜とを有する半導体基板を作製する基板作製ステップと、前記半導体基板に前記熱酸化を施し、前記活性層を酸化させて前記ソース電極形成部、前記ドレイン電極形成部及び前記ナノワイヤを形成する熱酸化ステップとを備え、前記熱酸化ステップでは、前記耐酸化性膜によって、外部の酸素が前記シリコン基板にまで到達することを妨げていることを特徴とするものである。
【００１９】
また、本発明の請求項８は、前記ナノワイヤ形成ステップでは、前記耐酸化性膜にシリコン窒化物が含まれていることを特徴とするものである。
【００２０】
また、本発明の請求項９は、前記ナノワイヤ形成ステップでは、前記活性層が単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムであることを特徴とするものである。
【発明の効果】
【００２１】
本発明の請求項１によれば、耐酸化性膜によりシリコン基板にまで外部の酸素が到達することを妨げることで、シリコン基板の表面において酸化シリコンが形成されることを抑制し、その分だけ当該酸化シリコンの体積膨張によって生じるチャネル層へのストレスを制御できるので、チャネル層形成時の当該ストレスによるチャネル層の意図しない変形又は当該変形によるチャネル層の断線を防止でき、かくして、従来よりも電気的な信頼性及び特性の低下を防止できる。
【００２２】
本発明の請求項４によれば、耐酸化性膜によりシリコン基板にまで外部の酸素が到達することを妨げることで、シリコン基板の表面において酸化シリコンが形成されることを抑制し、その分だけ当該酸化シリコンの体積膨張によって生じるナノワイヤへのストレスを制御できるので、ナノワイヤ形成時の当該ストレスによるナノワイヤの意図しない変形又は当該変形によるナノワイヤの断線を防止でき、かくして、従来よりも電気的な信頼性及び特性の低下を防止できる。
【００２３】
本発明の請求項７によれば、耐酸化性膜によりシリコン基板にまで外部の酸素が到達することを妨げることで、シリコン基板の表面において酸化シリコンが形成されることを抑制し、その分だけ当該酸化シリコンの体積膨張によって生じるナノワイヤへのストレスを制御できるので、ナノワイヤ形成時の当該ストレスによるナノワイヤの意図しない変形又は当該変形によるナノワイヤの断線を防止でき、かくして、従来よりも電気的な信頼性及び特性の低下を防止できる。
【図面の簡単な説明】
【００２４】
【図１】第１の実施の形態によるナノワイヤトランジスタの全体構成を示す概略図である。
【図２】図１のＤ−Ｄ´部分の断面構成を示す概略図である。
【図３】図１のＥ−Ｅ´部分の断面構成を示す概略図である。
【図４】窒化膜が形成されたＳＯＩ基板（ＳＯＩ基板）の製造工程の説明に供する概略図である。
【図５】第１の実施形態によるＳＯＩ加工基板の上面構成と、酸化済ＳＯＩ加工基板の上面構成とを示す概略図である。
【図６】図５（Ａ）のＦ−Ｆ´部分の断面構成と、Ｇ−Ｇ´部分の断面構成と、Ｈ−Ｈ´部分の断面構成を示す概略図である。
【図７】図５（Ｂ）のＩ−Ｉ´部分の断面構成と、Ｊ−Ｊ´部分の断面構成と、Ｋ−Ｋ´部分の断面構成を示す概略図である。
【図８】第１の実施の形態によるナノワイヤトランジスタの製造工程の説明（１）に供する概略図である。
【図９】第１の実施の形態によるナノワイヤトランジスタの製造工程の説明（２）に供する概略図である。
【図１０】第１の実施の形態によるナノワイヤトランジスタの製造工程の説明（３）に供する概略図である。
【図１１】第２の実施の形態によるナノワイヤトランジスタの全体構成を示す概略図である。
【図１２】第２の実施形態によるＳＯＩ加工基板の上面構成と、酸化済ＳＯＩ加工基板の上面構成とを示す概略図である。
【図１３】図１２（Ａ）のＬ−Ｌ´部分の断面構成と、Ｍ−Ｍ´部分の断面構成と、Ｎ−Ｎ´部分の断面構成を示す概略図である。
【図１４】図１２（Ｂ）のＯ−Ｏ´部分の断面構成と、Ｐ−Ｐ´部分の断面構成と、Ｑ−Ｑ´部分の断面構成を示す概略図である。
【図１５】第２の実施の形態によるナノワイヤトランジスタの製造工程の説明（１）に供する概略図である。
【図１６】第２の実施の形態によるナノワイヤトランジスタの製造工程の説明（２）に供する概略図である。
【図１７】第２の実施の形態によるナノワイヤトランジスタの製造工程の説明（３）に供する概略図である。
【図１８】第２の実施の形態によるナノワイヤトランジスタの製造工程の説明（４）に供する概略図である。
【図１９】他の実施の形態によるＳＯＩ基板の断面図である。
【図２０】従来型ＳＯＩ加工基板の上面構成と、図１９（Ａ）のＡ−Ａ´部分の側断面構成とを示す概略図である。
【図２１】図１９（Ａ）のＢ−Ｂ´部分の断面構成を熱酸化させたときの様子を示す概略図である。
【図２２】従来型酸化済ＳＯＩ加工基板の上面構成と、図２１（Ａ）のＣ−Ｃ´部分の側断面構成とを示す概略図である。
【発明を実施するための形態】
【００２５】
以下図面に基づいて本発明の実施の形態を詳述する。
【００２６】
（１）第１の実施の形態
（１−１）ナノワイヤトランジスタの全体構成
図１において、１は本発明のナノワイヤトランジスタを示し、シリコン基板２上に酸化シリコンからなる埋め込み酸化膜３が形成された構成を有し、当該埋め込み酸化膜３上にシリコン窒化膜４が形成された構成を有する。また、ナノワイヤトランジスタ１には、シリコン窒化膜４上にシリコンからなるシリコン層５が形成されており、このシリコン層５に形成されたソース電極７、ドレイン電極８、ゲート絶縁膜９、ゲート電極10及びサイドウォール11を覆うように保護膜12が設けられている。
【００２７】
活性層としてのシリコン層５には、図１のＤ−Ｄ´部分の断面構成を示す図２のように、ほぼ四辺状のソース電極７及びドレイン電極８が上面に形成されており、これらソース電極７とドレイン電極８とを接続する極めて細い棒状のナノワイヤ13がソース電極７及びドレイン電極８間に形成されている。実際上、ソース電極７及びドレイン電極８は、膜厚約５〜15nm程度に形成されており、シリコン層５のソース電極形成部14及びドレイン電極形成部15の上部がそれぞれニッケルシリサイド化されることで形成されている。また、図１及び図２に示すように、ソース電極７及びドレイン電極８間は、ゲート長が約25nm程度に選定され、この極めて短い距離に形成されたナノワイヤ13の一部がチャネル層として機能している。
【００２８】
チャネル層としてのナノワイヤ13は、図１のＥ−Ｅ´部分の断面構成を示す図３のように、ほぼ円形（または多角形）状の断面を有し、その直径が約３〜15nm程度に選定されている。また、このナノワイヤ13は、その周辺にシリコン酸化物からなるゲート絶縁膜９を介在させて、ポリシリコンからなるゲート電極10で完全に、若しくは大部分が囲まれている。なお、図１における16はゲート絶縁膜９を形成する際に形成されたシリコン酸化物である。
【００２９】
耐酸化性膜としてのシリコン窒化膜４は、埋め込み酸化膜３上に形成されており、ナノワイヤトランジスタ１の製造過程において熱酸化を施しシリコン層５を酸化させてソース電極形成部14、ドレイン電極形成部15及びナノワイヤ13を形成する際に、外部からの酸素が埋め込み酸化膜３にまで到達することを妨げるようになされている。
【００３０】
それにより、シリコン窒化膜４は、ナノワイヤトランジスタ１の製造過程において行われる熱酸化処理時に、外部の酸素が埋め込み酸化膜３を介してシリコン基板２の表面（以下、これをシリコン基板表面と呼ぶ）６にまで到達することを妨げ、シリコン基板表面６に酸化シリコンが形成され難くし、酸化シリコンが形成される際に生じる体積膨張を抑制し得るようになされている。
【００３１】
従って、本発明のナノワイヤトランジスタ１では、熱酸化が施されることにより極めて細いナノワイヤ13が形成されているものの、製造過程において、シリコン窒化膜４によりシリコン基板表面６における酸化シリコンの形成が妨げられ、それによってシリコン基板表面６の体積膨張が抑制されていることから、その体積膨張によるナノワイヤ13へのストレスの制御が従来に比べ格段に向上し、当該ストレスによる意図しないナノワイヤ13の変形又は当該変形によるナノワイヤ13の断線をさせることなく、ソース電極７とドレイン電極８とをナノワイヤ13で確実に接続し得る。
【００３２】
かくして、図１に示すナノワイヤトランジスタ１では、ゲート電極10にゲート電圧が印加されるとともに、ソース電極７及びドレイン電極８間にドレイン電圧が印加されることにより、ナノワイヤ13においてソース電極７からドレイン電極８へ電流が確実に流れるように構成されている。
【００３３】
（１−２）ＳＯＩ基板の製造方法
実際上、上述したナノワイヤトランジスタ１は、図４（Ａ）に示すようなＳＯＩ基板20に基づいて製造されている。このＳＯＩ基板20は、シリコン基板２上に埋め込み酸化膜３が形成された支持基板19と、シリコン窒化膜４上にシリコン層５が配置された活性層基板18とからなり、支持基板19の上に活性層基板18が設けられた構成を有している。先ず始めに、このようなＳＯＩ基板20の製造方法について、以下説明する。
【００３４】
この場合、図４（Ｂ）に示すように、シリコンからなるシリコン基板２に熱酸化を施すことによりその表面を酸化させ、当該シリコン基板２上に、例えば膜厚10〜300nmの埋め込み酸化膜３が形成された支持基板19を作製する。
【００３５】
次いで、これとは別に、所定の膜厚でなるシリコン基板2aを用意し、例えばＣＶＤ（Chemical Vapor Deposition）法などの薄膜形成法を用いて、当該シリコン基板2aの表面に酸素透過性を制御できる膜厚(例えば10nm)のシリコン窒化膜４を形成して、活性層基板18を作製する。ここで、この実施の形態では、シリコン窒化膜４の膜厚を10nmとしているが、シリコン窒化膜４を形成する材料の違いによりそれぞれ酸素透過性が異なるため、本発明はこれに限らず、酸素透過性を制御できる膜厚であれば、シリコン窒化膜４にその他種々の膜厚を適用してもよい。
【００３６】
次いで、活性層基板18におけるシリコン窒化膜４の表面18aと、支持基板19における埋め込み酸化膜３の表面19aとには、酸又はアルカリ水溶液に浸漬する親水化処理や、プラズマ照射による親水化処理などその他種々の親水化処理が施され、ＯＨ基で終端されることによって活性化状態となった接合面（図示せず）が形成され得る。
【００３７】
なお、ここで親水化処理とは、接合する２つの基板表面に対して、表面を除去して、結合手を有する原子を露出させたり、或いは基板表面に表面処理を施して当該原子を基板表面に結合させ、基板表面を活性化した状態にする処理である。
【００３８】
次いで、図４（Ｃ）に示すように、活性層基板18の表面18a及び支持基板19の表面19aを、真空中かつ常温において貼り合わせる。実際上、活性層基板18におけるシリコン窒化膜４の表面18aと、支持基板19における埋め込み酸化膜３の表面19aとを対向させ、真空中において、シリコン窒化膜４の表面18aと埋め込み酸化膜３の表面19aとを密着させた状態のまま押圧することにより、シリコン窒化膜４の表面18aと埋め込み酸化膜３の表面19aを常温で貼り合わせる。
【００３９】
なお、この後に、貼り合わされたシリコン窒化膜４の表面18aと埋め込み酸化膜３の表面19aとの接合を更に強固とするために、この状態のまま、例えば700〜1000℃程度の熱処理を行ってもよい。最後に、活性層基板18のシリコン基板2aを研磨することにより、所定の厚さからなるシリコン層５を形成し、これにより、図４（Ａ）に示すようなＳＯＩ基板20を作製できる。
【００４０】
（１−３）ナノワイヤトランジスタの製造方法
次に、上述したＳＯＩ基板20を用いたナノワイヤトランジスタ１の製造方法について、以下説明する。先ず初めに、図５（Ａ）と、この図５（Ａ）のＦ−Ｆ´部分の断面構成を示す図６（Ａ）と、図５（Ａ）のＧ−Ｇ´部分の断面構成を示す図６（Ｂ）と、図５（Ａ）のＨ−Ｈ´部分の断面構成を示す図６（Ｃ）のように、シリコン層５を加工して、ソース領域5a、ドレイン領域5b及びナノワイヤ領域5cを形成したＳＯＩ基板（以下、ＳＯＩ加工基板と呼ぶ）21を作製する。
【００４１】
具体的に、ＳＯＩ基板20からＳＯＩ加工基板21を作製する場合には、埋め込み酸化膜３上のシリコン窒化膜４全面に設けられたシリコン層５に、所定の形状のレジストをマスクにして、シリコン層５をエッチングし、図５（Ａ）に示すようなＳＯＩ加工基板21を製造する。
【００４２】
これにより、シリコン層５には、ソース電極７が形成される四辺状のソース領域5aと、ドレイン電極８が形成される四辺状のドレイン領域5bと、これらソース領域5a及びドレイン領域5b間に一体成形された角柱状のナノワイヤ領域5cとが形成され得る。
【００４３】
次いで、このＳＯＩ加工基板21に対して、乾燥酸素雰囲気中、所定温度（例えば約1000℃）で熱酸化を施すことにより、ソース領域5a、ドレイン領域5b及びナノワイヤ領域5cの周辺がシリコン酸化物となり、図５（Ｂ）に示すようなそれぞれ所定の大きさからなるソース電極形成部14、ドレイン電極形成部15及びナノワイヤ13が形成される。
【００４４】
この際、熱酸化が施されたＳＯＩ加工基板（以下、酸化済ＳＯＩ加工基板と呼ぶ）31では、図５（Ｂ）と、図５（Ｂ）のＩ−Ｉ´部分の断面構成を示す図７（Ａ）と、Ｊ−Ｊ´部分の断面構成を示す図７（Ｂ）と、Ｋ−Ｋ´部分の断面構成を示す図７（Ｃ）のように、露出した側壁側及び上面からシリコン層５が酸化され、ソース電極形成部14、ドレイン電極形成部15及びナノワイヤ13が形成される。
【００４５】
このとき、酸化済ＳＯＩ加工基板31では、埋め込み酸化膜３上にシリコン窒化膜４が形成されていることから、このシリコン窒化膜４によって、外部から酸素が埋め込み酸化膜３にまで到達することを妨げており、当該埋め込み酸化膜３を介してシリコン基板表面６にまで酸素が到達し難くなっている。
【００４６】
このように、酸化済ＳＯＩ加工基板31では、シリコン基板表面６に酸化シリコンが形成し難くなっていることから、当該酸化シリコンが形成されることによってシリコン基板表面６に生じる体積膨張を抑え、シリコン基板表面６の体積膨張によって埋め込み酸化膜３を押し上げることで生じるナノワイヤ13へのストレスを制御し得るようになされている。
【００４７】
かくして、酸化済ＳＯＩ加工基板31では、製造過程において、ナノワイヤ13に対して加わるストレスが格段に低減されていることから、ソース電極形成部14及びナノワイヤ13間や、ドレイン電極形成部15及びナノワイヤ13間における接続箇所等のストレスに対して比較的に弱い箇所でも、当該ストレスに起因したナノワイヤ13の意図しない変形を防止するとともに、過度の変形により生じることによるナノワイヤ13の断線を防止して接続状態を維持させ得るようになされている。
【００４８】
次いで、シリコン層５を熱酸化させた際に上面及び側壁に形成されたシリコン酸化膜32を、図８（Ａ）に示すように、ウェットエッチングにより除去した後、図８（Ｂ）に示すように、熱酸化することによりシリコン層５のソース電極形成部14、ドレイン電極形成部15及びナノワイヤ13周辺を酸化させてゲート絶縁膜９となるゲート絶縁形成膜16を形成する。なお、ゲート絶縁形成膜16としては、シリコン酸化物の他、例えばHf及びLaを始めとする希土類を用いたHfO2、La2O3、ZrO2及びTa2O5などの高誘電率絶縁膜を成膜してもよい。
【００４９】
次いで、外部に露出したシリコン窒化膜４及びゲート絶縁形成膜16の周辺に、例えばＣＶＤ法を用いて、ポリシリコンを堆積させることにより、図８（Ｃ）に示すようなゲート電極形成膜35を形成し、その後、ナノワイヤ13の所定領域にのみゲート絶縁形成膜16及びゲート電極形成膜35を残し、その周辺にある残りのゲート絶縁形成膜16及びゲート電極形成膜35を、レジストを用いたエッチングにより除去する。これにより、図９（Ａ）に示すように、ナノワイヤ13には、ゲート絶縁膜９及びゲート電極10でその周辺が完全に覆われたチャネル層が形成され得る。
【００５０】
次いで、外部に露出した全面にシリコン酸化膜を形成した後、その全面のシリコン酸化膜をエッチバックすることにより、図９（Ｂ）に示すように、ゲート電極10及びゲート絶縁膜９の両側部にサイドウォール11を形成し、図９（Ｃ）に示すように、インプランテーションによって例えばリン又はボロン等の不純物をソース電極形成部14及びドレイン電極形成部15に注入した後、約1000℃で活性化アニールを行ってソース電極形成部14及びドレイン電極形成部15内に当該不純物を拡散・活性化する。
【００５１】
次いで、図１０（Ａ）に示すように、外部に露出したシリコン窒化膜４、シリコン層５、サイドウォール11及びゲート電極10上に、例えばスパッタ法を用いて、ニッケル層37を形成し、その後、熱処理を行うことで、ニッケル層37のニッケルとシリコン層５のシリコンとを反応させることにより、図１０（Ｂ）に示すように、ソース電極形成部14及びドレイン電極形成部15の上部をニッケルシリサイド化させ、ソース電極形成部14及びドレイン電極形成部15の寄生抵抗を低減させたソース電極７及びドレイン電極８を形成する。
【００５２】
次いで、図１０（Ｃ）に示すように、シリコン層５と未反応のニッケル層37を、例えば硫酸過水や、アンモニア過水液等の薬液で除去し、最後に、例えばＣＶＤ法を用いて保護膜12を形成し、外部に露出しているシリコン窒化膜４、ソース電極７、ドレイン電極８、ゲート電極10及びサイドウォール11を保護膜12で覆うことにより、図１に示すような本発明のナノワイヤトランジスタ１を製造することができる。
【００５３】
（１−４）動作及び効果
以上の構成において、本発明のナノワイヤトランジスタ１では、シリコン層５と埋め込み酸化膜３との間にシリコン窒化膜４が予め形成されていることから、製造過程で熱酸化を施しシリコン層５を酸化させてナノワイヤ13を形成する際に、シリコン窒化膜４によって外部から酸素が埋め込み酸化膜３にまで到達することを妨げることができ、その結果、埋め込み酸化膜３を介してシリコン基板表面６にまで酸素が到達し難くなり、シリコン基板表面６に酸化シリコンが形成されることを抑制できる。
【００５４】
これにより、このナノワイヤトランジスタ１では、シリコン基板表面６に酸化シリコンが形成されることによって生じるシリコン基板表面６の体積膨張を抑えることができるので、その分だけシリコン基板表面６の体積膨張によって生じるナノワイヤ13へのストレスを制御でき、ナノワイヤ13の形成時の当該ストレスによるナノワイヤ13の意図しない変形又は当該変形によるナノワイヤ13の断線を防止できる。
【００５５】
以上の構成によれば、ナノワイヤトランジスタ１では、シリコン層５と埋め込み酸化膜３との間にシリコン窒化膜４を形成することにより、当該シリコン窒化膜４によりシリコン基板表面６にまで酸素が到達することを妨げることで、シリコン基板表面６に酸化シリコンが形成されることを抑制し、その分だけ当該酸化シリコンの体積膨張によって生じるナノワイヤ13へのストレスを制御できるので、当該ストレスによるナノワイヤ13の意図しない変形又は当該変形によるナノワイヤ13の断線を防止でき、かくして、電気的な信頼性及び特性の低下を防止できる。
【００５６】
（２）第２の実施の形態
（２−１）ナノワイヤトランジスタの全体構成
図１との対応部分に同一符号を付して示す図１１において、第２の実施の形態によるナノワイヤトランジスタの全体構成について、以下説明する。図１１において、41は第２の実施の形態によるナノワイヤトランジスタを示し、ナノワイヤ54、ソース電極形成部55及びドレイン電極形成部56の厚さが、上述した第１の実施の形態のナノワイヤトランジスタ１と比べて厚く形成される。
【００５７】
このような第２の実施の形態によるナノワイヤトランジスタ41では、製造過程において熱酸化を施して、シリコン層５を酸化させナノワイヤ54、ソース電極形成部55及びドレイン電極形成部56を形成する際、シリコン層５の上面に窒化膜（後述する）を予め形成しておき、当該シリコン層５が過度に酸化されることを窒化膜により抑制し、その結果、ナノワイヤ54、ソース電極形成部55及びドレイン電極形成部56の厚さが、上述した第１の実施の形態のナノワイヤトランジスタ１と比べて厚く形成され得る。
【００５８】
また、このナノワイヤトランジスタ41では、シリコン層５が過度に酸化されることを窒化膜により抑制されていることで、所望の領域のみが酸化され、これにより過度な熱酸化でナノワイヤ54に断線が生じることが防止されている。
【００５９】
（２−２）ナノワイヤトランジスタの製造方法
次に、このナノワイヤトランジスタ41の製造方法について説明する。先ず初めに、図１２（Ａ）に示すように、ソース領域5a、ドレイン領域5b及びナノワイヤ領域5cを有するＳＯＩ加工基板51を作製する。ＳＯＩ加工基板51は、図１２（Ａ）のＬ−Ｌ´部分の断面構成を示す図１３（Ａ）と、図１２（Ａ）のＭ−Ｍ´部分の断面構成を示す図１３（Ｂ）と、図１２（Ａ）のＮ−Ｎ´部分の断面構成を示す図１３（Ｃ）のように、第１の実施の形態で用いたＳＯＩ加工基板21のシリコン層５の上にシリコン酸化薄膜53が形成されているとともに、このシリコン酸化薄膜53上にシリコン窒化膜52が形成されている。
【００６０】
この場合、ＳＯＩ加工基板51の製造方法としては、図４（Ａ）に示したＳＯＩ基板20を作製した後、ＳＯＩ基板20のシリコン層５全面に、例えば熱酸化により厚さの薄いシリコン酸化薄膜53を形成し、このシリコン酸化薄膜53全面に所定厚さのシリコン窒化膜52を形成する。次いで、所定の形状のレジストをマスクにして、シリコン窒化膜52、シリコン酸化薄膜53及びシリコン層５をエッチングし、ソース領域5a、ドレイン領域5b及びナノワイヤ領域5cを形成する。
【００６１】
なお、この実施の形態の場合、シリコン窒化膜52は、厚さ約30〜50nm程度でなり、例えばＣＶＤ法により、シリコン酸化薄膜53上に形成されている。
【００６２】
このようにして、ソース電極７（図示せず）が形成される四辺状のソース領域5aと、ドレイン電極８（図示せず）が形成される四辺状のドレイン領域5bと、これらソース領域5a及びドレイン領域5b間に一体成形された角柱状のナノワイヤ領域5cとが、所定厚さのシリコン窒化膜52に覆われたＳＯＩ加工基板51を製造する。
【００６３】
次いで、乾燥酸素雰囲気中、所定温度（例えば約1000℃）でこのＳＯＩ加工基板51を熱酸化することにより、ソース領域5a、ドレイン領域5b及びナノワイヤ領域5cの周辺をシリコン酸化物とし、図１２（Ｂ）に示すようなそれぞれ所定の大きさからなるソース電極形成部55、ドレイン電極形成部56及びナノワイヤ54を形成する。
【００６４】
このとき、このＳＯＩ加工基板51では、上述した第１の実施の形態と同様に、シリコン層５と埋め込み酸化膜３との間にシリコン窒化膜４が予め形成されていることから、シリコン窒化膜４によって埋め込み酸化膜３を酸素が透過し難くし、シリコン基板表面６に酸化シリコンが形成され難くなっている。これにより、ＳＯＩ加工基板51では、酸化シリコンの形成によるシリコン基板表面６の体積膨張が抑制され、この体積膨張による埋め込み酸化膜３の押し上げが抑制されることにより、この埋め込み酸化膜３の押し上げによって生じるナノワイヤ54へのストレスを制御できる。
【００６５】
これに加え、ＳＯＩ加工基板51は、シリコン層５上にシリコン酸化薄膜53を介してシリコン窒化膜52が設けられていることから、図１２（Ｂ）と、図１２（Ｂ）のＯ−Ｏ´部分の断面構成を示す図１４（Ａ）と、Ｐ−Ｐ´部分の断面構成を示す図１４（Ｂ）と、Ｑ−Ｑ´部分の断面構成を示す図１４（Ｃ）のように、露出した側壁側やシリコン酸化薄膜53側からシリコン層５が酸化されてゆき、極めて細いナノワイヤ54を形成しつつ、ソース電極形成部55、ドレイン電極形成部56及びナノワイヤ54の各上面部分での酸化がシリコン窒化膜52により抑制される。なお、図１４（Ｂ）及び図１４（Ｃ）中の矢印は、酸素の拡散を示したものである。
【００６６】
このようにして熱酸化されたＳＯＩ加工基板（以下、これを酸化済ＳＯＩ加工基板と呼ぶ）61では、シリコン窒化膜52がソース領域5a、ドレイン領域5b及びナノワイヤ領域5cにおける過度の酸化を抑制して、ナノワイヤ54が必要以上に細線化されてしまうことを防止することにより、第１の実施形態によるナノワイヤトランジスタ１のナノワイヤ13に比べてナノワイヤ54が太く形成される。
【００６７】
次いで、シリコン層５の上面に形成したシリコン窒化膜52を、図１４（Ａ）との対応部分に同一符号を付した図１５（Ａ）に示すように、例えば熱リン酸に浸漬させることにより除去する。
【００６８】
この際、酸化済ＳＯＩ加工基板61では、埋め込み酸化膜３に形成されているシリコン窒化膜４のうち、ソース領域5a、ドレイン領域5b、ナノワイヤ領域5c及びシリコン酸化膜32に覆われずに外部に露出しているシリコン窒化膜４も、熱リン酸等に浸漬されて除去され、当該シリコン窒化膜４が除去された領域（以下、これを外部露出領域と呼ぶ）において、埋め込み酸化膜３が外部に露出した構成となり得る。
【００６９】
その後、シリコン層５を熱酸化させた際に上面及び側壁に形成されたシリコン酸化膜32を、図１５（Ｂ）に示すように、ウェットエッチングにより除去した後、図１５（Ｃ）に示すように、熱酸化することによりシリコン層５のソース電極形成部55、ドレイン電極形成部56及びナノワイヤ54周辺を酸化させてゲート絶縁膜９となるゲート絶縁形成膜16を形成する。
【００７０】
この際、この酸化済ＳＯＩ加工基板61では、外部露出領域において、埋め込み酸化膜３が外部に露出し、当該埋め込み酸化膜３から酸素が透過して、シリコン基板表面６に酸化シリコンが僅かに形成され、その分だけシリコン基板表面６の体積膨張が生じてしまう。
【００７１】
しかしながら、酸化済ＳＯＩ加工基板61では、ソース領域5a、ドレイン領域5b、ナノワイヤ領域5c及びシリコン酸化膜32に覆われていた領域にシリコン窒化膜４が形成されていることから、当該シリコン窒化膜４により酸素の透過を妨げ、体積膨張による埋め込み酸化膜３の押し上げを抑制でき、かくして、埋め込み酸化膜３の押し上げによって生じるナノワイヤ54へのストレスを制御できる。
【００７２】
次いで、上述した第１の実施形態と同様にして、ソース電極７、ドレイン電極８、ゲート絶縁膜９、ゲート電極10、サイドウォール11及び保護膜12を形成する。
【００７３】
具体的には、外部に露出した埋め込み酸化膜３及びゲート絶縁形成膜16の周辺に、例えばＣＶＤ法を用いてポリシリコンを堆積させることにより、図１６（Ａ）に示すようなゲート電極形成膜35を形成し、その後、ナノワイヤ54の所定領域にのみゲート絶縁形成膜16及びゲート電極形成膜35を残し、その周辺にある残りのゲート絶縁形成膜16及びゲート電極形成膜35を、レジストを用いたエッチングにより除去する。これにより、図１６（Ｂ）に示すように、ナノワイヤ54には、ゲート絶縁膜９及びゲート電極10でその周辺が完全に覆われたチャネル層が形成され得る。
【００７４】
次いで、外部に露出した全面にシリコン酸化膜を形成した後、その全面のシリコン酸化膜をエッチバックすることにより、図１６（Ｃ）に示すように、ゲート電極10及びゲート絶縁膜９の両側部にサイドウォール11を形成し、図１７（Ａ）に示すように、インプランテーションによって例えばリン又はボロン等の不純物をソース電極形成部55及びドレイン電極形成部56に注入した後、約1000℃で活性化アニールを行ってソース電極形成部14及びドレイン電極形成部15内に当該不純物を拡散・活性化する。
【００７５】
次いで、図１７（Ｂ）に示すように、外部に露出したシリコン窒化膜４、シリコン層５、サイドウォール11及びゲート電極10上に、ニッケル層37を形成し、その後、熱処理を行うことで、ニッケル層37のニッケルとシリコン層５のシリコンとを反応させることにより、図１７（Ｃ）に示すように、ソース電極形成部55及びドレイン電極形成部56の上部をニッケルシリサイド化させ、ソース電極形成部55及びドレイン電極形成部56の寄生抵抗を低減させたソース電極７及びドレイン電極８を形成する。
【００７６】
次いで、図１８に示すように、シリコン層５と未反応のニッケル層37を、例えば硫酸過水や、アンモニア過水液等の薬液で除去し、最後に、例えばＣＶＤ法を用いて保護膜12を形成し、外部に露出している埋め込み酸化膜３、ソース電極７、ドレイン電極８、ゲート電極10及びサイドウォール11を保護膜12で覆うことにより、図１１に示すように、ナノワイヤ54の変形又は断線を防止して、電気的な信頼性及び特性の低下を防止させ得るナノワイヤトランジスタ41を製造することができる。
【００７７】
（２−３）動作及び効果
以上の構成において、ナノワイヤトランジスタ41では、熱リン酸等によりシリコン窒化膜52が除去された後でも、ソース領域5a、ドレイン領域5b、ナノワイヤ領域5c及びシリコン酸化膜32に覆われていた領域にシリコン窒化膜４が形成されていることから、当該シリコン窒化膜４により酸素の透過を妨げ、体積膨張による埋め込み酸化膜３の押し上げを抑制でき、かくして、埋め込み酸化膜３の押し上げによって生じるナノワイヤ54へのストレスを制御できる。
【００７８】
また、ナノワイヤトランジスタ41では、シリコン層５の上部となるシリコン酸化薄膜53上にシリコン窒化膜52が予め形成されていることから、熱酸化が施されシリコン層５を酸化させて極めて細いナノワイヤ54を形成する際、シリコン窒化膜52によってシリコン層５の酸化を抑制させつつ、ソース電極形成部55とドレイン電極形成部56とナノワイヤ54とをシリコン層５に形成できる。
【００７９】
このように、ナノワイヤトランジスタ41では、シリコン窒化膜52によってシリコン層５の酸化を抑制させることで、所定領域のみを酸化させることができ、かくして、ナノワイヤ54が過度に酸化されることによって必要以上に細線化されることを防止できる。
【００８０】
（３）他の実施の形態
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施の形態においては、埋め込み酸化膜３上にシリコン窒化膜４が形成されているＳＯＩ基板20を適用した場合について述べたが、本発明はこれに限らず、耐酸化性膜がシリコン基板と活性層との間に形成されている半導体基板であればその他種々の半導体基板を適用してもよい。
【００８１】
例えば、半導体基板として、図１９（Ａ）に示すように、シリコン基板２上にシリコン窒化膜４を介して埋め込み酸化膜３が形成され、当該埋め込み酸化膜３上にシリコン層５が形成されているＳＯＩ基板22aを適用してもよい。また、図１９（Ｂ）に示すように、シリコン基板２上に埋め込み酸化膜３を介してシリコン層５が形成され、当該埋め込み酸化膜３の間にシリコン窒化膜４が形成されているＳＯＩ基板22bを適用してもよい。
【００８２】
このようなＳＯＩ基板22a,22bでは、シリコン窒化膜４上に埋め込み酸化膜３が形成され、シリコン窒化膜４が埋め込み酸化膜３に覆われていることにより、シリコン窒化膜４が外部に対して非露出状態の構成を有している。これにより、ＳＯＩ基板22a,22bでは、上述した第２の実施の形態において、シリコン窒化膜53を熱リン酸等により除去する際、シリコン窒化膜４がシリコン窒化膜53と一緒に除去されずにシリコン窒化膜４が残っているため、シリコン基板表面６にまで酸素が到達し難くなり、シリコン基板表面６に酸化シリコンが形成されることを抑制できる。従って、ＳＯＩ基板22a,22bでは、シリコン基板表面６に酸化シリコンが形成されることによって生じるシリコン基板表面６の体積膨張を抑えることができるので、その分だけシリコン基板表面６の体積膨張によって生じるナノワイヤ54へのストレスの制御が従来に比較して格段に向上できる。
【００８３】
また、上述した実施の形態においては、耐酸化性膜として、シリコン窒化膜４を適用する場合について述べたが、本発明これに限らず、要は熱酸化の際にシリコン基板表面６への酸素の到達を妨げるような、シリコン酸窒化膜やシリコン窒化物を含んだ種々の耐酸化性膜を適用してもよく、また単層や多層からなる耐酸化性膜を適用してもよい。
【００８４】
さらに、上述した実施の形態においては、活性層として、シリコン層５を適用する場合について述べたが、本発明これに限らず、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウム等その他種々の活性層を適用してもよい。
【００８５】
また、上述した実施の形態においては、チャネル層として、ナノワイヤ13を形成した場合について述べたが、本発明はこれに限らず、単なる平面的なチャネル層等その他種々のチャネル層を形成するようにしてもよい。
【００８６】
また、上述した実施の形態においては、ＳＯＩ基板20を製造する際に、活性層基板18のシリコン基板2aを研磨して所望の厚さのシリコン層５を形成するようにした場合について述べたが、本発明はこれに限らず、ＳＯＩ基板20を製造する際に、水素イオン剥離法（スマートカット法とも呼ばれる）を用いて、所望の厚さのシリコン層５を形成するようにしてもよい。
【００８７】
なお、水素イオン剥離法を用いた場合では、シリコン基板2aに例えば水素イオンなどを注入し、当該シリコン基板2a内部に微小気泡層（封入層）を形成させ、熱処理（剥離熱処理）を施すことで、微小気泡層を劈開面としてシリコン基板2aの一部を薄膜状に剥離し、これによりＳＯＩ基板を作製することができる。
【符号の説明】
【００８８】
１ ナノワイヤトランジスタ
２ シリコン基板
３ 埋め込み酸化膜
４ シリコン窒化膜（耐酸化性膜）
５ シリコン層（活性層）
７ ソース電極
８ ドレイン電極
10 ゲート電極
11 ナノワイヤ（チャネル層）
14 ソース電極形成部
15 ドレイン電極形成部
20 ＳＯＩ基板（半導体基板）
【技術分野】
【０００１】
本発明は、半導体基板、ナノワイヤトランジスタ及びその製造方法に関し、例えばシリコン層に熱酸化を施してナノワイヤを形成する際に適用して好適なものである。
【背景技術】
【０００２】
近年、半導体集積回路の高密度化及び高速化を促進するために、直径数nmで極めて細い円柱状からなるナノワイヤの一部をチャネル層としたナノワイヤトランジスタが知られており、将来の集積回路デバイスとして注目されている（例えば、特許文献１参照）。実際上、ナノワイヤトランジスタは、ゲート絶縁膜を介在させてゲート電極がナノワイヤの周囲を取り囲む構造を有しており、シリコンからなる細いナノワイヤ周囲を完全に、若しくは大部分をゲート電極で覆うことで、極めて高いチャネル層のポテンシャル制御を実現している。
【０００３】
このようなナノワイヤトランジスタの作製には、シリコン基板上に埋め込み酸化膜とシリコン層とが順次積層されたシリコンオンインシュレータ基板（以下、これを従来型ＳＯＩ基板と呼ぶ）を用い、この従来型ＳＯＩ基板を加工してゆくことが有効である。ここで、図２０（Ａ）と、図２０（Ａ）のＡ−Ａ´部分の断面構成を示す図２０（Ｂ）において、100は加工した従来型ＳＯＩ基板（以下、これを従来型ＳＯＩ加工基板と呼ぶ）を示し、シリコン基板101と、酸化シリコンからなる埋め込み酸化膜102と、所定形状に加工されたシリコン層104とからなり、シリコン層104が埋め込み酸化膜102を介してシリコン基板101に設けられた構成を有する。
【０００４】
実際上、シリコン層104には、ソース電極（図示せず）が形成される四辺状のソース領域105と、ドレイン電極（図示せず）が形成される四辺状のドレイン領域106と、これらソース領域105及びドレイン領域106を接続する角柱状のナノワイヤ領域107とが形成されており、エッチング処理又は熱酸化が施されることによってナノワイヤ領域107を細線化させたナノワイヤが形成され得る。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００９−１６４１６１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ところで、実際にナノワイヤを形成する場合には、図２０（Ａ）のＢ−Ｂ´部分の断面構成を示す図２１（Ａ）のように、断面四辺状に形成されているナノワイヤ領域107に熱酸化が施されることで、図２１（Ｂ）に示すような断面円形状のナノワイヤ107が形成される。なお、図２１（Ｂ）中の矢印は、酸素の拡散を示したものである。
【０００７】
すなわち、熱酸化が施された従来型ＳＯＩ加工基板（以下、酸化済従来型ＳＯＩ加工基板と呼ぶ）111では、ナノワイヤ領域107（図２１（Ａ））の外部に露出した表面周辺にシリコン酸化物108が形成され、その中心軸部分にほぼ断面円形状で細線化されたナノワイヤ109が形成され得る。
【０００８】
この際、埋め込み酸化膜102では、内部で酸素が拡散して、シリコン基板101にまで到達する虞がある。このとき、シリコン基板101には、埋め込み酸化膜102を介して到達した酸素によって、シリコン基板101の表面103（以下、これをシリコン基板表面103と呼ぶ）に酸化シリコン層110が新たに形成され得る。このようにして形成された酸化シリコン層110は、酸素との反応で体積が膨張しており、例えば熱酸化が施される前のシリコン基板101の表面位置（以下、これを表面基準位置と呼ぶ）Oから厚さx膨張し、この厚さx分だけ埋め込み酸化膜102を押し上げる。
【０００９】
ここで、図２０（Ａ）に示したように、ナノワイヤ領域107は、ソース領域105及びドレイン領域106の幅に比べてその幅が極めて狭いことから、当該ナノワイヤ領域107の下方にまで酸素が拡散し易い。これにより、図２２（Ｂ）に示すように、ナノワイヤ109の下方では、ソース領域105及びドレイン領域106の下方に形成される酸化シリコン層110a,110bの厚さよりも、僅かに厚さが厚い酸化シリコン層110cが形成され、その分だけ埋め込み酸化膜102を押し上げる。
【００１０】
その結果、ナノワイヤ109（チャネル層等の伝導経路）は、他の領域よりも埋め込み酸化膜102によって押し上げられ、図２２（Ａ）及び（Ｂ）に示すように、ソース電極形成部112との接続箇所や、ドレイン電極形成部113との接続箇所等、物理的外力（以下、これをストレスと呼ぶ）に対し比較的に弱い箇所で屈曲したり、あるいは過度の変形により断線が生じる虞もあり、電気的な信頼性及び特性が低下という問題があった。
【００１１】
そこで、本発明は以上の問題を考慮してなされたもので、電気的な信頼性及び特性の低下を防止できる半導体基板、ナノワイヤトランジスタ及びその製造方法を提案することを目的とする。
【課題を解決するための手段】
【００１２】
かかる課題を解決するため本発明の請求項１は、活性層とシリコン基板とを絶縁する埋め込み酸化膜を備え、熱酸化が施されることで前記活性層が酸化されてチャネル層が形成される半導体基板において、前記活性層及び前記シリコン基板間に耐酸化性膜を備え、前記耐酸化性膜は、前記熱酸化が施される際に、外部の酸素が前記シリコン基板にまで到達することを妨げることを特徴とするものである。
【００１３】
また、本発明の請求項２は、前記耐酸化性膜には、シリコン窒化物が含まれていることを特徴とするものである。
【００１４】
また、本発明の請求項３は、前記活性層は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムであることを特徴とするものである。
【００１５】
また、本発明の請求項４は、活性層とシリコン基板とを絶縁する埋め込み酸化膜を備え、熱酸化が施されることで、前記活性層が酸化して、ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとが形成されているナノワイヤトランジスタにおいて、前記活性層及び前記シリコン基板間に形成され、前記熱酸化が施された際に、外部の酸素が前記シリコン基板にまで到達することを妨げる耐酸化性膜を備えることを特徴とするものである。
【００１６】
また、本発明の請求項５は、前記耐酸化性膜には、シリコン窒化物が含まれていることを特徴とするものである。
【００１７】
また、本発明の請求項６は、前記活性層は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムであることを特徴とするものである。
【００１８】
また、本発明の請求項７は、熱酸化を施すことで、活性層を酸化させて、ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとが形成されるナノワイヤトランジスタの製造方法において、前記活性層とシリコン基板とを絶縁する埋め込み酸化膜と、前記活性層及び前記シリコン基板間に耐酸化性膜とを有する半導体基板を作製する基板作製ステップと、前記半導体基板に前記熱酸化を施し、前記活性層を酸化させて前記ソース電極形成部、前記ドレイン電極形成部及び前記ナノワイヤを形成する熱酸化ステップとを備え、前記熱酸化ステップでは、前記耐酸化性膜によって、外部の酸素が前記シリコン基板にまで到達することを妨げていることを特徴とするものである。
【００１９】
また、本発明の請求項８は、前記ナノワイヤ形成ステップでは、前記耐酸化性膜にシリコン窒化物が含まれていることを特徴とするものである。
【００２０】
また、本発明の請求項９は、前記ナノワイヤ形成ステップでは、前記活性層が単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムであることを特徴とするものである。
【発明の効果】
【００２１】
本発明の請求項１によれば、耐酸化性膜によりシリコン基板にまで外部の酸素が到達することを妨げることで、シリコン基板の表面において酸化シリコンが形成されることを抑制し、その分だけ当該酸化シリコンの体積膨張によって生じるチャネル層へのストレスを制御できるので、チャネル層形成時の当該ストレスによるチャネル層の意図しない変形又は当該変形によるチャネル層の断線を防止でき、かくして、従来よりも電気的な信頼性及び特性の低下を防止できる。
【００２２】
本発明の請求項４によれば、耐酸化性膜によりシリコン基板にまで外部の酸素が到達することを妨げることで、シリコン基板の表面において酸化シリコンが形成されることを抑制し、その分だけ当該酸化シリコンの体積膨張によって生じるナノワイヤへのストレスを制御できるので、ナノワイヤ形成時の当該ストレスによるナノワイヤの意図しない変形又は当該変形によるナノワイヤの断線を防止でき、かくして、従来よりも電気的な信頼性及び特性の低下を防止できる。
【００２３】
本発明の請求項７によれば、耐酸化性膜によりシリコン基板にまで外部の酸素が到達することを妨げることで、シリコン基板の表面において酸化シリコンが形成されることを抑制し、その分だけ当該酸化シリコンの体積膨張によって生じるナノワイヤへのストレスを制御できるので、ナノワイヤ形成時の当該ストレスによるナノワイヤの意図しない変形又は当該変形によるナノワイヤの断線を防止でき、かくして、従来よりも電気的な信頼性及び特性の低下を防止できる。
【図面の簡単な説明】
【００２４】
【図１】第１の実施の形態によるナノワイヤトランジスタの全体構成を示す概略図である。
【図２】図１のＤ−Ｄ´部分の断面構成を示す概略図である。
【図３】図１のＥ−Ｅ´部分の断面構成を示す概略図である。
【図４】窒化膜が形成されたＳＯＩ基板（ＳＯＩ基板）の製造工程の説明に供する概略図である。
【図５】第１の実施形態によるＳＯＩ加工基板の上面構成と、酸化済ＳＯＩ加工基板の上面構成とを示す概略図である。
【図６】図５（Ａ）のＦ−Ｆ´部分の断面構成と、Ｇ−Ｇ´部分の断面構成と、Ｈ−Ｈ´部分の断面構成を示す概略図である。
【図７】図５（Ｂ）のＩ−Ｉ´部分の断面構成と、Ｊ−Ｊ´部分の断面構成と、Ｋ−Ｋ´部分の断面構成を示す概略図である。
【図８】第１の実施の形態によるナノワイヤトランジスタの製造工程の説明（１）に供する概略図である。
【図９】第１の実施の形態によるナノワイヤトランジスタの製造工程の説明（２）に供する概略図である。
【図１０】第１の実施の形態によるナノワイヤトランジスタの製造工程の説明（３）に供する概略図である。
【図１１】第２の実施の形態によるナノワイヤトランジスタの全体構成を示す概略図である。
【図１２】第２の実施形態によるＳＯＩ加工基板の上面構成と、酸化済ＳＯＩ加工基板の上面構成とを示す概略図である。
【図１３】図１２（Ａ）のＬ−Ｌ´部分の断面構成と、Ｍ−Ｍ´部分の断面構成と、Ｎ−Ｎ´部分の断面構成を示す概略図である。
【図１４】図１２（Ｂ）のＯ−Ｏ´部分の断面構成と、Ｐ−Ｐ´部分の断面構成と、Ｑ−Ｑ´部分の断面構成を示す概略図である。
【図１５】第２の実施の形態によるナノワイヤトランジスタの製造工程の説明（１）に供する概略図である。
【図１６】第２の実施の形態によるナノワイヤトランジスタの製造工程の説明（２）に供する概略図である。
【図１７】第２の実施の形態によるナノワイヤトランジスタの製造工程の説明（３）に供する概略図である。
【図１８】第２の実施の形態によるナノワイヤトランジスタの製造工程の説明（４）に供する概略図である。
【図１９】他の実施の形態によるＳＯＩ基板の断面図である。
【図２０】従来型ＳＯＩ加工基板の上面構成と、図１９（Ａ）のＡ−Ａ´部分の側断面構成とを示す概略図である。
【図２１】図１９（Ａ）のＢ−Ｂ´部分の断面構成を熱酸化させたときの様子を示す概略図である。
【図２２】従来型酸化済ＳＯＩ加工基板の上面構成と、図２１（Ａ）のＣ−Ｃ´部分の側断面構成とを示す概略図である。
【発明を実施するための形態】
【００２５】
以下図面に基づいて本発明の実施の形態を詳述する。
【００２６】
（１）第１の実施の形態
（１−１）ナノワイヤトランジスタの全体構成
図１において、１は本発明のナノワイヤトランジスタを示し、シリコン基板２上に酸化シリコンからなる埋め込み酸化膜３が形成された構成を有し、当該埋め込み酸化膜３上にシリコン窒化膜４が形成された構成を有する。また、ナノワイヤトランジスタ１には、シリコン窒化膜４上にシリコンからなるシリコン層５が形成されており、このシリコン層５に形成されたソース電極７、ドレイン電極８、ゲート絶縁膜９、ゲート電極10及びサイドウォール11を覆うように保護膜12が設けられている。
【００２７】
活性層としてのシリコン層５には、図１のＤ−Ｄ´部分の断面構成を示す図２のように、ほぼ四辺状のソース電極７及びドレイン電極８が上面に形成されており、これらソース電極７とドレイン電極８とを接続する極めて細い棒状のナノワイヤ13がソース電極７及びドレイン電極８間に形成されている。実際上、ソース電極７及びドレイン電極８は、膜厚約５〜15nm程度に形成されており、シリコン層５のソース電極形成部14及びドレイン電極形成部15の上部がそれぞれニッケルシリサイド化されることで形成されている。また、図１及び図２に示すように、ソース電極７及びドレイン電極８間は、ゲート長が約25nm程度に選定され、この極めて短い距離に形成されたナノワイヤ13の一部がチャネル層として機能している。
【００２８】
チャネル層としてのナノワイヤ13は、図１のＥ−Ｅ´部分の断面構成を示す図３のように、ほぼ円形（または多角形）状の断面を有し、その直径が約３〜15nm程度に選定されている。また、このナノワイヤ13は、その周辺にシリコン酸化物からなるゲート絶縁膜９を介在させて、ポリシリコンからなるゲート電極10で完全に、若しくは大部分が囲まれている。なお、図１における16はゲート絶縁膜９を形成する際に形成されたシリコン酸化物である。
【００２９】
耐酸化性膜としてのシリコン窒化膜４は、埋め込み酸化膜３上に形成されており、ナノワイヤトランジスタ１の製造過程において熱酸化を施しシリコン層５を酸化させてソース電極形成部14、ドレイン電極形成部15及びナノワイヤ13を形成する際に、外部からの酸素が埋め込み酸化膜３にまで到達することを妨げるようになされている。
【００３０】
それにより、シリコン窒化膜４は、ナノワイヤトランジスタ１の製造過程において行われる熱酸化処理時に、外部の酸素が埋め込み酸化膜３を介してシリコン基板２の表面（以下、これをシリコン基板表面と呼ぶ）６にまで到達することを妨げ、シリコン基板表面６に酸化シリコンが形成され難くし、酸化シリコンが形成される際に生じる体積膨張を抑制し得るようになされている。
【００３１】
従って、本発明のナノワイヤトランジスタ１では、熱酸化が施されることにより極めて細いナノワイヤ13が形成されているものの、製造過程において、シリコン窒化膜４によりシリコン基板表面６における酸化シリコンの形成が妨げられ、それによってシリコン基板表面６の体積膨張が抑制されていることから、その体積膨張によるナノワイヤ13へのストレスの制御が従来に比べ格段に向上し、当該ストレスによる意図しないナノワイヤ13の変形又は当該変形によるナノワイヤ13の断線をさせることなく、ソース電極７とドレイン電極８とをナノワイヤ13で確実に接続し得る。
【００３２】
かくして、図１に示すナノワイヤトランジスタ１では、ゲート電極10にゲート電圧が印加されるとともに、ソース電極７及びドレイン電極８間にドレイン電圧が印加されることにより、ナノワイヤ13においてソース電極７からドレイン電極８へ電流が確実に流れるように構成されている。
【００３３】
（１−２）ＳＯＩ基板の製造方法
実際上、上述したナノワイヤトランジスタ１は、図４（Ａ）に示すようなＳＯＩ基板20に基づいて製造されている。このＳＯＩ基板20は、シリコン基板２上に埋め込み酸化膜３が形成された支持基板19と、シリコン窒化膜４上にシリコン層５が配置された活性層基板18とからなり、支持基板19の上に活性層基板18が設けられた構成を有している。先ず始めに、このようなＳＯＩ基板20の製造方法について、以下説明する。
【００３４】
この場合、図４（Ｂ）に示すように、シリコンからなるシリコン基板２に熱酸化を施すことによりその表面を酸化させ、当該シリコン基板２上に、例えば膜厚10〜300nmの埋め込み酸化膜３が形成された支持基板19を作製する。
【００３５】
次いで、これとは別に、所定の膜厚でなるシリコン基板2aを用意し、例えばＣＶＤ（Chemical Vapor Deposition）法などの薄膜形成法を用いて、当該シリコン基板2aの表面に酸素透過性を制御できる膜厚(例えば10nm)のシリコン窒化膜４を形成して、活性層基板18を作製する。ここで、この実施の形態では、シリコン窒化膜４の膜厚を10nmとしているが、シリコン窒化膜４を形成する材料の違いによりそれぞれ酸素透過性が異なるため、本発明はこれに限らず、酸素透過性を制御できる膜厚であれば、シリコン窒化膜４にその他種々の膜厚を適用してもよい。
【００３６】
次いで、活性層基板18におけるシリコン窒化膜４の表面18aと、支持基板19における埋め込み酸化膜３の表面19aとには、酸又はアルカリ水溶液に浸漬する親水化処理や、プラズマ照射による親水化処理などその他種々の親水化処理が施され、ＯＨ基で終端されることによって活性化状態となった接合面（図示せず）が形成され得る。
【００３７】
なお、ここで親水化処理とは、接合する２つの基板表面に対して、表面を除去して、結合手を有する原子を露出させたり、或いは基板表面に表面処理を施して当該原子を基板表面に結合させ、基板表面を活性化した状態にする処理である。
【００３８】
次いで、図４（Ｃ）に示すように、活性層基板18の表面18a及び支持基板19の表面19aを、真空中かつ常温において貼り合わせる。実際上、活性層基板18におけるシリコン窒化膜４の表面18aと、支持基板19における埋め込み酸化膜３の表面19aとを対向させ、真空中において、シリコン窒化膜４の表面18aと埋め込み酸化膜３の表面19aとを密着させた状態のまま押圧することにより、シリコン窒化膜４の表面18aと埋め込み酸化膜３の表面19aを常温で貼り合わせる。
【００３９】
なお、この後に、貼り合わされたシリコン窒化膜４の表面18aと埋め込み酸化膜３の表面19aとの接合を更に強固とするために、この状態のまま、例えば700〜1000℃程度の熱処理を行ってもよい。最後に、活性層基板18のシリコン基板2aを研磨することにより、所定の厚さからなるシリコン層５を形成し、これにより、図４（Ａ）に示すようなＳＯＩ基板20を作製できる。
【００４０】
（１−３）ナノワイヤトランジスタの製造方法
次に、上述したＳＯＩ基板20を用いたナノワイヤトランジスタ１の製造方法について、以下説明する。先ず初めに、図５（Ａ）と、この図５（Ａ）のＦ−Ｆ´部分の断面構成を示す図６（Ａ）と、図５（Ａ）のＧ−Ｇ´部分の断面構成を示す図６（Ｂ）と、図５（Ａ）のＨ−Ｈ´部分の断面構成を示す図６（Ｃ）のように、シリコン層５を加工して、ソース領域5a、ドレイン領域5b及びナノワイヤ領域5cを形成したＳＯＩ基板（以下、ＳＯＩ加工基板と呼ぶ）21を作製する。
【００４１】
具体的に、ＳＯＩ基板20からＳＯＩ加工基板21を作製する場合には、埋め込み酸化膜３上のシリコン窒化膜４全面に設けられたシリコン層５に、所定の形状のレジストをマスクにして、シリコン層５をエッチングし、図５（Ａ）に示すようなＳＯＩ加工基板21を製造する。
【００４２】
これにより、シリコン層５には、ソース電極７が形成される四辺状のソース領域5aと、ドレイン電極８が形成される四辺状のドレイン領域5bと、これらソース領域5a及びドレイン領域5b間に一体成形された角柱状のナノワイヤ領域5cとが形成され得る。
【００４３】
次いで、このＳＯＩ加工基板21に対して、乾燥酸素雰囲気中、所定温度（例えば約1000℃）で熱酸化を施すことにより、ソース領域5a、ドレイン領域5b及びナノワイヤ領域5cの周辺がシリコン酸化物となり、図５（Ｂ）に示すようなそれぞれ所定の大きさからなるソース電極形成部14、ドレイン電極形成部15及びナノワイヤ13が形成される。
【００４４】
この際、熱酸化が施されたＳＯＩ加工基板（以下、酸化済ＳＯＩ加工基板と呼ぶ）31では、図５（Ｂ）と、図５（Ｂ）のＩ−Ｉ´部分の断面構成を示す図７（Ａ）と、Ｊ−Ｊ´部分の断面構成を示す図７（Ｂ）と、Ｋ−Ｋ´部分の断面構成を示す図７（Ｃ）のように、露出した側壁側及び上面からシリコン層５が酸化され、ソース電極形成部14、ドレイン電極形成部15及びナノワイヤ13が形成される。
【００４５】
このとき、酸化済ＳＯＩ加工基板31では、埋め込み酸化膜３上にシリコン窒化膜４が形成されていることから、このシリコン窒化膜４によって、外部から酸素が埋め込み酸化膜３にまで到達することを妨げており、当該埋め込み酸化膜３を介してシリコン基板表面６にまで酸素が到達し難くなっている。
【００４６】
このように、酸化済ＳＯＩ加工基板31では、シリコン基板表面６に酸化シリコンが形成し難くなっていることから、当該酸化シリコンが形成されることによってシリコン基板表面６に生じる体積膨張を抑え、シリコン基板表面６の体積膨張によって埋め込み酸化膜３を押し上げることで生じるナノワイヤ13へのストレスを制御し得るようになされている。
【００４７】
かくして、酸化済ＳＯＩ加工基板31では、製造過程において、ナノワイヤ13に対して加わるストレスが格段に低減されていることから、ソース電極形成部14及びナノワイヤ13間や、ドレイン電極形成部15及びナノワイヤ13間における接続箇所等のストレスに対して比較的に弱い箇所でも、当該ストレスに起因したナノワイヤ13の意図しない変形を防止するとともに、過度の変形により生じることによるナノワイヤ13の断線を防止して接続状態を維持させ得るようになされている。
【００４８】
次いで、シリコン層５を熱酸化させた際に上面及び側壁に形成されたシリコン酸化膜32を、図８（Ａ）に示すように、ウェットエッチングにより除去した後、図８（Ｂ）に示すように、熱酸化することによりシリコン層５のソース電極形成部14、ドレイン電極形成部15及びナノワイヤ13周辺を酸化させてゲート絶縁膜９となるゲート絶縁形成膜16を形成する。なお、ゲート絶縁形成膜16としては、シリコン酸化物の他、例えばHf及びLaを始めとする希土類を用いたHfO2、La2O3、ZrO2及びTa2O5などの高誘電率絶縁膜を成膜してもよい。
【００４９】
次いで、外部に露出したシリコン窒化膜４及びゲート絶縁形成膜16の周辺に、例えばＣＶＤ法を用いて、ポリシリコンを堆積させることにより、図８（Ｃ）に示すようなゲート電極形成膜35を形成し、その後、ナノワイヤ13の所定領域にのみゲート絶縁形成膜16及びゲート電極形成膜35を残し、その周辺にある残りのゲート絶縁形成膜16及びゲート電極形成膜35を、レジストを用いたエッチングにより除去する。これにより、図９（Ａ）に示すように、ナノワイヤ13には、ゲート絶縁膜９及びゲート電極10でその周辺が完全に覆われたチャネル層が形成され得る。
【００５０】
次いで、外部に露出した全面にシリコン酸化膜を形成した後、その全面のシリコン酸化膜をエッチバックすることにより、図９（Ｂ）に示すように、ゲート電極10及びゲート絶縁膜９の両側部にサイドウォール11を形成し、図９（Ｃ）に示すように、インプランテーションによって例えばリン又はボロン等の不純物をソース電極形成部14及びドレイン電極形成部15に注入した後、約1000℃で活性化アニールを行ってソース電極形成部14及びドレイン電極形成部15内に当該不純物を拡散・活性化する。
【００５１】
次いで、図１０（Ａ）に示すように、外部に露出したシリコン窒化膜４、シリコン層５、サイドウォール11及びゲート電極10上に、例えばスパッタ法を用いて、ニッケル層37を形成し、その後、熱処理を行うことで、ニッケル層37のニッケルとシリコン層５のシリコンとを反応させることにより、図１０（Ｂ）に示すように、ソース電極形成部14及びドレイン電極形成部15の上部をニッケルシリサイド化させ、ソース電極形成部14及びドレイン電極形成部15の寄生抵抗を低減させたソース電極７及びドレイン電極８を形成する。
【００５２】
次いで、図１０（Ｃ）に示すように、シリコン層５と未反応のニッケル層37を、例えば硫酸過水や、アンモニア過水液等の薬液で除去し、最後に、例えばＣＶＤ法を用いて保護膜12を形成し、外部に露出しているシリコン窒化膜４、ソース電極７、ドレイン電極８、ゲート電極10及びサイドウォール11を保護膜12で覆うことにより、図１に示すような本発明のナノワイヤトランジスタ１を製造することができる。
【００５３】
（１−４）動作及び効果
以上の構成において、本発明のナノワイヤトランジスタ１では、シリコン層５と埋め込み酸化膜３との間にシリコン窒化膜４が予め形成されていることから、製造過程で熱酸化を施しシリコン層５を酸化させてナノワイヤ13を形成する際に、シリコン窒化膜４によって外部から酸素が埋め込み酸化膜３にまで到達することを妨げることができ、その結果、埋め込み酸化膜３を介してシリコン基板表面６にまで酸素が到達し難くなり、シリコン基板表面６に酸化シリコンが形成されることを抑制できる。
【００５４】
これにより、このナノワイヤトランジスタ１では、シリコン基板表面６に酸化シリコンが形成されることによって生じるシリコン基板表面６の体積膨張を抑えることができるので、その分だけシリコン基板表面６の体積膨張によって生じるナノワイヤ13へのストレスを制御でき、ナノワイヤ13の形成時の当該ストレスによるナノワイヤ13の意図しない変形又は当該変形によるナノワイヤ13の断線を防止できる。
【００５５】
以上の構成によれば、ナノワイヤトランジスタ１では、シリコン層５と埋め込み酸化膜３との間にシリコン窒化膜４を形成することにより、当該シリコン窒化膜４によりシリコン基板表面６にまで酸素が到達することを妨げることで、シリコン基板表面６に酸化シリコンが形成されることを抑制し、その分だけ当該酸化シリコンの体積膨張によって生じるナノワイヤ13へのストレスを制御できるので、当該ストレスによるナノワイヤ13の意図しない変形又は当該変形によるナノワイヤ13の断線を防止でき、かくして、電気的な信頼性及び特性の低下を防止できる。
【００５６】
（２）第２の実施の形態
（２−１）ナノワイヤトランジスタの全体構成
図１との対応部分に同一符号を付して示す図１１において、第２の実施の形態によるナノワイヤトランジスタの全体構成について、以下説明する。図１１において、41は第２の実施の形態によるナノワイヤトランジスタを示し、ナノワイヤ54、ソース電極形成部55及びドレイン電極形成部56の厚さが、上述した第１の実施の形態のナノワイヤトランジスタ１と比べて厚く形成される。
【００５７】
このような第２の実施の形態によるナノワイヤトランジスタ41では、製造過程において熱酸化を施して、シリコン層５を酸化させナノワイヤ54、ソース電極形成部55及びドレイン電極形成部56を形成する際、シリコン層５の上面に窒化膜（後述する）を予め形成しておき、当該シリコン層５が過度に酸化されることを窒化膜により抑制し、その結果、ナノワイヤ54、ソース電極形成部55及びドレイン電極形成部56の厚さが、上述した第１の実施の形態のナノワイヤトランジスタ１と比べて厚く形成され得る。
【００５８】
また、このナノワイヤトランジスタ41では、シリコン層５が過度に酸化されることを窒化膜により抑制されていることで、所望の領域のみが酸化され、これにより過度な熱酸化でナノワイヤ54に断線が生じることが防止されている。
【００５９】
（２−２）ナノワイヤトランジスタの製造方法
次に、このナノワイヤトランジスタ41の製造方法について説明する。先ず初めに、図１２（Ａ）に示すように、ソース領域5a、ドレイン領域5b及びナノワイヤ領域5cを有するＳＯＩ加工基板51を作製する。ＳＯＩ加工基板51は、図１２（Ａ）のＬ−Ｌ´部分の断面構成を示す図１３（Ａ）と、図１２（Ａ）のＭ−Ｍ´部分の断面構成を示す図１３（Ｂ）と、図１２（Ａ）のＮ−Ｎ´部分の断面構成を示す図１３（Ｃ）のように、第１の実施の形態で用いたＳＯＩ加工基板21のシリコン層５の上にシリコン酸化薄膜53が形成されているとともに、このシリコン酸化薄膜53上にシリコン窒化膜52が形成されている。
【００６０】
この場合、ＳＯＩ加工基板51の製造方法としては、図４（Ａ）に示したＳＯＩ基板20を作製した後、ＳＯＩ基板20のシリコン層５全面に、例えば熱酸化により厚さの薄いシリコン酸化薄膜53を形成し、このシリコン酸化薄膜53全面に所定厚さのシリコン窒化膜52を形成する。次いで、所定の形状のレジストをマスクにして、シリコン窒化膜52、シリコン酸化薄膜53及びシリコン層５をエッチングし、ソース領域5a、ドレイン領域5b及びナノワイヤ領域5cを形成する。
【００６１】
なお、この実施の形態の場合、シリコン窒化膜52は、厚さ約30〜50nm程度でなり、例えばＣＶＤ法により、シリコン酸化薄膜53上に形成されている。
【００６２】
このようにして、ソース電極７（図示せず）が形成される四辺状のソース領域5aと、ドレイン電極８（図示せず）が形成される四辺状のドレイン領域5bと、これらソース領域5a及びドレイン領域5b間に一体成形された角柱状のナノワイヤ領域5cとが、所定厚さのシリコン窒化膜52に覆われたＳＯＩ加工基板51を製造する。
【００６３】
次いで、乾燥酸素雰囲気中、所定温度（例えば約1000℃）でこのＳＯＩ加工基板51を熱酸化することにより、ソース領域5a、ドレイン領域5b及びナノワイヤ領域5cの周辺をシリコン酸化物とし、図１２（Ｂ）に示すようなそれぞれ所定の大きさからなるソース電極形成部55、ドレイン電極形成部56及びナノワイヤ54を形成する。
【００６４】
このとき、このＳＯＩ加工基板51では、上述した第１の実施の形態と同様に、シリコン層５と埋め込み酸化膜３との間にシリコン窒化膜４が予め形成されていることから、シリコン窒化膜４によって埋め込み酸化膜３を酸素が透過し難くし、シリコン基板表面６に酸化シリコンが形成され難くなっている。これにより、ＳＯＩ加工基板51では、酸化シリコンの形成によるシリコン基板表面６の体積膨張が抑制され、この体積膨張による埋め込み酸化膜３の押し上げが抑制されることにより、この埋め込み酸化膜３の押し上げによって生じるナノワイヤ54へのストレスを制御できる。
【００６５】
これに加え、ＳＯＩ加工基板51は、シリコン層５上にシリコン酸化薄膜53を介してシリコン窒化膜52が設けられていることから、図１２（Ｂ）と、図１２（Ｂ）のＯ−Ｏ´部分の断面構成を示す図１４（Ａ）と、Ｐ−Ｐ´部分の断面構成を示す図１４（Ｂ）と、Ｑ−Ｑ´部分の断面構成を示す図１４（Ｃ）のように、露出した側壁側やシリコン酸化薄膜53側からシリコン層５が酸化されてゆき、極めて細いナノワイヤ54を形成しつつ、ソース電極形成部55、ドレイン電極形成部56及びナノワイヤ54の各上面部分での酸化がシリコン窒化膜52により抑制される。なお、図１４（Ｂ）及び図１４（Ｃ）中の矢印は、酸素の拡散を示したものである。
【００６６】
このようにして熱酸化されたＳＯＩ加工基板（以下、これを酸化済ＳＯＩ加工基板と呼ぶ）61では、シリコン窒化膜52がソース領域5a、ドレイン領域5b及びナノワイヤ領域5cにおける過度の酸化を抑制して、ナノワイヤ54が必要以上に細線化されてしまうことを防止することにより、第１の実施形態によるナノワイヤトランジスタ１のナノワイヤ13に比べてナノワイヤ54が太く形成される。
【００６７】
次いで、シリコン層５の上面に形成したシリコン窒化膜52を、図１４（Ａ）との対応部分に同一符号を付した図１５（Ａ）に示すように、例えば熱リン酸に浸漬させることにより除去する。
【００６８】
この際、酸化済ＳＯＩ加工基板61では、埋め込み酸化膜３に形成されているシリコン窒化膜４のうち、ソース領域5a、ドレイン領域5b、ナノワイヤ領域5c及びシリコン酸化膜32に覆われずに外部に露出しているシリコン窒化膜４も、熱リン酸等に浸漬されて除去され、当該シリコン窒化膜４が除去された領域（以下、これを外部露出領域と呼ぶ）において、埋め込み酸化膜３が外部に露出した構成となり得る。
【００６９】
その後、シリコン層５を熱酸化させた際に上面及び側壁に形成されたシリコン酸化膜32を、図１５（Ｂ）に示すように、ウェットエッチングにより除去した後、図１５（Ｃ）に示すように、熱酸化することによりシリコン層５のソース電極形成部55、ドレイン電極形成部56及びナノワイヤ54周辺を酸化させてゲート絶縁膜９となるゲート絶縁形成膜16を形成する。
【００７０】
この際、この酸化済ＳＯＩ加工基板61では、外部露出領域において、埋め込み酸化膜３が外部に露出し、当該埋め込み酸化膜３から酸素が透過して、シリコン基板表面６に酸化シリコンが僅かに形成され、その分だけシリコン基板表面６の体積膨張が生じてしまう。
【００７１】
しかしながら、酸化済ＳＯＩ加工基板61では、ソース領域5a、ドレイン領域5b、ナノワイヤ領域5c及びシリコン酸化膜32に覆われていた領域にシリコン窒化膜４が形成されていることから、当該シリコン窒化膜４により酸素の透過を妨げ、体積膨張による埋め込み酸化膜３の押し上げを抑制でき、かくして、埋め込み酸化膜３の押し上げによって生じるナノワイヤ54へのストレスを制御できる。
【００７２】
次いで、上述した第１の実施形態と同様にして、ソース電極７、ドレイン電極８、ゲート絶縁膜９、ゲート電極10、サイドウォール11及び保護膜12を形成する。
【００７３】
具体的には、外部に露出した埋め込み酸化膜３及びゲート絶縁形成膜16の周辺に、例えばＣＶＤ法を用いてポリシリコンを堆積させることにより、図１６（Ａ）に示すようなゲート電極形成膜35を形成し、その後、ナノワイヤ54の所定領域にのみゲート絶縁形成膜16及びゲート電極形成膜35を残し、その周辺にある残りのゲート絶縁形成膜16及びゲート電極形成膜35を、レジストを用いたエッチングにより除去する。これにより、図１６（Ｂ）に示すように、ナノワイヤ54には、ゲート絶縁膜９及びゲート電極10でその周辺が完全に覆われたチャネル層が形成され得る。
【００７４】
次いで、外部に露出した全面にシリコン酸化膜を形成した後、その全面のシリコン酸化膜をエッチバックすることにより、図１６（Ｃ）に示すように、ゲート電極10及びゲート絶縁膜９の両側部にサイドウォール11を形成し、図１７（Ａ）に示すように、インプランテーションによって例えばリン又はボロン等の不純物をソース電極形成部55及びドレイン電極形成部56に注入した後、約1000℃で活性化アニールを行ってソース電極形成部14及びドレイン電極形成部15内に当該不純物を拡散・活性化する。
【００７５】
次いで、図１７（Ｂ）に示すように、外部に露出したシリコン窒化膜４、シリコン層５、サイドウォール11及びゲート電極10上に、ニッケル層37を形成し、その後、熱処理を行うことで、ニッケル層37のニッケルとシリコン層５のシリコンとを反応させることにより、図１７（Ｃ）に示すように、ソース電極形成部55及びドレイン電極形成部56の上部をニッケルシリサイド化させ、ソース電極形成部55及びドレイン電極形成部56の寄生抵抗を低減させたソース電極７及びドレイン電極８を形成する。
【００７６】
次いで、図１８に示すように、シリコン層５と未反応のニッケル層37を、例えば硫酸過水や、アンモニア過水液等の薬液で除去し、最後に、例えばＣＶＤ法を用いて保護膜12を形成し、外部に露出している埋め込み酸化膜３、ソース電極７、ドレイン電極８、ゲート電極10及びサイドウォール11を保護膜12で覆うことにより、図１１に示すように、ナノワイヤ54の変形又は断線を防止して、電気的な信頼性及び特性の低下を防止させ得るナノワイヤトランジスタ41を製造することができる。
【００７７】
（２−３）動作及び効果
以上の構成において、ナノワイヤトランジスタ41では、熱リン酸等によりシリコン窒化膜52が除去された後でも、ソース領域5a、ドレイン領域5b、ナノワイヤ領域5c及びシリコン酸化膜32に覆われていた領域にシリコン窒化膜４が形成されていることから、当該シリコン窒化膜４により酸素の透過を妨げ、体積膨張による埋め込み酸化膜３の押し上げを抑制でき、かくして、埋め込み酸化膜３の押し上げによって生じるナノワイヤ54へのストレスを制御できる。
【００７８】
また、ナノワイヤトランジスタ41では、シリコン層５の上部となるシリコン酸化薄膜53上にシリコン窒化膜52が予め形成されていることから、熱酸化が施されシリコン層５を酸化させて極めて細いナノワイヤ54を形成する際、シリコン窒化膜52によってシリコン層５の酸化を抑制させつつ、ソース電極形成部55とドレイン電極形成部56とナノワイヤ54とをシリコン層５に形成できる。
【００７９】
このように、ナノワイヤトランジスタ41では、シリコン窒化膜52によってシリコン層５の酸化を抑制させることで、所定領域のみを酸化させることができ、かくして、ナノワイヤ54が過度に酸化されることによって必要以上に細線化されることを防止できる。
【００８０】
（３）他の実施の形態
なお、本発明は、本実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した実施の形態においては、埋め込み酸化膜３上にシリコン窒化膜４が形成されているＳＯＩ基板20を適用した場合について述べたが、本発明はこれに限らず、耐酸化性膜がシリコン基板と活性層との間に形成されている半導体基板であればその他種々の半導体基板を適用してもよい。
【００８１】
例えば、半導体基板として、図１９（Ａ）に示すように、シリコン基板２上にシリコン窒化膜４を介して埋め込み酸化膜３が形成され、当該埋め込み酸化膜３上にシリコン層５が形成されているＳＯＩ基板22aを適用してもよい。また、図１９（Ｂ）に示すように、シリコン基板２上に埋め込み酸化膜３を介してシリコン層５が形成され、当該埋め込み酸化膜３の間にシリコン窒化膜４が形成されているＳＯＩ基板22bを適用してもよい。
【００８２】
このようなＳＯＩ基板22a,22bでは、シリコン窒化膜４上に埋め込み酸化膜３が形成され、シリコン窒化膜４が埋め込み酸化膜３に覆われていることにより、シリコン窒化膜４が外部に対して非露出状態の構成を有している。これにより、ＳＯＩ基板22a,22bでは、上述した第２の実施の形態において、シリコン窒化膜53を熱リン酸等により除去する際、シリコン窒化膜４がシリコン窒化膜53と一緒に除去されずにシリコン窒化膜４が残っているため、シリコン基板表面６にまで酸素が到達し難くなり、シリコン基板表面６に酸化シリコンが形成されることを抑制できる。従って、ＳＯＩ基板22a,22bでは、シリコン基板表面６に酸化シリコンが形成されることによって生じるシリコン基板表面６の体積膨張を抑えることができるので、その分だけシリコン基板表面６の体積膨張によって生じるナノワイヤ54へのストレスの制御が従来に比較して格段に向上できる。
【００８３】
また、上述した実施の形態においては、耐酸化性膜として、シリコン窒化膜４を適用する場合について述べたが、本発明これに限らず、要は熱酸化の際にシリコン基板表面６への酸素の到達を妨げるような、シリコン酸窒化膜やシリコン窒化物を含んだ種々の耐酸化性膜を適用してもよく、また単層や多層からなる耐酸化性膜を適用してもよい。
【００８４】
さらに、上述した実施の形態においては、活性層として、シリコン層５を適用する場合について述べたが、本発明これに限らず、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウム等その他種々の活性層を適用してもよい。
【００８５】
また、上述した実施の形態においては、チャネル層として、ナノワイヤ13を形成した場合について述べたが、本発明はこれに限らず、単なる平面的なチャネル層等その他種々のチャネル層を形成するようにしてもよい。
【００８６】
また、上述した実施の形態においては、ＳＯＩ基板20を製造する際に、活性層基板18のシリコン基板2aを研磨して所望の厚さのシリコン層５を形成するようにした場合について述べたが、本発明はこれに限らず、ＳＯＩ基板20を製造する際に、水素イオン剥離法（スマートカット法とも呼ばれる）を用いて、所望の厚さのシリコン層５を形成するようにしてもよい。
【００８７】
なお、水素イオン剥離法を用いた場合では、シリコン基板2aに例えば水素イオンなどを注入し、当該シリコン基板2a内部に微小気泡層（封入層）を形成させ、熱処理（剥離熱処理）を施すことで、微小気泡層を劈開面としてシリコン基板2aの一部を薄膜状に剥離し、これによりＳＯＩ基板を作製することができる。
【符号の説明】
【００８８】
１ ナノワイヤトランジスタ
２ シリコン基板
３ 埋め込み酸化膜
４ シリコン窒化膜（耐酸化性膜）
５ シリコン層（活性層）
７ ソース電極
８ ドレイン電極
10 ゲート電極
11 ナノワイヤ（チャネル層）
14 ソース電極形成部
15 ドレイン電極形成部
20 ＳＯＩ基板（半導体基板）
【特許請求の範囲】
【請求項１】
活性層とシリコン基板とを絶縁する埋め込み酸化膜を備え、熱酸化が施されることで前記活性層が酸化されてチャネル層が形成される半導体基板において、
前記活性層及び前記シリコン基板間に耐酸化性膜を備え、
前記耐酸化性膜は、
前記熱酸化が施される際に、外部の酸素が前記シリコン基板にまで到達することを妨げる
ことを特徴とする半導体基板。
【請求項２】
前記耐酸化性膜には、シリコン窒化物が含まれている
ことを特徴とする請求項1記載の半導体基板。
【請求項３】
前記活性層は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムである
ことを特徴とする請求項１又は２記載の半導体基板。
【請求項４】
活性層とシリコン基板とを絶縁する埋め込み酸化膜を備え、熱酸化が施されることで、前記活性層が酸化して、ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとが形成されているナノワイヤトランジスタにおいて、
前記活性層及び前記シリコン基板間に形成され、前記熱酸化が施された際に、外部の酸素が前記シリコン基板にまで到達することを妨げる耐酸化性膜を備える
ことを特徴とするナノワイヤトランジスタ。
【請求項５】
前記耐酸化性膜には、シリコン窒化物が含まれている
ことを特徴とする請求項４記載のナノワイヤトランジスタ。
【請求項６】
前記活性層は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムである
ことを特徴とする請求項４又は５記載のナノワイヤトランジスタ。
【請求項７】
熱酸化を施すことで、活性層を酸化させて、ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとが形成されるナノワイヤトランジスタの製造方法において、
前記活性層とシリコン基板とを絶縁する埋め込み酸化膜と、前記活性層及び前記シリコン基板間に耐酸化性膜とを有する半導体基板を作製する基板作製ステップと、
前記半導体基板に前記熱酸化を施し、前記活性層を酸化させて前記ソース電極形成部、前記ドレイン電極形成部及び前記ナノワイヤを形成する熱酸化ステップとを備え、
前記熱酸化ステップでは、前記耐酸化性膜によって、外部の酸素が前記シリコン基板にまで到達することを妨げている
ことを特徴とするナノワイヤトランジスタの製造方法。
【請求項８】
前記ナノワイヤ形成ステップでは、前記耐酸化性膜にシリコン窒化物が含まれている
ことを特徴とする請求項７記載のナノワイヤトランジスタの製造方法。
【請求項９】
前記ナノワイヤ形成ステップでは、前記活性層が単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムである
ことを特徴とする請求項７又は８記載のナノワイヤトランジスタの製造方法。
【請求項１】
活性層とシリコン基板とを絶縁する埋め込み酸化膜を備え、熱酸化が施されることで前記活性層が酸化されてチャネル層が形成される半導体基板において、
前記活性層及び前記シリコン基板間に耐酸化性膜を備え、
前記耐酸化性膜は、
前記熱酸化が施される際に、外部の酸素が前記シリコン基板にまで到達することを妨げる
ことを特徴とする半導体基板。
【請求項２】
前記耐酸化性膜には、シリコン窒化物が含まれている
ことを特徴とする請求項1記載の半導体基板。
【請求項３】
前記活性層は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムである
ことを特徴とする請求項１又は２記載の半導体基板。
【請求項４】
活性層とシリコン基板とを絶縁する埋め込み酸化膜を備え、熱酸化が施されることで、前記活性層が酸化して、ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとが形成されているナノワイヤトランジスタにおいて、
前記活性層及び前記シリコン基板間に形成され、前記熱酸化が施された際に、外部の酸素が前記シリコン基板にまで到達することを妨げる耐酸化性膜を備える
ことを特徴とするナノワイヤトランジスタ。
【請求項５】
前記耐酸化性膜には、シリコン窒化物が含まれている
ことを特徴とする請求項４記載のナノワイヤトランジスタ。
【請求項６】
前記活性層は、単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムである
ことを特徴とする請求項４又は５記載のナノワイヤトランジスタ。
【請求項７】
熱酸化を施すことで、活性層を酸化させて、ソース電極が形成されるソース電極形成部と、ドレイン電極が形成されるドレイン電極形成部と、前記ソース電極と前記ドレイン電極とを接続するナノワイヤとが形成されるナノワイヤトランジスタの製造方法において、
前記活性層とシリコン基板とを絶縁する埋め込み酸化膜と、前記活性層及び前記シリコン基板間に耐酸化性膜とを有する半導体基板を作製する基板作製ステップと、
前記半導体基板に前記熱酸化を施し、前記活性層を酸化させて前記ソース電極形成部、前記ドレイン電極形成部及び前記ナノワイヤを形成する熱酸化ステップとを備え、
前記熱酸化ステップでは、前記耐酸化性膜によって、外部の酸素が前記シリコン基板にまで到達することを妨げている
ことを特徴とするナノワイヤトランジスタの製造方法。
【請求項８】
前記ナノワイヤ形成ステップでは、前記耐酸化性膜にシリコン窒化物が含まれている
ことを特徴とする請求項７記載のナノワイヤトランジスタの製造方法。
【請求項９】
前記ナノワイヤ形成ステップでは、前記活性層が単結晶シリコン、多結晶シリコン、アモルファスシリコン、シリコンゲルマニウム又はゲルマニウムである
ことを特徴とする請求項７又は８記載のナノワイヤトランジスタの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１２−１９０４８（Ｐ２０１２−１９０４８Ａ）
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願番号】特願２０１０−１５５１３５（Ｐ２０１０−１５５１３５）
【出願日】平成２２年７月７日（２０１０．７．７）
【出願人】（８９９００００６８）学校法人早稲田大学 (602)
【Ｆターム（参考）】
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願日】平成２２年７月７日（２０１０．７．７）
【出願人】（８９９００００６８）学校法人早稲田大学 (602)
【Ｆターム（参考）】
[ Back to top ]