【課題】半導体装置の製造コストを低減することを課題の一とする。半導体装置の開口率
を向上することを課題の一とする。半導体装置の表示部を高精細化することを課題の一と
する。高速駆動が可能な半導体装置を提供することを課題の一とする。
【解決手段】同一基板上に駆動回路部と表示部とを有し、当該駆動回路部は、ソース電極
及びドレイン電極が金属によって構成され、且つチャネル層が酸化物半導体によって構成
された駆動回路用ＴＦＴと、金属によって構成された駆動回路用配線とを有すればよい。
また、当該表示部はソース電極及びドレイン電極が酸化物導電体によって構成され、且つ
半導体層が酸化物半導体によって構成された画素用ＴＦＴと、酸化物導電体によって構成
された表示部用配線とを有すればよい。 （もっと読む）

【課題】開口率の高い表示装置又は素子の面積の大きい半導体装置を提供することを課題
とする。
【解決手段】隣接する画素電極（又は素子の電極）の間に設けられた配線との下方にマル
チゲート構造のＴＦＴのチャネル形成領域を設ける。そして、複数のチャネル形成領域の
チャネル幅の方向を前記画素電極の形状における長尺方向と平行な方向とする。また、チ
ャネル幅の長さをチャネル長の長さよりも長くすることでチャネル形成領域の面積を大き
くする。 （もっと読む）

【課題】水分による電気特性劣化が抑制された半導体装置および半導体装置の作製方法を提供する。
【解決手段】トランジスタを覆う層間絶縁層に接して金属酸化物層が位置する構造とし、金属酸化物層を、アモルファス構造を有する第１の金属酸化物層と、多結晶構造を有する第２の金属酸化物層を含む積層構造とする。アモルファス構造を有する第１の金属酸化物層は結晶粒界が存在せず、また、結晶状態の金属酸化物層と比較して格子間隔が広いため格子間に水分をトラップしやすい。多結晶構造を有する第２の金属酸化物層は、結晶粒界部分を除く結晶部分については緻密な構造を有しており、水分の透過性が非常に低い。このため、第１の金属酸化物層および第２の金属酸化物層を含む金属酸化物層が層間絶縁層に接する構造とすることにより、トランジスタ中への水分の侵入を効果的に防止できる。 （もっと読む）

【課題】アライメント精度良く半導体層を形成し、かつ、プロセス数を増やすことなくトランジスタの素子分離を行うことのできる薄膜トランジスタ、薄膜トランジスタの製造方法及び画像表示装置を提供する。
【解決手段】薄膜トランジスタ５０は、基板１と、基板１上に形成されたゲート電極２と、基板１とゲート電極２とにわたって、これらの上に形成されたゲート絶縁体層４と、ゲート絶縁体層４上に形成された半導体層５と、半導体層５上に形成された保護層６と、ゲート絶縁体層４と半導体層５と保護層６とにわたって、これらの上に形成された、ソース電極７及びドレイン電極８と、を有し、半導体層５における、ソース電極７とドレイン電極８との間のチャネル部を流れる電流の方向の一端５ａは、ソース電極７の一端７ａと一致し、半導体層５における他端５ｂは、ドレイン電極８の一端８ａと一致している。 （もっと読む）

【課題】トランジスタ、ダイオード等の半導体用途に好適な材料を提供する。
【解決手段】ジルコニウムを含ませた酸化物半導体材料は結晶化しやすい材料とすることができ、成膜直後において、結晶構造を有する酸化物半導体膜を形成することができる。従って、酸化物半導体膜の成膜後の加熱処理を省略することができるため、量産に適したプロセスである。具体的には、少なくともインジウムと亜鉛を含む酸化物半導体材料に、４族元素の一つであるジルコニウムを含ませる。少なくともインジウムと亜鉛を含む酸化物半導体材料にジルコニウムを含ませた酸化物半導体材料膜（ＩｎＺｒＺｎＯ_Ｘ膜）を提供する。 （もっと読む）

【課題】剥離前の形状及び特性を保った良好な状態で転置工程を行えるような、剥離工程
を用いて半導体装置及び表示装置を作製できる技術を提供する。よって、より高信頼性の
半導体装置及び表示装置を装置や工程を複雑化することなく、歩留まりよく作製できる技
術を提供することも目的とする。
【解決手段】透光性を有する第１の基板上に光触媒物質を有する有機化合物層を形成し、
光触媒物質を有する有機化合物層上に素子層を形成し、光を第１の基板を通過させて、光
触媒物質を有する有機化合物層に照射し、素子層を前記第１の基板より剥離する。 （もっと読む）

【課題】輝度むらを低減することが可能な表示装置の製造方法を提供する。
【解決手段】基板に、酸化物半導体層を有する薄膜トランジスタを形成する工程と、前記薄膜トランジスタの上層に複数の表示素子よりなる表示領域を形成する工程とを含み、前記酸化物半導体層を形成する工程を、複数の分割部を平面状に継ぎ合わせた酸化物半導体よりなるターゲットと前記基板とを対面させて、スパッタリング法により行い、前記ターゲットの互いに平行な二本の継ぎ目の間隔を、前記継ぎ目に直交する方向において前記表示領域に生じる輝度分布の幅以下とする表示装置の製造方法。 （もっと読む）

【課題】酸化物半導体を用いた半導体装置において、オン電流の低下を抑制すること。
【解決手段】酸化物半導体膜を用いたトランジスタにおいて、ゲート電極と、ゲート電極を覆い、シリコンを含む酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくともゲート電極と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜と電気的に接続するソース電極およびドレイン電極と、を有し、酸化物半導体膜において、ゲート絶縁膜との界面からの厚さが５ｎｍ以下の第１の領域は、シリコンの濃度が１．０原子％以下であり、酸化物半導体膜の第１の領域以外の領域に含まれるシリコンの濃度は、第１の領域に含まれるシリコンの濃度より小さくする。 （もっと読む）

【課題】酸化物半導体膜の被形成面近傍に含まれる不純物の濃度を低減する。また、酸化物半導体膜の結晶性を向上させる。該酸化物半導体膜を用いることにより、安定した電気特性を有する半導体装置を提供する。
【解決手段】ゲート電極と、ゲート電極を覆い、シリコンを含む酸化物を含むゲート絶縁膜と、ゲート絶縁膜と接し、少なくとも前記ゲート電極と重畳する領域に設けられた酸化物半導体膜と、酸化物半導体膜と接続するソース電極およびドレイン電極と、を有し、酸化物半導体膜における、ゲート絶縁膜との界面からの厚さが５ｎｍ以下の第１の領域において、シリコンの濃度が１．０原子％以下であり、酸化物半導体膜の第１の領域以外の領域に含まれるシリコンの濃度は、第１の領域に含まれるシリコンの濃度より小さく、少なくとも第１の領域内に、結晶部を含む半導体装置である。 （もっと読む）

【課題】酸化物半導体層へ酸素を効率よく供給し、トランジスタ特性を向上することが可能な薄膜トランジスタおよびこれを備えた表示装置および電子機器を提供する。
【解決手段】本技術の薄膜トランジスタは、基板上に設けられたゲート電極と、ゲート電極に対応する位置にチャネル領域を有する酸化物半導体層と、チャネル領域を覆うチャネル保護膜と、チャネル保護膜の両側の酸化物半導体層上に設けられたソース電極およびドレイン電極と、少なくともソース電極およびドレイン電極上に設けられた保護膜と、酸化物半導体層に設けられ、保護膜と同一の構成材料が充填された１または２以上の凹部とを備える。 （もっと読む）

【課題】トランジスタのオン特性を向上させて、半導体装置の高速応答、高速駆動を実現する際に、信頼性の高い構成を提供する。
【解決手段】酸化物半導体層、第１の導電層及び第２の導電層の積層によって構成されるソース電極層又はドレイン電極層、ゲート絶縁層、及びゲート電極層が順に積層されたコプレナー型のトランジスタにおいて、該ゲート電極層は、該第１の導電層と該ゲート絶縁層を介して重畳し、該第２の導電層と前記ゲート絶縁層を介して非重畳とする。 （もっと読む）

【課題】良好な特性を備えた、新たな構造の半導体装置を提供することを目的の一とする。
【解決手段】酸化物半導体層と、酸化物半導体層と電気的に接続するソース電極およびドレイン電極と、酸化物半導体層、ソース電極およびドレイン電極を覆うゲート絶縁層と、ゲート絶縁層上のゲート電極と、を有し、ソース電極およびドレイン電極は、その側面が酸化された酸化領域を有する半導体装置である。なお、ソース電極およびドレイン電極の酸化領域は、３００ＭＨｚ以上３００ＧＨｚ以下の高周波電力、および、酸素とアルゴンの混合ガスを用いたプラズマ処理により形成されたものであることが望ましい。 （もっと読む）

【課題】酸化物半導体を含み、高速動作が可能なトランジスタを提供する。または、該トランジスタを含む信頼性の高い半導体装置を提供する。
【解決手段】下地絶縁層中に埋め込まれ、上面の少なくとも一部が下地絶縁層から露出した電極層上に、一対の低抵抗領域及びチャネル形成領域を含む酸化物半導体層を設け、電極層において、または、酸化物半導体層の低抵抗領域であって電極層と重畳する領域において、酸化物半導体層の上層に設けられる配線層との電気的な接続を行うトランジスタを提供する。 （もっと読む）

【課題】トランジスタのオン特性を向上させて、半導体装置の高速応答、高速駆動を実現する際に、信頼性の高い構成を提供する。
【解決手段】ソース電極層４０５ａ及びドレイン電極層４０５ｂの端部と、ゲート電極層４０１の端部とを重畳させ、更に酸化物半導体層４０３のチャネル形成領域となる領域に対して、ゲート電極層４０１を確実に重畳させることで、トランジスタのオン特性を向上させる。また、絶縁層４９１中に埋め込み導電層を形成し、埋め込み導電層４８１ａ，４８１ｂと、ソース電極層４０５ａ及びドレイン電極層４０５ｂとの接触面積を大きくとることで、トランジスタのコンタクト抵抗を低減する。ゲート絶縁層４０２のカバレッジ不良を抑制することで、酸化物半導体層４０３を薄膜化し、トランジスタの微細化を実現する。 （もっと読む）

【課題】画素電極間の距離が大きくて印刷に適し、しかも画素電極間の距離が大きい場合でも所望の表示を行うことができること。
【解決手段】薄膜トランジスタアレイは、絶縁基板１上に、少なくともゲート電極２と、ゲート絶縁膜３と、ソース電極４と、ドレイン電極５と、前記ドレイン電極５に接続された画素電極９と、ソース電極４とドレイン電極５との間に形成された半導体層６と、を有する薄膜トランジスタを、複数のゲート電極２がゲート配線２ａに接続され、複数のソース電極４がソース配線４ａに接続された状態でマトリクス状に配置した薄膜トランジスタアレイであって、隣り合う画素電極９の間の部分を線とし、複数の前記線が交わる部分を節として表したときに、画素電極９の配置が、１つの前記節に３本の前記線がつながる配置となる。 （もっと読む）

【課題】電気特性が良好で信頼性の高いトランジスタ及び当該トランジスタを用いた表示
装置を提供する。
【解決手段】チャネル領域に酸化物半導体を用いたボトムゲート型のトランジスタであっ
て、加熱処理により脱水化または脱水素化された酸化物半導体層を活性層に用い、該活性
層は、微結晶化した表層部の第１の領域と、その他の部分の第２の領域で形成されている
。この様な構成をした酸化物半導体層を用いることにより、表層部からの水分の再侵入や
酸素の脱離によるｎ型化や寄生チャネル発生の抑制、及びソース電極及びドレイン電極と
の接触抵抗を下げることができる。 （もっと読む）

【課題】塗布開始場所以外の場所からの結晶成長を防止し、配向度の高い有機半導体薄膜を形成できるようにする。
【解決手段】有機半導体材料を含むインク１１の塗布開始場所からインク１１を乾燥させ、インク１１中の有機半導体材料を結晶化させて有機半導体薄膜１５を形成する。このとき、ノズル部２として、基板１２の表面と対向する先端面２ｆを構成するオーバハング部を有したノズル胴体部２ａと、ノズル胴体部２ａの先端面２ｆから基板１２側に突出すると共に一方向を長手方向として延設された吐出口２ｇを有する溶液吐出部２ｃとを備えたものを用いる。そして、溶液吐出部２ｃの下端を基板１２から離間させた状態でインク１１を吐出し、吐出されたインク１１にて溶液吐出部２ｃと基板１２の間に液溜まりを形成しつつ、ノズル部２を吐出口２ｇの長手方向に対する垂直方向に移動させることによりインク１１をライン状に塗布する。 （もっと読む）

【課題】印刷法を用いて薄膜トランジスタを製造する場合において、前処理などを必要とせずに微細パターンを形成可能であり、トランジスタ特性の面内均一性に優れるとともに、インキの利用効率に優れた薄膜トランジスタの製造方法を提供する。
【解決手段】絶縁性の基板上に形成されたゲート電極４１、ゲート絶縁膜、ソース電極４３、ドレイン電極４４、半導体層４５及び封止層４６を有する薄膜トランジスタ１を製造する薄膜トランジスタの製造方法であって、インキ供給手段を用いて凹凸パターンが形成された印刷用版にインキを供給するインキ供給工程と、インキの予備乾燥を経た後に凸版を用いて非画線部のインキ液膜を除去するインキ液膜除去工程と、印刷用版上に残った画線部のインキ液膜を基板４０に転写して、半導体層４５及び封止層４６のうち少なくとも一方を形成するインキ液膜転写工程を有する。 （もっと読む）

【課題】ＴＦＴを有するバイオセンサを用いて顕微鏡観察と同時に生体関連物質の信号情報を取得する場合に、その信号情報を正確に取得することができる透明バイオセンサを提供する。
【解決手段】透明基材１と、透明基材１上に設けられた透明な薄膜トランジスタ素子部Ａ及び透明な生体関連物質感応部Ｂとを有し、その薄膜トランジスタ素子部Ａが有するゲート電極２を、薄膜トランジスタ素子部Ａを構成する酸化物半導体膜４に対する紫外線カット機能を有するように構成して、上記課題を解決した。このゲート電極２を、(i)紫外線カット材料を含む透明電極、(ii)紫外線カット材料からなる透明電極、及び、(iii)前記酸化物半導体膜のバンドギャップよりも小さいバンドギャップを持つ透明電極、のいずれかであるように構成する。 （もっと読む）

【課題】高開口率を得るために形成する層間絶縁膜のパターニング性、歩留まりを向上させ、生産性に優れた薄膜トランジスタアレイを提供する。
【解決手段】ゲート絶縁膜２上には、ゲート電極１１に重なる位置に、ドレイン電極１６と、ソース電極１７と、を隔てて設けてあり、ドレイン電極１６には、画素電極１５を接続し、ソース電極１７には、ソース配線１８を接続してある。また、ゲート絶縁膜２上には、ドレイン電極１６及びソース電極１７の双方に重なるように、半導体層３を設けてある。ゲート絶縁膜２上には、画素電極１５の一部を露出させた状態で、ソース電極１７、ソース配線１８、ドレイン電極１６、画素電極１５、半導体層３を封止する一層目封止層４を設け、一層目封止層４上には、ソース電極１７及びソース配線１８に重なる位置に、二層目封止層５を設けてある。 （もっと読む）