【解決手段】
ＦｉｎＦＥＴＳ及びトライゲートトランジスタのような三次元トランジスタ構造が、強化されたマスキング形態によって形成することができ、それによりバルク半導体材質内での自己整合手法によるドレイン及びソース区域（２１１Ｄ，２１１Ｓ）、フィン（２１０）並びに分離構造（２０８Ａ）の形成が可能になる。基本フィン構造（２１０）を画定した後、プレーナトランジスタ構造の高度に効率的な製造技術を用いることができ、それにより三次元トランジスタ構造の総合的な性能を更に高めることができる。 （もっと読む）

【課題】Ｎチャネル絶縁ゲート型電界効果トランジスタのシリコンのチャネル領域に引張応力を効果的に印加することを可能とし、また寄生トランジスタの移動度を高めることを可能にする。
【解決手段】シリコン基板１１と、前記シリコン基板１１に区画された素子形成部１２と、前記素子形成部１２に形成されたＮチャネル絶縁ゲート型電界効果トランジスタ２０と、前記シリコン基板１１に形成されていて前記素子形成部１２の側部を囲む溝部１３と、前記溝部１３内に絶縁材料が埋め込まれて形成された素子分離部１４と、少なくとも前記Ｎチャネル絶縁ゲート型電界効果トランジスタ２０のチャネル長Ｌ方向と平行な前記溝部１３の側面に形成されたシリコンゲルマニウムエピタキシャル成長層１５を有する。 （もっと読む）

【解決手段】 パターニングされた金属フィーチャの上方に誘電体エッチストップ層を選択的に形成する方法を開示する。実施形態には、当該方法に従って形成されたエッチストップ層をゲート電極の上方に設けているトランジスタが含まれる。本発明の特定の実施形態によると、ゲート電極の表面上に金属を選択的に形成して、当該金属をケイ化物またはゲルマニウム化物に変換する。他の実施形態によると、ゲート電極の表面上に選択的に形成された金属によって、ゲート電極の上方にシリコンまたはゲルマニウムのメサを触媒成長させる。ケイ化物、ゲルマニウム化物、シリコンメサ、またはゲルマニウムメサの少なくとも一部を酸化、窒化、または炭化して、ゲート電極の上方にのみ誘電体エッチストップ層を形成する。 （もっと読む）

超高純度ハフニウム含有有機金属化合物を使用して高Ｋ（誘電率）膜を作るためのプロセスが、開示される。高純度ハフニウム含有有機金属化合物で作られた高Ｋ膜を組み込むデバイスもまた、述べられる。
（もっと読む）

【課題】簡単化した集積機構を備えた二重仕事関数半導体デバイスおよびその製造方法を提供する。
【解決手段】二重仕事関数半導体デバイスは、第１実効仕事関数を有する第１ゲートスタック１１１を含む第１トランジスタと、第１実効仕事関数とは異なる第２実効仕事関数を有する第２ゲートスタック１１２を含む第２トランジスタとを備える。第１ゲートスタック１１１は、第１ゲート誘電体キャップ層１０４、ゲート誘電体ホスト層１０５、第１金属ゲート電極層１０６、バリア金属ゲート電極層１０７、第２ゲート誘電体キャップ層１０８、第２金属ゲート電極層１０９を含む。第２ゲートスタック１１２は、ゲート誘電体ホスト層１０５、第１金属ゲート電極層１０６、第２ゲート誘電体キャップ層１０８、第２金属ゲート電極層１０９を含む。第２金属ゲート電極層１０９は、第１金属ゲート電極層１０６と同じ金属組成からなる。 （もっと読む）

【課題】本発明は、効果的な高速動作が可能な半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明の一実施形態による半導体装置は、ｎ型Ｓｉ基板２に埋め込まれ、チャネルを挟んで離間して形成されたソースおよびドレインと、チャネル上に形成されたゲートとを備え、ソースおよびドレインは、ＳｉＣ３と、ＳｉＣ３の全面上に形成され、チャネルに応力を与えることが可能な半導体材料よりなるｐ型ＳｉＧｅとの積層からなることを特徴とする。 （もっと読む）

【課題】ゲート長が膜厚で規定された縦型の半導体装置であって、良好な信頼性のゲート絶縁膜を備え、微細化が容易な半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１０の基板１１上の、チャネル領域３２に対応する領域を
除いた領域を種結晶領域として用い、チャネル領域３２を迂回する形で、
基板１１上に選択エピタキシャル成長又は固相エピタキシャル成長によってゲートとなる単結晶膜を結晶成長させる。この単結晶膜をＣＭＰで窒化膜１９の膜厚に規定し、この単結晶膜と絶縁膜からなる積層膜に、チャネルとなる任意の大きさの開口を形成する。この開口形成時にできた、単結晶膜の端面を酸化させることによりゲート酸化膜を形成する。 （もっと読む）

【課題】金属ゲート電極を有する二重仕事関数半導体デバイスの製造方法を提供する。
【解決手段】該製造方法は、第１領域１０１及び第２領域１０２を有する基板１００を設けること、第１領域に第１半導体トランジスタ１０７を作製すること、第２領域に第２半導体トランジスタ１０８を作製すること、第１サーマルバジェットを第１半導体トランジスタに備わる少なくとも第１ゲート誘電体キャッピング層１１４ａに作用し、第２サーマルバジェットを第２半導体トランジスタに備わる少なくとも第２ゲート誘電体キャッピング層１１４ｂに作用すること、を備える。 （もっと読む）

【課題】高耐圧の半導体装置の耐圧を低下させることなく寸法を縮小することを課題とする。
【解決手段】半導体基板上に形成したリサーフ領域を含むドレインドリフト領域を備える半導体装置であり、ドレインドリフト領域がゲート長方向に波型（ウェーブ）状の下面形状を有することにより上記課題を解決する。 （もっと読む）

【課題】 厚いＣＥＳＬ膜を用いてもＣＥＳＬ膜やその上の層間絶縁膜に生じるボイドを回避し、高い駆動電流と高い信頼性を実現する。
【解決手段】 半導体基板１０上にゲート絶縁膜１２を介してゲート電極１３を形成し、ゲート電極１３を挟んで基板の表面部にソース／ドレイン領域１８を形成してなるＭＯＳＦＥＴを有する半導体装置であって、ゲート部のゲート長方向の側部に形成された側壁絶縁膜１７と、ソース／ドレイン領域１８上に形成された合金層１９と、側壁絶縁膜１７の側部に設けられ、ゲート長方向の断面で見た基板表面と成すテーパ角度が側壁絶縁膜１７よりも小さいテーパ調整用絶縁膜２１と、ゲート部、側壁絶縁膜１７及びテーパ調整用絶縁膜２１を覆うように形成された、チャネルに歪みを与えるための応力付与用絶縁膜２２と、応力付与用絶縁膜２２上に形成された層間絶縁膜２５とを備えた。 （もっと読む）

【課題】高耐圧の半導体装置のオン抵抗を低減し、かつ寸法を縮小することを課題とする。
【解決手段】半導体基板上に形成したリサーフ領域を含むドレインドリフト領域を備える半導体装置であり、ドレインドリフト領域及び／又はリサーフ領域がゲート幅方向に波型（ウェーブ）状の下面形状の拡散領域を有することにより上記課題を解決する。 （もっと読む）

【課題】 キーホール・シームの形成を排除した信頼性が高い高アスペクト比のコンタクト構造体を含む半導体構造を提供する。
【解決手段】 キーホール・シームの形成は、本発明においては、誘電体材料内部に存在する高アスペクト比のコンタクト開口部内に高密度化貴金属含有ライナを設けることによって排除される。高密度化貴金属含有ライナは拡散バリアの上に配置され、これら両方の要素は、本発明のコンタクト構造体の導電性材料を、下層の半導体構造体の導電性材料から分離する。本発明の高密度化貴金属含有ライナは、第１の抵抗率を有する貴金属含有材料の堆積、及び、堆積した貴金属含有材料の抵抗率をより低い抵抗率に減少させる高密度化処理プロセス（熱又はプラズマ）を、堆積した貴金属含有材料に施すことによって形成される。 （もっと読む）

【課題】コンタクト構造物の形成方法及びこれを利用した半導体装置の製造方法を提供する。
【解決手段】コンタクト領域１０３を有する対象体１００上に絶縁層１０６を形成した後、絶縁層１０６をエッチングしてコンタクト領域１０３を露出させる開口を形成する。露出されたコンタクト領域１０３上にシリコン及び酸素を含む物質膜を形成した後、シリコン及び酸素を含む物質膜上に金属膜を形成する。シリコン及び酸素を含有する物質膜と金属膜を反応させて、少なくともコンタクト領域１０３上に金属酸化物シリサイド膜１２１を形成した後、金属酸化物シリサイド膜１２１上の開口を埋める導電膜を形成する。コンタクト領域とコンタクトとの間に金属、シリコン、及び酸素が三成分系を成す金属酸化物シリサイド膜を均一に形成することができるため、改善された熱安定性及び電気的特性を有する。 （もっと読む）

【課題】微細プロセスよりも前に個片化用の溝を形成した場合でも、微細プロセスにおけるフォトリソグラフィで使用するフォトレジストを均一に形成することを可能にする。
【解決手段】配列された複数の素子形成領域ＡＲ１を含むｐ型半導体層１０３における隣り合う素子形成領域ＡＲ１間に平行な２つの溝ＴＲを形成し、個片化時には２つの溝ＴＲの間に形成された凸部１２０を切断する。この構成により、スクライブ領域ＳＲ全体に溝ＴＲを形成する必要が無くなるため、溝ＴＲの幅を例えばダイシングブレードの厚さやレーザスポットの径よりも小さくすることが可能となる。この結果、微細プロセスよりも前に個片化用の溝を形成した場合でも、微細プロセスにおけるフォトリソグラフィで使用するフォトレジストを均一に形成することが可能となる。 （もっと読む）

【課題】チャネル移動度の低下を防止して、パンチスルーストッパを形成する。
【解決手段】半導体基板１００と、前記半導体基板上に形成され、長手方向と短手方向とを有し、順に積層されたボロンを含むシリコン炭化膜とシリコン膜とを有する半導体層１１０と、少なくとも前記半導体層の前記短手方向の側面に形成されたゲート電極１５０と、前記半導体層に形成され、前記ゲート電極の前記長手方向に隣接して形成されたソース・ドレイン領域１１１、１１２と、前記半導体層の側面であって、前記ゲート電極と前記半導体基板との間に形成された素子分離絶縁膜１３０と、を備える。 （もっと読む）

【課題】高い反転層キャリア移動度を有するシングルメタルＣＭＩＳＦＥＴを提供する。
【解決手段】半導体装置は、半導体基板と、半導体基板上に形成されたｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタとを具備し、ｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタは、半導体基板上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極層を夫々備え、ｐチャネルＭＩＳトランジスタとｎチャネルＭＩＳトランジスタのゲート電極における、少なくともゲート絶縁膜と接する最下層は、ＴａとＣを含む同一組成を有し、ＣとＴａとの合計に対するＴａのモル比（Ｔａ／（Ｔａ＋Ｃ））が０．５より大であり、最下層は同一配向性を有することを特徴とする。 （もっと読む）

【課題】 高誘電率ゲート絶縁膜を用い、ＰＭＯＳ、ＮＭＯＳに適したしきい値電圧を有するＣＭＯＳＦＥＴを実現する。
【解決手段】 潮解性のあるランタン酸化膜をキャップ膜として用いずに、ハフニウムを含有する絶縁膜１１１を形成する前にシリコン酸化膜１０４上にランタンを含有する絶縁膜を形成して、ハフニウムを含有する絶縁膜１１１で保護するとともに、エッチングによりダメージを受けたＰＭＯＳ領域にＳｉＧｅ層１０８をエピタキシャル成長させることによって、ＰＭＯＳ、ＮＭＯＳそれぞれに適したしきい値電圧を有する構造を形成する。 （もっと読む）

【課題】ゲート絶縁膜や層間絶縁膜を熱的に安定な高誘電率絶縁膜から構成し、半導体装置を製造する際の熱処理を経ても、前記高誘電率絶縁膜の、他の構成部材との反応を抑制し、前記半導体装置の特性変動を抑制する。
【解決手段】側壁をSiO₂、SiN及びSiONの少なくとも一つから構成し、上部絶縁膜又はゲート絶縁膜を、希土類金属、Y、Zr、及びHfからなる群より選ばれる少なくとも一つの金属M、Al及びSiの酸化物から構成し、金属Mに対するSiの個数比Si/Mを、金属MとAlとの複合酸化物中のSiO₂固溶限における比率以上であるとともに、前記上部絶縁膜又は前記ゲート絶縁膜の誘電率をAl₂O₃と一致する比率以下とし、金属Mに対するAlの個数比Al/Mを、Alの作用で金属Mの酸化物の結晶化を抑制する比率以上であるとともに、金属Mの作用でAl₂O₃の結晶化を抑制する比率以下として、半導体装置を構成する。 （もっと読む）

【課題】ＮＦＥＴのチャネル領域に対して引っ張り応力を誘起することが可能な材料の組合せを提供する。
【解決手段】半導体装置は、半導体層および第１格子定数を有する第１材料上に形成された電界効果型トランジスタを具備する。電界効果型トランジスタは、第１材料上のゲート絶縁体と、ゲート絶縁体上に設けられた導電性のゲートと、ゲートの下方の第１材料内に配置されたチャネル領域と、ソース領域と、ドレイン領域とを有する。ソース領域およびドレイン領域は、実効的な格子定数が第１材料よりも小さい第２材料から少なくとも一部が形成され、半導体層内のチャネル領域の両側に配置され、第２材料はチャネル領域に引っ張り応力を誘起する。 （もっと読む）

【課題】高い動作性能と高い信頼性とを同時に実現しうる新しい構造の半導体装置を提供する。
【解決手段】結晶性半導体で構成されるソース領域１０１、ドレイン領域１０３に挟まれた活性領域１０２において、局所的にゲルマニウムを添加することでＳｉ_ｘＧｅ_１−ｘ領域１０５を形成する。このＳｉ_ｘＧｅ_１−ｘ領域１０５とゲルマニウムが添加されなかったＳｉ領域１０６とのバンド構造の差を利用して、ドレイン側からソース側に向かって広がる空乏層を効果的に抑止する。 （もっと読む）