【課題】微細化に対して有利な半導体装置およびその製造方法を提供する。
【解決手段】半導体装置は、半導体基板の主表面中に設けられた第１絶縁膜２１と、前記第１絶縁膜上に設けられ前記第１絶縁膜の構成元素と所定の金属元素との化合物を主成分とし前記第１絶縁膜よりも比誘電率が高い第１高誘電体膜２２−１とを少なくとも備えたゲート絶縁膜１２と、前記ゲート絶縁膜上に設けられ、ＣｕまたはＣｕを主成分とするゲート電極１３と、前記ゲート電極を挟むように前記半導体基板中に隔離して設けられたソースまたはドレイン１５とを具備する。 （もっと読む）

【課題】 ポリメタルゲート構造及びデュアルゲート構造のゲート電極を有する半導体装置において、ポリシリコン層中の不純物の相互拡散を防止すると共に、Ｎ型ポリメタルゲート電極とＰ型ポリメタルゲート電極の抵抗を共に低くすることが可能な半導体装置の製造方法を提供する。
【解決手段】 Ｐ型ポリメタルゲート電極１０ｐが、Ｐ型ポリシリコン層１０４ｐと、Ｐ型ポリシリコン層１０４ｐ上に不連続に配置された複数のタングステンシリサイド（ＷＳｉ_２）粒子１０５ｇからなるＷＳｉ_２層１０５と、ＷＳｉ_２層１０５の不連続部分に露出したＰ型シリコン層１０４ｐ上及びＷＳｉ_２層１０５（ＷＳｉ_２粒子１０５ｇ）表面に連続的に形成されたシリコン膜１０６と、窒化タングステン（ＷＮ）層１０７と、タングステン（Ｗ）層１０８とを備えて構成される。 （もっと読む）

【課題】薄いニッケル膜を用いてシリコンゲルマニウム層をシリサイド化する場合であっても、シート抵抗の上昇や接合リーク電流の増加を抑制し得る半導体装置の製造方法を提供する。
【解決手段】半導体基板３４上にゲート電極５４ｐを形成する工程と、ゲート電極の両側の半導体基板内にソース／ドレイン拡散層６４ｐを形成する工程と、ソース／ドレイン拡散層にシリコンゲルマニウム層１００ｂを埋め込む工程と、シリコンゲルマニウム層の上部にアモルファス層１０１を形成する工程と、アモルファス層上にニッケル膜６６を形成する工程と、熱処理を行い、ニッケル膜とアモルファス層とを反応させることにより、シリコンゲルマニウム層上にシリサイド膜１０２ｂを形成する工程とを有している。 （もっと読む）

【課題】 半導体装置の製造方法に関し、閾値電圧のシフトが少ないフルシリサイドゲート電極をもつ半導体装置を容易に実現できるようにする。
【解決手段】 基板１上に絶縁膜２ａ、２ｂ及び第１のポリシリコン層３ａ、３ｂをこの順に積層して形成する工程と、イオン注入法を適用することに依って第１のポリシリコン層３ａ、３ｂ中に不純物を導入する工程と、第１のポリシリコン層３ａ、３ｂ上に第２のポリシリコン層１１ａ、１１ｂを形成する工程と、第２のポリシリコン層１１ａ、１１ｂの表面側から第１のポリシリコン層３ａ、３ｂと絶縁膜２ａ、２ｂとの界面側に至るまで全てをシリサイド化してフルシリサイドのゲート電極を形成する。 （もっと読む）

【課題】 工程数を可及的に低減し得るとともに低温環境で所望の化合物を形成し得るシリコン化合物の形成方法を提供する。
【解決手段】 チャンバ１の内部に配設するとともにＳｉとの化合物を形成し得る元素を含む材料で形成した被エッチング部材１１を、相対的に高温に保持した状態でハロゲンガスのラジカルを作用させることにより前記材料とハロゲンとの化合物である前駆体２４のガスを形成する一方、Ｓｉ界面を露出させて前記チャンバ１内に収納した基板３の温度を相対的に低温に保持することにより前記前駆体２４を前記基板３のＳｉ界面に吸着させ、その後Ｓｉ界面に吸着させた前記前躯体２４に前記ハロゲンガスのラジカルを作用させてこの前躯体２４を還元することにより前記材料とＳｉとの化合物を形成する。 （もっと読む）

【課題】 シリサイド膜の底面とｐｎ接合界面との間の距離を広く保つことが可能であり、しかも制御性よく半導体装置を製造することが可能な製造方法を提供する。
【解決手段】 第１導電型の半導体領域８１上に形成された第２導電型の半導体領域８７上に第１のシリサイド膜８９を形成する工程と、第１のシリサイド膜上に（Ｓｉ−Ｈ）基を含むシリコン化合物膜９０を塗布によって形成する工程と、熱処理により第１のシリサイド膜に含まれる金属とシリコン化合物膜に含まれるシリコンとを反応させて第２のシリサイド膜９１を形成する工程とを備える。 （もっと読む）

【課題】 ゲート電極および不純物拡散層にシリサイド膜が形成された半導体装置において、不純物拡散層のシリサイド膜の異常成長や凝集を抑える。
【解決手段】 半導体装置１００は、シリコン基板１０２と、シリコン基板１０２上に形成され、ゲート電極１３２を含む半導体素子と、ゲート長方向の断面において、シリコン基板１０２の半導体素子が形成された領域の両側方に形成された不純物拡散層１２１（または１２２）と、不純物拡散層１２１（または１２２）表面に形成され、第１の金属のシリサイド化合物により構成された第１のシリサイド膜１３０と、ゲート電極１３２の少なくとも表面に形成され、第１の金属のシリサイド化合物よりシリサイド化の温度が低い第２の金属のシリサイド化合物により構成された第２のシリサイド膜１３１と、を含む。 （もっと読む）

【課題】 ナノワイヤーＣＨＥＭＦＥＴセンサ機構を製造する方法を提供する。
【解決手段】シリコン基板３４を用意する工程と、上記シリコン基板上に多結晶ＺｎＯシード層４２を堆積する工程と、上記多結晶ＺｎＯシード層にパターンを形成し、エッチングする工程と、上記多結晶ＺｎＯシード層および上記シリコン基板上に絶縁層４６を堆積する工程と、上記絶縁層にパターンを形成およびエッチングし、ソース領域およびドレイン領域に対する接触孔を形成する工程と、上記接触孔を金属化し、上記ソース領域および上記ドレイン領域に対する接点５４，５６を形成する工程と、誘電層５８を堆積し、上記絶縁層および上記接点を封止する工程と、上記封止した層にパターンを形成およびエッチングし、多結晶ＺｎＯシード層を露出する工程と、上記露出したＺｎＯシード層上においてＺｎＯナノ構造６６を成長させ、ＺｎＯナノ構造体センサ装置を形成する工程と、を含む。 （もっと読む）

【課題】 転写膜の汚染や分解・変質を生じないレーザ転写による薄膜形成方法を実現する。
【解決手段】 本発明のレーザ転写による薄膜形成方法では、レーザ光９を透過するガラス基板１上に、照射されるレーザ光９によりアブレーションされるアブレーション層（第１の有機膜）２、カーボンブラックを混入させてレーザ光９を遮蔽する効果を持たせた有機膜（第２の有機膜）３、及びグルコースオキシターゼを含む薄膜（酵素膜）からなる転写膜４が順次積層された転写基板５を用意する。この転写基板５の転写膜４と、被転写基板であるｐ型シリコン基板（回路基板）６を、回路基板６上に設けたスペーサ７を介して対向させる。その後、ガラス基板１側からアブレーション層２にレーザ光９を照射することで、転写膜４ａを回路基板６側に転写する。 （もっと読む）

制御された仕事関数を備えるメタルゲート（３０）を有する半導体構造を形成する方法である。この方法は、チャネルによって分離された活性領域（１２）を備えた基板およびチャネル上および絶縁層（２０）内の一時的ゲート（１６）を有するプレカーサを形成するステップを含んでいる。この一時的ゲート（１６）を除去して、絶縁層（２０）中に底面およびサイドウォールを備える凹部（２２）を形成する。非シリコン金属を含んでいるメタル層（２６）を、この凹部（２２）にたい積する。このメタル層（２６）中にシリコンを導入し、メタル層（２６）上にメタルをたい積する。シリコンの導入は、熱的シラン処理により行われる。この熱的シラン処理は、メタル層（２６）をたい積する前、後、またはその前後に実行される。メタル層（２６）中に導入するシリコンの量によって、形成されるメタルゲート（３０）の仕事関数を制御する。
（もっと読む）

【課題】 サリサイドプロセスにおけるシリサイド細線化を防ぎ、設計により近い理想的なシリサイド寸法が確保できるポリサイドゲート電極を有する半導体装置及びその製造方法を提供する。
【解決手段】 基板１１上にシリコン酸化膜等のゲート絶縁膜１３、ポリシリコン層１４を順次形成する。このポリシリコン層１４を選択的に除去してポリシリコンパターン１４１を形成し、側壁として絶縁膜１６を形成する。その後、ポリシリコンパターン１４１の上部を所定厚さＴ１だけ除去する。これにより、絶縁膜１６の上部をポリシリコンパターン１４１の上面よりも高くする。所定厚さＴ１は、破線に示すように、ポリシリコンパターン１４１上に形成しようとするシリサイド層１９の側部が絶縁膜１６の上部で保護されるような形態となるように設定される。 （もっと読む）

【課題】 ゲートリーク電流の低減。
【解決手段】 本発明による半導体の製造方法は、基板を設ける工程と、誘電体層を基板の上に形成する工程と、アモルファス半導体層を誘電体層の上に成長させる工程と、アモルファス半導体層に不純物をドープする工程と、そして高温処理工程をアモルファス層に施して前記アモルファス半導体から結晶化層を形成する工程とを備える。 （もっと読む）

一態様では、シリコン層（112'）に第１の熱処理を施し、このシリコン層（112'）上に金属積層体（110'）を形成し、この金属積層体に第２の熱処理を施すことによって、トランジスタのゲートを形成する。第１の熱処理は、急速熱アニールステップを含み、第２の熱処理は、急速窒化ステップを含む。本発明により得られたるゲートは、シリコン層と金属積層体との間で比較的低い界面接触抵抗を示し、そのため、このゲートを高速デバイスで使用すると有利である。
（もっと読む）

【課題】 絶縁ゲート型半導体装置の製造方法に関し、ゲート電極を簡単な製造工程で結晶性の高い単結晶半導体で構成する。
【解決手段】 貼り合わせ用単結晶半導体基板４に剥離用元素５をイオン注入したのち、貼り合わせ用単結晶半導体基板４のイオン注入側が貼り合わせ面となるように絶縁膜３を形成した素子形成用単結晶半導体基板１に貼り合わせ、次いで、熱処理を行って貼り合わせ用単結晶半導体基板４を注入した元素の濃度ピーク位置近傍で剥離したのち、素子形成用単結晶半導体基板１側に残存した貼り合わせ用単結晶半導体基板４の残部６をゲート電極状にエッチングする。 （もっと読む）

互いに重ねて堆積させたいくつかの金属層（８,９,１３；８,１２,１３）として形成したゲート電極（１５,１６）を有するＭＯＳトランジスタを備える半導体デバイスの製造方法。この方法では、シリコン本体（１）に、ゲート誘電体層（７）を備えるシリコン活性領域（４,５）およびこれらの領域を互いに絶縁するフィールド分離領域（６）を形成する。次いで、第１の金属層（８）を堆積させ、活性領域（４）の一部の位置でその層中に局所的に窒素を導入する。次いで、第１の金属層上に第２の金属層（１３）を堆積させ、その後それらの金属層中にゲート電極をエッチングする。第１の金属層中に窒素を導入する前に、第１の金属層上に窒素透過性の第３の金属補助層（９）を堆積させる。したがって、その下にあるゲート電極に損傷を与える危険なく、第１の金属層を窒化することができる。金属の仕事関数を実質的に変えることが可能であるとともに、ＮＭＯＳおよびＰＭＯＳを備える半導体デバイスが実現される。
（もっと読む）

【課題】 ＮチャネルＭＩＳＦＥＴのゲート電極およびＰチャネルＭＩＳＦＥＴのゲート
電極が共に適切な仕事関数を持ち、しきい値電圧の制御が容易な絶縁ゲート型電界効果ト
ランジスタを含む半導体装置を実現する。
【解決手段】 本発明の絶縁ゲート型電界効果トランジスタを含む半導体装置は、第１の
素子領域に形成されると共に、ゲート電極膜におけるゲート絶縁膜に接する領域が、タン
グステンシリサイドで構成されたＮチャネルＭＩＳＦＥＴと、第２の素子領域に形成され
ると共に、ゲート電極膜が、白金シリサイド及びタングステンシリサイドと同じ構成材料
でかつＮチャネルＭＩＳＦＥＴのゲート電極膜よりもシリコン含有量が少ないタングステ
ンシリサイドで構成されたＰチャネルＭＩＳＦＥＴを有し、ＮチャネルＭＩＳＦＥＴのゲ
ート電極膜の仕事関数が、ＰチャネルＭＩＳＦＥＴのゲート電極膜の仕事関数よりも小さ
い。 （もっと読む）

【課題】 ゲート電極中への砒素のイオン注入を抑制することができる半導体装置を提供する。
【解決手段】 本発明の半導体装置は、半導体基板上の素子形成領域にゲート絶縁膜を介して形成された砒素を含むシリコン膜５とＮｉシリサイド層１１の積層構造からなるゲート電極５と、ゲート電極５の側面に形成された絶縁膜６、７からなるサイドウォール８と、ゲート電極５の両側の素子形成領域に形成された砒素を含むソース及びドレイン層９、１０と、ソース及びドレイン層９、１０上に形成されたＮｉシリサイド層１１′とを備えている。また、ゲート電極５内に含まれる砒素のピーク濃度が、ソース及びドレイン層９、１０に含まれる砒素のピーク濃度の１０分の１以下であることを特徴としている。 （もっと読む）

【課題】 高誘電率ゲート絶縁膜を用いるＦＥＴ及びその製造方法において、閾値電圧の制御性を向上する。
【解決手段】 基板１０１上に、高誘電率ゲート絶縁膜１１０を形成した後、高誘電率ゲート絶縁膜１１０上にゲート電極１１１ａを形成する。次に、少なくともゲート電極１１１ａをマスクとして基板１０１にＮ型不純物を導入し、Ｎ型イクステンション領域１１３を形成する。続いて、少なくともゲート電極１１１ａをマスクとして、基板１０１におけるＮ型イクステンション領域１１３の下にＰ型不純物を導入することにより、Ｐ型ポケット領域１１４を形成する。ここで、Ｎ型イクステンション領域１１３に対するＮ型不純物としての砒素（Ａｓ）の導入量を、高誘電率ゲート絶縁膜１１０の膜厚に基づいて定められる所定値以下である範囲に設定する。 （もっと読む）

【課題】非シリサイド領域形成用の絶縁膜をウエットエッチングすることで生じる、分離絶縁膜の後退やサイドウオールの後退を防止する。
【解決手段】ポリシリコン膜表面およびシリコン基板表面を露出させる第１工程と、レジストパターンニングする第２工程と、レジスト膜５をマスクにして酸素イオンあるいは窒素イオンを注入し、レジスト膜５が存在しない領域のポリシリコン膜表面およびシリコン基板表面に酸素イオンあるいは窒素イオンを導入する第３工程と、レジスト膜５を除去する第４工程と、シリコン基板１上に高融点金属膜６を堆積した後に第１の熱処理を行って、イオン注入領域以外の領域のポリシリコン膜表面およびシリコン基板表面をシリサイド化して高融点金属シリサイド層７を形成する第５工程と、イオン注入領域上の高融点金属膜６を除去する第６工程とを含む。 （もっと読む）

【課題】 ｎ型不純物が導入されたレジスト膜を除去する工程において、異常生成物の発生を抑制することができる技術を提供する。
【解決手段】 ポリシリコン膜１５上にレジスト膜１６を形成した後、このレジスト膜１６に対して露光・現像することにより、レジスト膜１６をパターニングする。パターニングは、ポリシリコン膜１５のゲート電極形成領域に開口部１７が形成されるように行う。次に、パターニングしたレジスト膜１６をマスクにして、開口部１７から露出したポリシリコン膜１５内にリンを注入する。このとき、マスクであるレジスト膜１６にもリンが注入されて硬化層１６ａが形成される。次に、酸素ガスおよびフォーミングガスを導入して硬化層１６ａおよびレジスト膜１６を除去する。ここで、酸素ガスとフォーミングガスとの混合ガスに対するフォーミングガスの体積比率を５％以上３０％以下にする。 （もっと読む）