【課題】電気的特性の優れた絶縁層や半導体層を備えた高品質のＭＯＳ型半導体等の電子デバイス材料の製造方法。
【解決手段】単結晶シリコンを主成分とする被処理基体上にＣＶＤ処理を施して絶縁膜を形成する工程と、前記被処理基体を、複数のスロットを有する平面アンテナ部材（ＳＰＡ）を介して処理ガスにマイクロ波を照射することにより生成したプラズマに晒し、このプラズマを用いて前記絶縁膜を改質する工程と、を含む。 （もっと読む）

【課題】ゲート電極の全領域がシリサイド化されたＭＯＳトランジスタの性能を向上することが可能な技術を提供する。
【解決手段】半導体基板１上にｎＭＯＳトランジスタ５のゲート絶縁膜８及びゲート電極９をこの順で積層して形成する。半導体基板１の上面内にｎＭＯＳトランジスタ５のソース・ドレイン領域６を形成する。ゲート電極９の全領域をシリサイド化した後に、ソース・ドレイン領域６をシリサイド化する。このように、ゲート電極５のシリサイド化の後にソース・ドレイン領域６をシリサイド化することによって、ゲート電極５のシリサイド化での熱処理によって、ソース・ドレイン領域６でシリサイドが凝集することがない。よって、ソース・ドレイン領域６の電気抵抗を低減し、接合リークを低減できる。その結果、ｎＭＯＳトランジスタ５の性能が向上する。 （もっと読む）

【課題】製造プロセスを煩雑にすることなく、閾値が異なるＭＯＳ構造のそれぞれのゲート電極に適した材料を採用して閾値を適切に制御でき、かつゲート電極からチャネル領域への拡散を顕著としない技術を提供する。
【解決手段】ＰＭＯＳトランジスタＱＰはゲート電極ＧＰ及びこれとゲート絶縁膜５を介して対峙するＮ型ウェル３１を、ＮＭＯＳトランジスタＱＮはゲート電極ＧＮ及びこれとゲート絶縁膜５を介して対峙するＰ型ウェル３２を、それぞれ有している。ゲート電極ＧＮは金属層６４２／多結晶シリコン層６３で構成される一方、ゲート電極ＧＰは金属層６４１／多結晶シリコン層６３の積層構造を備えている。金属層６４２は金属層６４１よりも薄い。 （もっと読む）

【課題】ＭＯＳトランジスタを備える半導体素子及びその製造方法を提供する。
【解決手段】第１導電型の第１チャンネルが形成される第１ＭＯＳトランジスタ、及び第１導電型とは異なる第２導電型の第２チャンネルが形成される第２ＭＯＳトランジスタを有するＣＭＯＳトランジスタを備える半導体素子において、第１ＭＯＳトランジスタは、第１ゲート絶縁膜、及び第１ゲート絶縁膜上に形成され、第１金属と第２金属との合金からなる第１金属合金層を備える第１ゲート電極を備える半導体素子である。 （もっと読む）

【課題】 インパクトイオン化現象によるMOSトランジスタの特性変動を低減し、安定した電気的特性を得ることのできる半導体装置の製造方法を提供する。
【解決手段】 CMOS半導体集積回路などのMOSトランジスタを含み、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置において、閾値調節のための不純物がイオン注入される領域を制限することで、ゲート電極直下おけるドレイン側の半導体基板表面近傍を低不純物濃度層とする。 （もっと読む）

【課題】動作電圧の変動が少なく、正常に動作する半導体装置を提供すること。
【解決手段】表面チャネル型ｎＭＯＳＦＥＴ構造を備えたトランジスタ構造および表面チ
ャネル型ｐＭＯＳＦＥＴ構造を有備えたトランジスタ構造を有するデュアルゲート型周辺
トランジスタと、リセスチャネル構造を備えたｎＭＯＳＦＥＴ構造を有するセルトランジ
スタと、を含む半導体装置であって、前記セルトランジスタ中のゲート電極を構成するＮ
型ポリシリコン層に含まれるＮ型不純物の濃度が、略一定である半導体装置。 （もっと読む）

【課題】高速動作を実現する半導体装置及びその製造方法を提供することである。
【解決手段】上記の課題を解決した半導体装置は、半導体基板の第１の導電型領域上に絶縁膜を介して形成されたゲート電極と、前記ゲート電極の側面に形成された第１の側壁と、前記第１の側壁の側面に形成された第２の側壁と、前記第２の側壁の下方に形成され、第２の導電型の第１の不純物層を含み、ゲルマニウムを含む半導体層と、前記第２の側壁の外側の領域に形成され、前記第１の不純物層より多量の第２の導電型不純物を含む第２の不純物層と、前記第２の不純物層上に形成されたシリサイド層とを具備する。 （もっと読む）

【課題】 CMOS半導体集積回路などのMOSトランジスタを含み、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置におけるインパクトイオン化現象によるMOSトランジスタの特性変動を低減し、安定した電気的特性を得ることを特徴とする半導体装置の製造方法を提供することを目的とする。
【解決手段】 CMOS半導体集積回路などのMOSトランジスタを含み、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置の製造において、低不純物濃度であるソースドレイン部のシリコン表面近傍の不純物濃度を低くすることにより、MOSトランジスタの動作において発生するインパクトイオン化現象を低減させ、MOSトランジスタの特性変動を低減する。さらに、上記工程をMOSトランジスタの閾値電圧調整用イオン注入と同時に行なうことにより、工程数の増加を抑えるとともに高精度かつ低コストで短TATな半導体装置の製造方法を提供することを特徴とする。 （もっと読む）

パワーＭＯＳＦＥＴのゲート電極（７）とｎ^＋型ドレイン領域（１５）との間に介在するオフセットドレイン領域を二重オフセット構造とし、ゲート電極（７）に最も近いｎ⁻型オフセットドレイン領域（９）の不純物濃度を相対的に低く、ゲート電極（７）から離間したｎ型オフセットドレイン領域（１３）の不純物濃度を相対的に高くする。これにより、従来は互いにトレードオフの関係にあったオン抵抗（Ｒｏｎ）と帰還容量（Ｃｇｄ）を共に小さくすることができるので、増幅素子をシリコンパワーＭＯＳＦＥＴで構成したＲＦパワーモジュールの小型化と電力付加効率の向上を図ることができる。
（もっと読む）

半導体プロセス及び結果として得られるトランジスタであって、このプロセスでは、取り出し導電スペーサ（１４６，１５０）をゲート電極（１１６）の各側に形成する。取り出し導電部（１４６，１５０）及びゲート電極１１６を個別にドープして、これらの構造の各々がｎ型またはｐ型になるようにする。ソース／ドレイン領域（１５６）は、ソース／ドレイン領域がスペーサ（１４６，１５０）のいずれかの側に横方向に配置されるようにイオン注入により形成される。スペーサ（１４６，１５０）には、第１注入角のイオン注入（１３２）を使用して第１取り出しスペーサ（１４６）に不純物をドープし、そして第２注入角のイオン注入（１４０）を使用して第２取り出しスペーサ（１５０）に不純物をドープすることにより個別に不純物をドープすることができる。一実施形態では、異なる不純物のドーピングが行われる取り出しスペーサ（１４６，１５０）を使用することにより、しきい値調整用のチャネルイオン注入を行なう必要を無くすことができる。
（もっと読む）

【課題】半導体基板と半導体基板上に形成されたドープされた導電膜を含む半導体素子を提供する。
【解決手段】拡散バリヤ膜がドープされた導電膜上に形成される。拡散バリヤ膜は、非晶質半導体物質を含む。オーミックコンタクト膜が拡散バリヤ膜上に形成される。金属バリヤ膜がオーミックコンタクト膜上に形成される。金属膜が金属バリヤ膜上に形成される。これにより、界面抵抗を所望の範囲内に維持できながら、オーミックコンタクト膜下部の導電体にドープされた不純物が外部に拡散することを効果的に防止できて、多層構造を採用した半導体素子の反転キャパシタンス特性などを向上させることができる。 （もっと読む）

【課題】 高誘電率材料からなるゲート絶縁膜を有するＭＩＳトランジスタであって、閾値の制御性が良好である半導体装置およびその製造方法を提供する。
【解決手段】 本発明の半導体装置は、半導体層１０と、
前記半導体層１０の上方に設けられた高誘電率ゲート絶縁膜２２と、
前記高誘電率ゲート絶縁膜２２の上に設けられたゲート電極２４と、
前記半導体層１０に設けられ、ソース領域またはドレイン領域となる不純物領域２８と、を含み、
前記ゲート電極２４は、前記高誘電率ゲート絶縁膜の構成元素の少なくとも１種と結合しがたい材質からなる第１ゲート電極層２４を含む。 （もっと読む）

二重ゲート電極（６０，５０）及びそれを形成する方法を述べた。第１の金属／シリコンのゲート積層と第１のゲート誘電体（４０）とが第１のドープされた領域の上に形成される。金属／ゲート積層（６０，５０）は第１のゲート誘電体（４０）上の金属部（５０）と、金属部（５０）上の第１のゲート部（６０）とからなる。シリコンゲート（６０）と第２のゲート誘電体（４０）は第２のドープされた領域の上に形成される。一実施例において、第１と第２のゲート部はＰ＋にドープされたシリコン・ゲルマニウムであり、金属部はＴａＳｉＮである。他の実施例において、第１と第２のゲート部はＮ＋にドープされたポリシリコンであり、金属部はＴａＳｉＮである。図５は概要を示す。
（もっと読む）

この発明は、ソース−ドレインｃＭＯＳトランジスタの置換技術に関する。プロセスは、装置一式を利用して基板材料に窪みをエッチングして、その後、別のものに堆積することに関する。エッチングとその後の堆積とを、大気に曝すことなく、同じ反応器でなす方法が開示される。置換ソース―ドレインアプリケーション用のソース―ドレイン窪みのイン・サイチューエッチングは、現行のエックス・サイチューエッチングに対して幾らかの利点を提供する。トランジスタ駆動電流は、（１）ａｓエッチングされた表面が大気に曝されると、シリコンエピ層界面の汚染が削減されること、（２）エッチング窪みの形状に対する正確制御、により向上する。堆積は、選択的／非選択的方法を含む、様々な技術によりなされてもよい。ブランケット堆積の場合、性能重要領域のアモルファス堆積を避ける基準も提示される。 （もっと読む）

【課題】 炭化珪素基板を用いたＰチャネルＭＯＳ電界効果トランジスタにおいて、高いチャネル移動度を得ることを目的とする。
【解決手段】 Ｎ型の炭化珪素からなる領域が形成された半導体基板と、該半導体基板のＮ型領域上に形成されたゲート酸化膜と、該ゲート酸化膜上に形成されたゲート電極と、前記ゲート酸化膜とゲート電極に隣接して配置されたトランジスタを構成するＰ型不純物領域からなるソースとドレイン領域を備えた半導体装置において、前記ゲート酸化膜中に１×１０^１９個ｃｍ^−３〜１×１０^２０個ｃｍ^−３の範囲の水素又は水酸基（ＯＨ）を含むことを特徴とする半導体装置及び同半導体装置を製造する方法において、Ｈ_２Ｏ（水）を含む雰囲気で熱酸化することによりゲート酸化膜を形成することを特徴とする半導体装置の製造方法。 （もっと読む）

一態様では、シリコン層（112'）に第１の熱処理を施し、このシリコン層（112'）上に金属積層体（110'）を形成し、この金属積層体に第２の熱処理を施すことによって、トランジスタのゲートを形成する。第１の熱処理は、急速熱アニールステップを含み、第２の熱処理は、急速窒化ステップを含む。本発明により得られたるゲートは、シリコン層と金属積層体との間で比較的低い界面接触抵抗を示し、そのため、このゲートを高速デバイスで使用すると有利である。
（もっと読む）

【課題】耐電圧性に優れたスイッチング素子群が占めるチップ上の占有面積を減少させて、電気熱変換素子駆動用半導体装置のより一層の高集積化を達成できる半導体装置の製造方法を提供する。
【解決手段】ｐ型半導体基体１の一主表面にｎ型ウエル領域２を形成する工程と、ｎ型ウエル領域２上にゲート絶縁膜２０３を形成する工程と、ゲート絶縁膜２０３上にゲート電極４を形成する工程と、ゲート電極４をマスクとしてｐ型不純物をドーピングする工程と、ｐ型不純物を拡散してｐ型ベース領域６を形成する工程と、ゲート電極４をマスクとしてｐ型ベース領域６の表面側にｎ型ソース領域７を、またｎ型ウエル領域２の表面側にゲート電極４からオフセットさせてｎ型ドレイン領域８，９を形成する工程とを有する半導体装置の製造方法。 （もっと読む）

【課題】 ゲート電極下の絶縁膜の実装時のストレスによるクラックの発生を防止できるようにした半導体装置及びその製造方法、半導体装置の設計方法を提供する。
【解決手段】 シリコン基板１に設けられたトランジスタと、このトランジスタを覆うようにシリコン基板１上に設けられた層間絶縁膜２１と、層間絶縁膜２１上にＡｌパッド３１を介して設けられたバンプ電極４１とを有し、バンプ電極４１下方の領域のシリコン基板１には、トランジスタとしてゲート電極１１の周縁部下のシリコン酸化膜が当該ゲート電極１１の中央部下のシリコン酸化膜よりも厚いＭＯＳトランジスタ１０のみが設けられ、それ以外の領域のシリコン基板１には、トランジスタとしてゲート電極の中央部下からその周縁部下にかけてのシリコン酸化膜の厚さが均一なＭＯＳトランジスタ７０が設けられている。 （もっと読む）

【課題】 簡便な方法で製造することができ、しきい値電圧が適正な範囲に設定された半導体装置を提供する。
【解決手段】 第一の発明の半導体装置は、相補型であり、半導体基板、ｐ型半導体装置およびｎ型半導体装置を具備する。ｐ型半導体装置は、半導体基板上のｎ型半導体層と、ｎ型半導体層上面に形成され、ｎ型半導体層上面から下方に向けてｐ型ドーパントが補誤差関数で分布するｐ型ドーパント拡散領域と、ｐ型ドーパント拡散領域上に形成され、Ｈｆを含む第１のゲート絶縁膜と、第１のゲート絶縁膜上に形成され、ｐ型半導体化合物を有する第１のゲート電極と、ｐ型ドーパント拡散領域をゲート長方向に挟み、ｐ型ドーパント拡散領域に比して深くｎ型半導体層上面に形成された第１のソース・ドレイン領域と、を備えることを特徴とする。 （もっと読む）

基板を用意する工程であって、この基板に形成される誘電体層と、この誘電体層に形成され金属含有ゲート電極層と、を有するゲートスタックを含む当該基板を用意する工程；プラズマ中でプロセスガスから低エネルギー励起ドーパント種を生成する工程；および、前記ゲートスタックにドーパントを取り込むため、前記ゲートスタックを前記励起ドーパント種に晒す工程；を含む、半導体装置の製造工程におけるゲートスタックを処理する方法。この方法は、ゲートスタックの仕事関数を調整するために利用することができる。
（もっと読む）