【課題】 低コストで製造が可能な低オン抵抗且つ高耐圧な半導体装置及びその製造方法を提供する。
【解決手段】 Ｐ型の半導体基板１上に形成された、Ｎ型のウェル領域２と、ウェル領域２内に形成されたＰ型のボディ領域３と、ボディ領域３内に形成されたＮ型のソース領域６と、ウェル領域２内において、ボディ領域３とは離間して形成されたＮ型のドレイン領域８と、ボディ領域３の一部上層を含む領域に形成されたゲート絶縁膜１２と、ゲート絶縁膜１２上層に形成されたゲート電極９と、ウェル領域２内において、ボディ領域３の底面に接触すると共に、半導体基板１面と平行方向にドレイン領域８の下方領域に延在するＰ型の埋め込み拡散領域４と、を備える。 （もっと読む）

【課題】 トレンチ構造を有する横型半導体装置の駆動能力を向上させる。
【解決手段】 ウェルには、ゲート幅方向にウェルに凹凸を設けるためのトレンチ部が形成されており、絶縁膜を介して、トレンチ部の内部及び上面部にゲート電極が形成されている。ゲート電極のゲート長方向の一方の側にはソース領域が形成されており、他方の側にはドレイン領域が形成されている。ソース領域とドレイン領域は、何れも、トレンチ内部に充填された不純物を含む多結晶シリコンからの不純物拡散によって形成され、ゲート電極の底部近傍（トレンチ部の底部近傍）の深さまで形成されている。このように、ソース領域とドレイン領域を深く形成することで、ゲート電極部位で浅い部分に集中して流れていた電流がトレンチ部の全体に一様に流れるようになり、ウェルに形成された凹凸によって実効的なゲート幅が広がる。この結果、半導体装置のオン抵抗が低下し、駆動能力が高まる。 （もっと読む）

【課題】溝の形状を維持しながらバリを除去するとともに、溝内壁におけるシリコン表面のダメージを除去することが可能な半導体装置の製造方法、及び該製造方法によって製造された半導体装置を提供する。
【解決手段】基板１に埋設領域Ｍを形成して素子分離を行なう工程と、基板１に溝７ａ，７ｂ，７ｃのパターンを形成する工程と、溝７ａ，７ｂ，７ｃ内壁に保護膜８を形成する工程と、異方性の強い条件でエッチバックすることにより、溝７ａ，７ｂ，７ｃのゲート垂直方向側壁７ｄの一部に保護膜８を残しながら、溝７ａ，７ｂ，７ｃのゲート平行方向内壁７ｅの保護膜８を除去する工程と、保護膜８の除去によってシリコンが露出した領域に水素ベーク処理を行って、溝７ａ，７ｂ，７ｃのパターン形成の際に副生されたバリ１ａ，１ａを除去する工程と、を少なくとも有することを特徴とする。 （もっと読む）

【課題】仕事関数が所望の値に制御されたメタルゲート電極を備える半導体装置を提供する。
【解決手段】半導体基板２上に、ゲート絶縁膜４を介して、Ｎ等を含有する仕事関数制御層５、ＳｉまたはＡｌを含んだ中間層６、およびＭｏＮ層等の低抵抗層７が積層された構造を有するメタルゲート電極を形成する。その形成時には、ゲート絶縁膜４上に仕事関数制御層５、中間層６および低抵抗層７の各層の積層後、ゲート加工を行い、ＬＤＤ領域９、サイドウォール８およびソース・ドレイン領域１０を順に形成して、半導体基板２に導入した不純物の活性化アニールを行う。仕事関数制御層５と低抵抗層７との間に中間層６を設けたことにより、仕事関数制御層５へのあるいは仕事関数制御層５からのＮ等の拡散が抑制され、その仕事関数の変動が抑制されるようになる。 （もっと読む）

【課題】所定の耐圧で、所定のＯＮ抵抗を得ることができる実用可能なリサーフ型ＬＤＭＯＳを提供する。
【解決手段】第１導電型不純物の半導体層と、半導体層に形成の局所絶縁層７と、局所絶縁層を挟んで、第２導電型不純物のドレイン層８、ソース層１１と、局所絶縁層上からソース層に至る半導体層上のゲート電極１３と、を備えた半導体素子において、ドレイン層下、局所絶縁層下、およびゲート電極下の半導体層に、第２導電型不純物をドレイン層より低濃度の低濃度拡散層と、ゲート電極と半導体層の間に、ゲート電極のソース層側端部から局所絶縁層に向かって、局所絶縁層に達することなく延在した第１のゲート絶縁膜と、ゲート電極と半導体層の間に、局所絶縁層の他の側の端部からソース層に向かって延在して第１のゲート絶縁膜に接続された、膜厚が第１のゲート絶縁膜の膜厚より厚く、局所絶縁層の膜厚の半分よりも薄い第２のゲート絶縁膜と、を有する。 （もっと読む）

【課題】素子特性に優れた微細な半導体装置を提供する。
【解決手段】半導体基板と、半導体基板に形成されたトレンチ内の絶縁体からなる素子分離領域と、このトレンチ内の絶縁体に囲まれた半導体領域およびその上に形成された単結晶シリコン層を含む活性領域と、この単結晶シリコン層上に形成されたゲート絶縁膜と、前記活性領域を跨ぐようにゲート絶縁膜上に設けられたゲート電極と、このゲート電極の両側の、前記活性領域に設けられた拡散層と、を有する半導体装置。 （もっと読む）

【課題】製造コストを抑えつつ、ソース又はドレインと基板との間に生じる接合容量を低減できるようにした半導体装置の製造方法及び半導体装置を提供する。
【解決手段】シリコン基板１にＭＯＳトランジスタを形成する半導体装置の製造方法であって、シリコン基板１に素子分離膜３を形成する工程と、シリコン基板１上にゲート絶縁膜５を介してゲート電極７を形成する工程と、ゲート電極７と離間して、シリコン基板１上から素子分離膜３上にかけて引出電極９を形成する工程と、ゲート電極７と引出電極９とにより平面視で挟まれた領域のシリコン基板１に不純物を導入してＳ／Ｄ層１１を形成する工程と、Ｓ／Ｄ層１１上から引出電極９の少なくとも側面にかけてシリサイド２３を形成する工程と、を含む。 （もっと読む）

【課題】通常の絶縁膜の形成に用いる抵抗加熱炉をそのまま使用し、特別なガスなどを使うことなく信頼性の高い絶縁膜をシリコンウェーハ上に形成する方法及び該方法により絶縁膜の形成された半導体素子を提供する。
【解決手段】シリコンウェーハを雰囲気ガス中で熱処理することにより絶縁膜を形成する絶縁膜の形成方法において、前記雰囲気ガスは窒素で希釈した酸素を使用し、前記熱処理は、前記雰囲気ガスの下、抵抗加熱炉を使用して７００〜９００℃の温度で前記シリコンウェーハに熱処理を施し、前記絶縁膜として１０ｎｍ以下の膜厚のシリコン酸化膜を形成する絶縁膜の形成方法。 （もっと読む）

【課題】チャネル領域に加わる歪み量を所定範囲に維持しつつ、寄生抵抗を低減し、ショートチャネル特性を改善することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、ゲート電極の側面にオフセットスペーサを形成する工程と、オフセットスペーサをマスクとして、オフセットスペーサ及びゲート電極下の領域を残して半導体基板をエッチングする工程と、エッチングされた半導体基板上に、半導体基板と格子定数の異なる結晶からなる第１の濃度の導電型不純物を含む第１エピタキシャル層を形成する工程と、第１エピタキシャル層を表面から半導体基板側に向かって、チャネル領域に隣接した部分を所定の深さまでエッチングする工程と、エッチングされた第１エピタキシャル層の上に、第１の濃度より高い第２の濃度の導電型不純物を含む第２エピタキシャル層を形成する工程と、を備える。 （もっと読む）

【課題】縦型絶縁ゲート型電界効果トランジスタのソースコンタクト抵抗を低減する。
【解決手段】半導体装置４０では、半導体基板１の上部に、第１のソース層２ａが設けられ、第１のソース層２ａ内に第１のソース層２ａより深く、凹部３を有する第２のソース層２ｂが設けられる。凹部３上には、積層された第１の層間絶縁膜４ａ、ゲート電極膜５、及び第２の層間絶縁膜４ｂを貫通するようにゲート開口部が設けられる。側面にゲート絶縁膜６が設けられたゲート開口部には、第３のソース層２ｃ、チャネル部７、及びドレイン層８が積層埋設される。第３のソース層２ｃは、下部が第２のソース層２ｂと接するように、凹部３上及びゲート開口部に埋設される。第１の層間絶縁膜４ａと凹部３の間に突起状のゲート絶縁膜凸部６ａが設けられる。 （もっと読む）

【課題】トレンチゲート型トランジスタにおいて、ゲートリーク電流の発生を防止すると共に、ゲート容量を低減する。
【解決手段】トレンチ１７内には、ゲート酸化膜１３Ｂが形成され、トレンチ１７の端部にゲート酸化膜１３Ｂと接してトレンチ酸化膜１６が形成されている。トレンチ酸化膜１６は、ゲート酸化膜１３Ｂより厚い膜厚を有している。トレンチ１７内には、ゲート酸化膜１３Ｂを覆って、ゲート電極１８が形成されている。また、Ｎ−型半導体層１２の表面には、トレンチ１７の側壁のゲート酸化膜１３Ｂに接してボディ層１９が形成されている。このように、ゲート電極１８のトレンチ１７の引き出し部１８Ｓに、厚いトレンチ酸化膜１６を形成したので、ゲートリーク電流の発生を防止すると共に、ゲート容量を低減することができる。 （もっと読む）

【課題】トレンチゲート型トランジスタにおいて、ゲートリーク電流の発生を防止すると共に、ゲート容量を低減する。
【解決手段】Ｎ−型半導体層１２にトレンチ１４を形成する。トレンチ１４において、Ｎ−型半導体層１２のうちトランジスタの活性化領域となる領域には薄いシリコン酸化膜１５Ｂが形成される。一方、活性化領域とならない領域にはシリコン酸化膜１５Ｂよりも厚いシリコン酸化膜１５Ａが形成される。さらに、トレンチ１４内から外に延びる引き出し部１６Ｓがシリコン酸化膜１５Ａと接するゲート電極１６を形成する。これにより、ゲート電極１６の引き出し部１６Ｓにおいてゲート電極１６とＮ−型半導体層１２の角部１２Ｃとの距離が長く確保されるため、ゲートリーク電流の発生が防止されると共に、ゲート容量を低減することができる。 （もっと読む）

【課題】アップドレイン構造のＭＯＳＦＥＴでは、ドレイン電極直下に設けた電流の引き上げ領域に電流が集中するため、電流経路の抵抗値の低減には限界があった。
【解決手段】素子領域としては無効領域となるゲートパッド下方の一部に高濃度のn型不純物領域を配置する。これにより、素子領域を狭めることなくまたチップを拡大することなく、ドレイン抵抗の低減が可能となる。また、ｎ型不純物領域とドレイン電極をチップ外周端に設けることにより、従来のアニュラー領域やシールドメタルを別途も受けなくても、基板の空乏層を終端させることが可能となる。つまり、ｎ型不純物領域とドレイン電極によりアニュラー領域やシールドメタルを兼用できるので、必要な構成を備えたアップドレイン構造のＭＯＳＦＥＴでありながら、素子領域の縮小やチップ面積の増大を回避できる。 （もっと読む）

【課題】縦型ＭＯＳトランジスタが密集するアレイ部において、設計自由度の高いゲート電極への電位供給手段を有した半導体装置を提供する。
【解決手段】第１の導電型のゲート電極（２）を共有した複数の角柱縦型ＭＯＳトランジスタを有する半導体装置であって、角柱縦型ＭＯＳトランジスタが第１の角柱（３，４，５）の周りに形成されたゲート絶縁膜（１８）を介して前記ゲート電極と対峙して成り、該ゲート電極への電位供給（６）を、前記第１の角柱と同時に形成され、かつ、ゲート電極の導電型と同じ第１の導電型であり、少なくとも一部分のゲート絶縁膜を除去した部分で前記ゲート電極に接している第２の柱（８）を介して行う。 （もっと読む）

【課題】ゲートオーバーラップ容量を少なくすることができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】半導体基板１上に形成された柱状体３と、前記柱状体３の先端側３ｂに形成された先端側不純物拡散領域５と、前記柱状体３の基端側３ａに形成された基端側不純物拡散領域４と、前記柱状体３の外周面３ｃに形成されたゲート絶縁膜７と、前記先端側不純物拡散領域５を覆うように外周面３ｃに形成された先端側絶縁層１０と、前記基端側不純物拡散領域４を覆うように外周面３ｃに形成された基端側絶縁層９と、前記先端側絶縁層１０および前記基端側絶縁層９の間に配置されたゲート電極８と、を具備することを特徴とする半導体装置２１を用いることにより、上記課題を解決できる。 （もっと読む）

【課題】絶縁膜と半導体層の界面準位を効果的に低減し，大電流を流すことのできるIII族窒化物半導体を用いた電界効果トランジスタを提供する。
【解決手段】GaN系MOSFETは、基板１と、基板１上に形成されたバッファ層２と、バッファ層２上に形成されたp型GaN層の半導体層３と、半導体層３のチャネル領域上にSiO₂から成るゲート酸化膜５を介して形成されたゲート電極８と、ソース電極６及びドレイン電極７と、半導体層３のチャネル領域の両側に形成され、ソース電極６及びドレイン電極にそれぞれオーミック接触するコンタクト領域４ｓ及び４ｄとを備える。ゲート酸化膜５であるSiO₂をバッファードふっ酸(BHF約7%)でエッチングした場合のエッチングレートを、1 nm/sec以上3 nm/sec以下とした。 （もっと読む）

【課題】ホウ素（Ｂ）のゲート絶縁膜の突き抜けや金属シリサイド膜による不純物の吸収によって生じるポリシリコン膜中の不純物の空乏化を防止する。
【解決手段】半導体装置１００は、ゲート絶縁膜１３と、ゲート絶縁膜１３上に形成されたゲート電極１４とを備える。ゲート電極１４は、ドープドポリシリコン膜２１ａ、２１ｂ、２１ｃと、金属シリサイド膜２２ａとを備えている。ドープドポリシリコン膜２１ａ、２１ｃは、第１の不純物を含んでおり、ドープドポリシリコン膜２１ｂは、反対の導電型を有する第２の不純物を含んでいる。これにより、ポリシリコン中の不純物の拡散工程やその後の熱負荷工程において、第２のドープドポリシリコン膜中の不純物の過度な拡散が抑制され、金属シリサイド膜が不純物を吸収することによるポリシリコン膜中の不純物の空乏化が防止される。 （もっと読む）

【課題】ＳＴＩ領域で囲まれた部分のシリコン基板をエッチングすることによりシリコン柱を形成して、シリコン柱をゲート絶縁膜およびゲート電極で覆いチャネル部とし、チャネル部の上下にソース・ドレインとなる拡散層を有した縦型ＭＯＳトランジスタにおいて、ＳＴＩ絶縁膜側壁に残ったゲート電極材による寄生ＭＯＳ動作を解消する。
【解決手段】ＳＴＩ絶縁膜２の側壁に形成されるゲート電極材８に、該ゲート電極材の電位を制御する電極１４を形成する。 （もっと読む）

【課題】 チャネル抵抗の上昇を最小限に抑えつつ、トランジスタのコンダクタンス特性に優れた半導体装置を提供する。
【解決手段】 半導体基板上にＭＯＳ型トランジスタが形成してある半導体装置において、ＭＯＳ型トランジスタは、ウェルと逆導電の不純物をチャネルドープすることにより形成されるデプレッション型トランジスタであって、かつ、ＭＯＳ型トランジスタのチャネル領域が、多結晶シリコン層もしくはアモルファスシリコン層からなる第１のチャネル領域と、単結晶シリコン層からなる第２のチャネル領域と、が順次設けられた積層構造を有しており、更に、第１のチャネル領域が、チャネルドープされた領域とウェルとの境界に形成されるＰＮ接合よりも表面側に位置している。 （もっと読む）

【課題】半導体装置の製造コストを低減する。
【解決手段】半導体装置の製造方法は、高誘電率膜が形成された基板を処理室内に搬入するステップと、前記処理室に接続されたプラズマユニットによるプラズマによって活性化した窒素原子を含むガスを前記処理室内に供給して前記高誘電率膜に対してプラズマ窒化処理を施すステップと、前記処理室内に成膜ガスを供給して前記プラズマ窒化処理後の高誘電率膜上に電極膜を形成するステップと、前記電極膜形成後の基板を前記処理室内から搬出するステップと、前記プラズマユニットによるプラズマによって活性化したクリーニングガスを前記処理室内に供給して前記処理室内をクリーニングするステップと、を有する。
（もっと読む）