【課題】信頼性を向上できる炭化珪素半導体装置の製造方法および炭化珪素半導体装置を提供する。
【解決手段】炭化珪素半導体装置の製造方法は、以下の工程を備えている。まず、主面１１０ａを含む炭化珪素半導体層１１０が準備される。そして、炭化珪素半導体層１１０の主面１１０ａにシリコンをドーピングして、炭化珪素半導体層に１１０おいてシリコンがドーピングされていない領域よりもシリコン濃度の高い高濃度領域１１５が形成される。そして、高濃度領域１１５と接する位置に、シリコンと化合物を生成する材料を含む金属層１４３、１４４が形成される。そして、金属層１４３、１４４を熱処理して、化合物を含む電極が形成される。 （もっと読む）

【課題】ゲート電極、ソース電極またはドレイン電極にタングステン膜を用いた半導体装置において、ｎＭＯＳとｐＭＯＳ間での抵抗差を低減可能な半導体装置の製造方法を提供する。
【解決手段】シリコン基板１０上に、ゲート電極１４ａ，１４ｂとソース／ドレイン拡散層１６ａ，１６ｂとを有するｎＭＯＳ及びｐＭＯＳを形成し、ゲート電極１４ａ，１４ｂ及びソース／ドレイン拡散層１６ａ，１６ｂ上に、タングステン膜１７を選択的に形成し、タングステン膜１７を覆うように、絶縁膜（エッチングストップシリコン酸化膜１８、シリコン窒化膜１９）を形成し、ｐＭＯＳ領域１２ｂの絶縁膜を除去し、ｐＭＯＳ領域１２ｂのタングステン膜１７上に、タングステン膜２０を選択的に形成する。 （もっと読む）

【課題】半導体装置の製造方法に関し、光吸収膜を利用して実行する新たな製造方法を提供する。
【解決手段】基板上に光吸収膜を堆積し、前記光吸収膜を加工して、第１の膜厚の前記光吸収膜で覆われた第１領域と、前記第１の膜厚よりも薄い第２の膜厚の前記光吸収膜で覆われた第２領域と、前記第２の膜厚よりも薄い第３の膜厚の前記光吸収膜で覆われた第３領域とを形成し、前記基板に光を照射することにより、前記基板をアニールすることを特徴とする半導体装置の製造方法。 （もっと読む）

【課題】金属シリサイド膜の膜厚が薄くなってきたり、拡散層幅が小さくなってくると、拡散層上の金属シリサイドが凝集反応を起こしやすくなる、という問題があった。
【解決手段】半導体装置１００は、半導体基板２と、半導体基板内に設けられた拡散層４と、半導体基板上に設けられたゲート絶縁膜１２と、ゲート絶縁膜上に設けられたゲート電極１４と、拡散層上に選択的に設けられたＮｉシリサイド層８と、を含み、Ｎｉシリサイド層８上にはＣｏを主成分とするメタルキャップ膜１８が選択的に設けられている。 （もっと読む）

【課題】金属シリサイド層の異常成長を防止する。
【解決手段】半導体基板１にゲート絶縁膜５、ゲート電極６ａ，６ｂ、ソース・ドレイン用のｎ^＋型半導体領域７ｂおよびｐ^＋型半導体領域８ｂを形成する。それから、サリサイド技術によりゲート電極６ａ，６ｂおよびソース・ドレイン領域上に金属シリサイド層１３を形成する。そして、金属シリサイド層１３の表面を還元性ガスのプラズマで処理してから、半導体基板１を大気中にさらすことなく、金属シリサイド層１３上を含む半導体基板１上に窒化シリコンからなる絶縁膜２１をプラズマＣＶＤ法で堆積させる。 （もっと読む）

【課題】III族窒化物半導体からなるトランジスタにおける相互コンダクタンスを向上しながら、ソース抵抗を小さくできるようにする。
【解決手段】半導体装置は、ＡｌＧａＮからなる障壁層１０４と、該障壁層１０４の上に形成され、ＡｌＧａＮ／ＧａＮの超格子層１０５を含み且つ障壁層１０４を露出するゲートリセス１０８を有するキャップ層１０７と、該キャップ層１０７の上にゲートリセス１０８を挟んで対向するように形成されたソース電極１１０及びドレイン電極１１１とを有している。少なくとも障壁層１０４におけるゲートリセス１０８からの露出部分の上には絶縁膜１０９が形成され、ゲートリセス１０８の底面上には、絶縁膜１０９を介在させてゲート電極１１２が形成されている。 （もっと読む）

歪みが強化された半導体デバイス３０とその製造方法が提供される。１つの方法において、デバイスチャネル７０、７２に歪みを誘発するために、デバイスのソース領域１０３、１０７とドレイン領域１０５、１０９とに歪み誘発半導体材料１０２、１０６が埋め込まれる。誘発された歪みを緩和しないように、ソースおよびドレイン領域に対して薄い金属シリサイドコンタクト１１２が形成される。導電性材料１１４、１１６の層が薄い金属シリサイドコンタクトに接触して選択的に蒸着され、金属化されたコンタクト１２２が導電性材料に対して形成される。
（もっと読む）

【課題】コプラス時オン抵抗を低減化し、かつゲート漏れ電流を低減化した半導体装置を提供する。
【解決手段】窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）とショットキー接触するゲート電極７と、ゲート電極７上に形成された第１の絶縁膜１８と、ゲート電極７から離間した窒化物系化合物半導体層（３,４）上に窒化物系化合物半導体層（３,４）と低抵抗接触するソース電極５と、ゲート電極７と第１の絶縁膜１８を介して形成され、ソース電極５と電気的に接続し、平面的に見て、ゲート電極７の上を跨ぐように延伸しているソースＦＰ電極９と、ソースＦＰ電極９上に形成された第２の絶縁膜１０とを有する半導体装置であって、ソースＦＰ電極９の厚みはソース電極５の厚みよりも厚く形成されている。 （もっと読む）

【課題】しきい値電圧を増大させることなくバッファ層を高抵抗化して素子を高耐圧化できること。
【解決手段】電界効果トランジスタ１００は、基板１上にバッファ層２，３、半導体動作層４、ゲート絶縁膜５Ｇａおよびゲート電極５Ｇｂを順次積層して備え、バッファ層３内にあってこのバッファ層３の積層面に平行な所定面内の転位密度は、この転位密度に対するバッファ層３の体積抵抗率が極大値近傍となる密度値とされ、具体敵意は２．０×１０⁸ｃｍ^-2以上、７．０×１０¹⁰ｃｍ^-2以下とされている。 （もっと読む）

半導体構造の形成方法は、絶縁材料からなる層（２１０）を備えた半導体基板を設ける。絶縁材料からなる層内には凹部が設けられている。凹部には銀を含む材料（２１６）が充填されており、場合によってはロジウム（２１４），（２１７）で被覆されている。
（もっと読む）

【課題】 ソース／ドレインの横方向拡散を確実に抑止し、更なる微細化及び高性能化の要請を満たし、信頼性の高い半導体装置を実現する。
【解決手段】 ゲート電極２をマスクとしたイオン注入によりエクステンション領域３を形成した後、ゲート電極２及び第１のサイドウォール４をマスクとして、ソース／ドレイン５の不純物の拡散抑制機能を有する物質をイオン注入し、半導体基板１の表層のサイドウォール４に整合する部位を非晶質化してアモルファス状態の拡散抑制領域６を形成する。 （もっと読む）

【課題】リーク電流が少ない半導体装置の製造方法を提供する。
【解決手段】ＧａＮ層３上に形成された第１の半導体層４上の一部の領域に無機膜５を形成すると共に、無機膜５を介して相互に対向する領域に電極６及び７を形成する。第１の半導体層４はＡｌＧａＮ層とする。次に、第１の半導体層４上における無機膜５と電極６とに挟まれた領域、及び無機膜５と電極７とに挟まれた領域の各々に、第２の半導体層８を形成する。第２の半導体層８としては、ＭＯＣＶＤ法によりＡｌＧａＮ層を形成する。その後、無機膜５を除去し、凹み９を形成する。次に、絶縁膜１０を形成し、凹み９内に電極１１を形成する。これにより、半導体装置１９が作製される。 （もっと読む）

【課題】電極の接触抵抗、電極自身の抵抗の低減によって高性能化した電界効果トランジスタを含む半導体装置およびその製造方法を提供する。
【解決手段】 半導体基板２００に形成されたチャネル領域１０６と、ゲート絶縁膜１０１を介して形成されたゲート電極と、チャネル領域１０６の両側に形成されたソース電極およびドレイン電極を具備するｎ型電界効果トランジスタを含み、ソース電極およびドレイン電極が第１の金属のシリサイド１１０ａで形成され、半導体基板２００と第１の金属のシリサイド１１０ａとの界面に、第２の金属１２０ａを含有する界面層が形成され、第２の金属１２０ａの仕事関数が第１の金属のシリサイド１１０ａの仕事関数よりも小さく、かつ、第２の金属１２０ａのシリサイドの仕事関数が第１の金属のシリサイド１１０ａの仕事関数よりも小さいことを特徴とする半導体装置およびその製造方法。 （もっと読む）

【課題】 平面的な素子面積を増加させずに、低オン抵抗の高駆動能力横型のMOSトランジスタを含む半導体装置の製造方法を提供する。
【解決手段】 半導体基板の表面に長さ方向がゲート長方向と平行なトレンチが形成された第１トレンチ領域と、前記第１トレンチ領域の凹部底面と同一平面に前記第１トレンチ領域の長さ方向の両端に接して設けられた第２トレンチ領域および第３トレンチ領域と、前記第１トレンチ領域と前記第２トレンチ領域と前記第３トレンチ領域の少なくとも１領域に形成された第２導電型のウェル領域と、前記第１トレンチ領域に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に接して設けられたゲート電極と、前記第１トレンチと前記第２トレンチ領域と前記第３トレンチ領域に前記ウェル領域より浅く設けられた第１導電型のソース領域とドレイン領域を有する半導体装置とした。 （もっと読む）

【課題】シリサイド膜を有する半導体装置において、電流集中とリーク電流を共に抑制する。
【解決手段】半導体装置５０は、半導体基板上のゲート電極４と、ゲート電極４の側面上のサイドウォールスペーサー７と、半導体基板におけるサイドウォールスペーサー７の外側方のソース領域８Ｓ及びドレイン領域８Ｄと、ソース領域８Ｓ上のソース上シリサイド膜５Ｓと、ドレイン領域８Ｄ上のドレイン上シリサイド膜５Ｄと、ソース領域８Ｓ上のソースコンタクト１０Ｓと、ドレイン領域８Ｄ上に形成され且つゲート電極４のゲート幅方向に並ぶ少なくとも一対のドレインコンタクト１０Ｄとを備える。一対のドレインコンタクト１０Ｄ間に位置するドレイン領域８Ｄのうち、少なくともドレインコンタクト１０Ｄのゲート電極４側の端部位置とサイドウォールスペーサー７との間の領域に、ドレイン上シリサイド膜５Ｄが形成されていない高抵抗領域３０Ｄが設けられている。 （もっと読む）

【課題】 本発明は、高出力、高耐圧、高速、高周波化などを達成し得る新規なGaN系ヘテロ接合トランジスタを提供することを目的とする。
【解決手段】上記課題は、GaN又はInGaNからなるチャネル層(4)と、AlNからなる障壁層(5)と含むヘテロ界面を構成する層と、トランジスタ素子表面に形成された絶縁膜(9)を有する電界効果トランジスタ(1)、特に絶縁膜としてSiN絶縁膜を用いた電界効果トランジスタや、そのような電界効果トランジスタの製造方法によって解決される。 （もっと読む）

【課題】Ｐ型ＭＯＳＦＥＴの閾値のバラつきを抑制して高品質の半導体装置を形成することができ、また、製品開発のコストを抑制することができる半導体装置の製造方法を提供する。
【解決手段】シリコン基板上１００にゲート絶縁膜１０２を形成する第１の工程と、ゲート絶縁膜１０２上に、ゲート電極１０４を構成する導電体膜１０３を、有機材料を用いた形成法によって形成する第２の工程と、導電体膜１０３が形成されたシリコン基板１００を、酸化性雰囲気である水蒸気と、還元性雰囲気である水素との混合雰囲気中で加熱する第３の工程と、を備えた半導体装置の製造方法であって、第３の工程における水蒸気に対する水素の分圧比が、炭素が酸化され、かつ、導電体膜１０４を構成する金属材料が還元される分圧であることを特徴とする。 （もっと読む）

【課題】 複合キャップによりシリサイド形成を改善するためのエア・ブレーク
【解決手段】 シリサイド応力を調節するための構造体及び方法、具体的にはｎ−ＦＥＴ性能を最適化するようにｎ−ＦＥＴのゲート導体上に引張り応力含有シリサイド領域を造成する（４０２）ための構造体及び方法が開示される。より具体的には、ｎ−ＦＥＴ構造体の上に第１金属層−保護キャップ層−第２金属層スタックが形成される（４０３−４０６）。しかしながら、第２金属層の堆積（４０６）の前に、保護層を空気に曝す（４０５）。このエア・ブレークのステップは、保護キャップ層と第２金属層の間の付着性を変化させ、それゆえに、シリサイド形成中に第１金属層に付与される応力に影響を与える。その結果として、ｎ−ＦＥＴ性能に最適な引張り応力のより大きなシリサイドが生成される。さらに、この方法は、このような引張り応力含有シリサイド領域を、比較的薄い第１金属層−保護キャップ層−第２金属層スタック、より具体的には比較的薄い第２金属層を用いて形成することを可能にし、ゲート導体と側壁スペーサの間の接合部に蓄積される機械的エネルギーを最小にしてシリコン・ブリッジ形成を防止する。 （もっと読む）

【課題】 同じ基板上に同じ導電型の低性能及び高性能デバイスを有する半導体デバイス構造体を提供すること。
【解決方法】 半導体デバイス構造体を製造する方法は、基板（１０）を準備するステップと、第１スペーサ（ＳＰ）を備える第１ゲート（Ｇ１）、第２スペーサ（ＳＰ）を備える第２ゲート（Ｇ２）、第１ゲート及び第２ゲートに隣接する、同じ導電型のそれぞれのソース（Ｓ）／ドレイン（Ｄ）領域、第１ゲートと第２ゲートとの中間に配置された分離領域（ＳＴＩ）、及び第１ゲート、第２ゲート、並びにそれぞれのソース及びドレイン領域の上にあるシリサイドを基板上に形成するステップと、中間構造体を製造するために第１スペーサ上に付加的なスペーサ（ＲＳＰＳ）を形成し、次いで、中間構造体全体の上に応力層を配置するステップと、を含む。 （もっと読む）

【課題】 短工期であり低消費電力および高駆動能力、高精度を有するパワーマネージメント半導体装置やアナログ半導体装置の実現を可能とする製造方法を提供する。
【解決手段】 ＣＭＯＳを含むパワーマネージメント半導体装置やアナログ半導体装置の製造方法において、低濃度ドレインを構成する半導体領域の上方に熱伝導度の大きい物質を付加し、ドレイン領域を拡大することで、サージ入力時でのドレイン領域の熱伝達（熱放出）を向上させることにより局所的な温度上昇を抑えることで、熱破壊を抑止し、トランジスタの設計自由度を高めたパワーマネージメント半導体装置やアナログ半導体装置を実現する。 （もっと読む）