【課題】特性の良い半導体素子を有する半導体装置を提供することを目的の一とする。
【解決手段】基板上に、ゲート電極として機能する第１の導電層を形成する工程と、第１の導電層を覆うように第１の絶縁層を形成する工程と、第１の導電層と一部が重畳するように、第１の絶縁層上に半導体層を形成する工程と、半導体層と電気的に接続されるように第２の導電層を形成する工程と、半導体層および第２の導電層を覆う第２の絶縁層を形成する工程と、第２の導電層と電気的に接続される第３の導電層を形成する工程と、半導体層を形成する工程の後、第２の絶縁層を形成する工程の前の第１の熱処理工程と、第２の絶縁層を形成する工程の後の第２の熱処理工程と、を有する。 （もっと読む）

【課題】結晶性を高めるとともに、表面荒れが抑制された酸素で終端されたシリコンナノ結晶構造体のアニール方法と基板の製造方法を提供する。
【解決手段】酸素で終端されたシリコンナノ結晶構造体を、９５０℃以上１２５０℃以下、かつ、窒素また希ガスから選ばれる第一のガスと酸素との混合ガスが、前混合ガスに対する酸素の濃度が１０ｐｐｍ以上１００ｐｐｍ以下であるガス雰囲気下でアニール処理する。 （もっと読む）

【課題】ドーピング処理の条件の厳密な管理および新たな製造工程を追加することなく、良好なＶｇ−Ｉｄ特性を有する薄膜トランジスタを実現する。
【解決手段】基板２５上に形成された薄膜トランジスタにおいて、島状の半導体層２１は、略平坦な上面を有する中央部２１ａと、基板２５に対して０度より大きく、且つ９０度以下の傾斜角を有する端部２１ｂとを有し、島状の半導体層２１の中央部２１ａに含まれる半導体は、端部２１ｂに含まれる半導体よりも結晶粒径が大きい、或いは島状の半導体層２１の中央部２１ａは多結晶半導体を含み、且つ端部２１ｂは非晶質半導体を含む。 （もっと読む）

【課題】段差部において膜厚の急激な変動が抑制された半導体膜を含む半導体基板、およびその製造方法、並びに、その半導体基板を備える半導体装置を提供する。
【解決手段】本発明に係る半導体基板１は、下地基板１０と、下地基板１０上の一部に形成されている金属膜２０と、金属膜２０を覆うようにして下地基板１０上に形成されている絶縁膜３０と、絶縁膜３０上に形成され、かつ結晶化された半導体膜４０とを備えている。絶縁膜３０は、金属膜２０の端部において段差部を有し、当該段差部の下地基板１０に対して垂直な断面形状が、外に膨らむ「Ｒ」形状を呈している。上記段差面は、その上端部から下端部に向かって、テーパー角度ψが略０°から徐々に大きくなって、略４０°〜９０°であるテーパー角度θになるように形成されている。 （もっと読む）

【課題】エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させ、かつ、炭化シリコンのデバイスとシリコンのデバイスが電気的に絶縁された構造とすることが可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜１３の製造方法は、基板１１上に下地層１２を形成する工程と、下地層１２上にシリコン膜を形成する工程と、シリコン膜をパターニングするパターニング工程と、パターニング工程の後にシリコン膜を炭化処理し、炭化された膜を含んだ炭化シリコン膜１３を形成する工程と、炭化シリコン膜１３をマスクに用いて、マスクが形成されていない領域の下地層１２をエッチングする工程と、を有することを特徴とする。 （もっと読む）

【課題】エッチングが困難な炭化シリコン膜をエッチングすることなく、パターニングされた炭化シリコン膜を得ることが可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜１３の製造方法は、基板１１上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜１４を形成する工程と、シリコン膜１４をパターニングするパターニング工程と、パターニング工程の後にシリコン膜１４を炭化処理し炭化シリコン膜１３を形成する工程と、を有することを特徴とする。 （もっと読む）

【課題】良好な膜質であり所望の導電型や導電性に制御された炭化シリコン膜を低コストで効率よく製造する方法を提供する。
【解決手段】本発明の炭化シリコン膜の製造方法は、不純物領域を有する炭化シリコン膜の製造方法である。表層にシリコン膜１６ａを有する基板１１のシリコン膜１６ａを炭化処理して、炭化された膜を含んだ炭化シリコン膜１３を形成する工程を有する。不純物領域になる部分のシリコン膜を炭化処理する前に、この部分に不純物を注入する。 （もっと読む）

【課題】エッチングが困難な炭化シリコン膜をエッチングすることなく、一つのチップに炭化シリコンのデバイスとシリコンのデバイスを容易に混載させることが可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜１３の製造方法は、表層にシリコン膜１４を有する基板１１上のシリコン膜１４を一部覆う位置にマスク１５ａを形成する工程と、マスク１５ａが形成されていない領域のシリコン膜１４を炭化処理し、炭化された膜を含んだ炭化シリコン膜１３を形成する工程と、を有することを特徴とする。 （もっと読む）

【課題】緻密で均一な膜厚であり、しかも所望の膜厚の炭化シリコン膜を得ることができ、かつ低コストや大口径化が可能な炭化シリコン膜の製造方法を提供する。
【解決手段】本発明の炭化シリコン膜１３の製造方法は、基板１１上にアモルファスシリコンとポリシリコンとの少なくとも一方を含むシリコン膜１４を形成する工程と、シリコン膜１４を炭化処理し、炭化された膜を含んだ炭化シリコン膜１３を形成する工程と、を有することを特徴とする。 （もっと読む）

【課題】 格子定数が異なる複数種類の半導体素子を同一の基板上に混載することが可能な半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、シリコン基板２１の一部に絶縁膜２２を形成し、シリコン基板２１と絶縁膜２２上にアモルファスＳｉＧｅ層２３を形成し、シリコン基板を熱処理し、アモルファスＳｉＧｅ層２３を絶縁膜２２上に横方向に固相若しくは液相成長させて結晶化し、シリコン基板２２と絶縁膜２２上に格子定数が後に形成される材料層の格子定数に整合されたＳｉＧｅ層２３ｂを形成する。 （もっと読む）

【課題】大面積な半導体装置を低コストに提供することを目的の一とする。または、ｎチャネル型トランジスタ及びｐチャネル型トランジスタに最適な結晶面をチャネル形成領域とすることにより、性能向上を図ることを目的の一とする。
【解決手段】絶縁表面上に（２１１）面から±１０°以内の面を上面とする島状の単結晶半導体層を形成し、単結晶半導体層の上面及び側面に接して形成し、且つ絶縁表面上に非単結晶半導体層を形成し、非単結晶半導体層にレーザー光を照射して非単結晶半導体層を溶融し、且つ、単結晶半導体層を種結晶として絶縁表面上に形成された非単結晶半導体層を結晶化して結晶性半導体層を形成し、結晶性半導体層を用いて、ｎチャネル型トランジスタ及びｐチャネル型トランジスタを形成する。 （もっと読む）

【課題】 容易な方法により低コストで部分ＳＯＩ構造を有するＳＯＩウェーハを製造する方法等を提供する。
【解決手段】 シリコン単結晶ウェーハの表面に第１絶縁膜を形成する工程、該第１絶縁膜の表面に非単結晶シリコン膜を形成する工程、非単結晶シリコン膜の表面からシリコン単結晶ウェーハの表面まで達する開口部を形成することにより、第１絶縁膜及び非単結晶シリコン膜が部分的に表面上に積層されたシリコン単結晶ウェーハを得る工程、このシリコン単結晶ウェーハに対し水素ガス若しくは不活性ガス又はこれらの混合ガス雰囲気下でＲＴＡ処理を行うことにより、非単結晶シリコン膜を開口部のシリコン単結晶ウェーハが露出された部分に接するようにマイグレーションさせ、非単結晶シリコン膜を単結晶化して、第１絶縁膜を埋め込み絶縁膜とする部分ＳＯＩ構造を形成する工程を含む、部分ＳＯＩ構造を有するＳＯＩウェーハを製造する方法。 （もっと読む）

【課題】活性層からバルク層に達した孔部で堆積中のアモルファスもしくは多結晶シリコンを単結晶化させる際に埋め込み酸化膜の領域での欠陥発生を抑制させる部分ＳＯＩウェーハの製造方法を提供する。
【解決手段】活性層を被う保護膜の一部に形成された窓部を通して、活性層と埋め込み酸化膜との各一部をエッチングして孔部を形成後、孔部にアモルファスシリコンを堆積させる。孔部内のアモルファスシリコンを、単結晶化させる場合に高エネルギ光の照射を行うことでエピタキシャル成長速度を速め、埋め込み酸化膜の領域を通過する際に発生する欠陥密度を抑制できる。 （もっと読む）

【課題】本発明の目的は、表層部分に欠陥を有するシリコンウェーハの表面に対し、レーザービームを照射した場合であっても、デバイスを形成する領域に転位層を発生させることなく、ウェーハ表層部分の溶融・再結晶化を有効に行うことができるエピタキシャルウェーハの製造方法を提供することにある。
【解決手段】表面を含む表層部分に欠陥１１を有するシリコンウェーハ１０の表面に対し、レーザービーム２０を照射し、前記表層部分１２を溶融させた後、凝固させることで、溶融した表層部分１２を、ウェーハ内部の単結晶と同様な結晶構造に再結晶化させ、前記レーザービームの寸法Ｌ、Ｗのうち、その少なくとも最大寸法（図１(ａ)ではレーザービーム寸法Ｌ）が、前記シリコンウェーハ１０の表面に照射したとき、シリコンウェーハのサイズ以上となることを特徴とする。 （もっと読む）

【課題】フローティングゲート電極を備えた不揮発性メモリ素子の駆動電圧を高くすることなく、不揮発性メモリ素子、および厚いゲート絶縁膜を備えた高耐圧型トランジスタを同一基板上に形成する。
【解決手段】不揮発性メモリ素子の島状半導体領域とフローティングゲート電極間、および、トランジスタの島状半導体領域とゲート電極間には、第１の絶縁膜と第２の絶縁膜の積層膜が形成されている。第１の絶縁膜はフローティングゲート電極と重なる部分が除去されており、島状半導体領域とフローティングゲート電極間の絶縁膜が、トランジスタのゲート絶縁膜よりも薄くされている。トランジスタはフローティングゲート電極と同じ層に形成されている導電膜と、コントロールゲート電極と同じ層に形成されている導電膜とを有し、これら２つの導電膜は電気的に接続され、トランジスタのゲート電極として機能する。 （もっと読む）

【課題】膜成長性を適切に制御することができ、均質性および機能性を向上させた薄膜を形成することができる薄膜形成方法を提供する。
【解決手段】基板２に滴下された薄膜形成材料を含む溶液の溶媒が揮発してなる結晶性薄膜５の形成方法であって、第１の溶液１を上記基板２の特定領域に滴下する第１の滴下工程と、第１の溶液１中に上記薄膜の成長核３が形成されるまで、第１の溶液１の溶媒を揮発させる第１の揮発工程と、第２の溶液４を上記特定領域に滴下して第１の溶液１と混合する第２の滴下工程と、第１の溶液１と第２の溶液４とが混合した溶液の溶媒を揮発させ、結晶性薄膜５を形成させる第２の揮発工程とを含んでおり、第１の滴下工程における第１の溶液１が含む上記薄膜形成材料の濃度は、第２の滴下工程における第２の溶液４が含む上記薄膜形成材料の濃度よりも低いことが望ましい。 （もっと読む）

【課題】下地基板と、複数の群の異なる隣接エリアから形成された混合層とを含むハイブリッド基板を簡単かつ確実に生成する方法を提案する。
【解決手段】ハイブリッド基板生成方法が
単結晶の第１の基板が、２つの表面部分１１および１２を得るように分離されるステップと、
表面部分１１に沿って延び、第１のエリア１３で形成され、かつアモルファス材料の異なる第２のエリアに隣接する混合層を含む仮基板が準備され、これらの第２のエリアが、この第１の基板の自由表面の少なくとも一部を形成するステップと、
少なくともこれらのアモルファスエリア全体の分子接合によって、第１の表面部分と同じ結晶配向の他の表面部分１２がこの第１の基板に接合されるステップと、
２つの表面部分の結晶配向にしたがったアモルファスエリアの少なくとも一部の固相再結晶化が第１のエリアに対して選択的に生じ、２つの表面部分が有利には分離されるステップとを含む。 （もっと読む）

【課題】貼り合わせ基板の活性層用ウェーハの表面に、結晶面が異なる領域を簡単に形成可能な貼り合わせウェーハの製造方法を提供する。
【解決手段】高エネルギ光を、活性層用ウェーハの素材は溶融しないが、吸光係数が高いアモルファスシリコンは溶融する条件で貼り合わせ基板の活性層用ウェーハ側の面に照射し、この窓部内のシリコンを溶融させて固化させる。このとき、アモルファスシリコンを単結晶シリコンに液相エピタキシーにより変質させれば、貼り合わせ基板の活性層用ウェーハの表面に、結晶面が異なる領域を簡単に形成できる。 （もっと読む）

【課題】 ゲルマニウム（Ｇｅ）半導体を自己組織的に実現するＧｅ半導体製造方法。
【解決手段】 シリコン（Ｓｉ）とゲルマニウム（Ｇｅ）からなるＳｉＧｅ薄膜を融液成長により固化させ、結晶化されたＳｉＧｅ薄膜中に自己組織的に出現したＧｅ偏析に起因するＧｅ高濃度構造を形成する。さらに酸化濃縮技術を利用してＧｅ濃度を高めることを特徴としたＧｅ半導体製造方法。 （もっと読む）

【課題】エピタキシャル成長時の加熱に伴うスリップが発生せず、ウェーハ表面のボイド欠陥に起因したエピタキシャル膜の表面粗さの低下も解消可能なエピタキシャルシリコンウェーハの製造方法を提供する。
【解決手段】単結晶のシリコンウェーハの表面を研削し、ウェーハ表層に加工変質層を形成後、変質層を高エネルギ光の照射で溶融、固化する。変質層は、単結晶シリコンより吸光係数が高いので、光加熱でウェーハが溶ける前に溶融し、エピタキシャル膜に改質できる。その結果、エピ成長加熱によるスリップが発生せず、ウェーハ表面のボイド欠陥よるエピ膜の表面粗さの低下も解消できる。 （もっと読む）