炭化シリコン膜の製造方法
【課題】良好な膜質であり所望の導電型や導電性に制御された炭化シリコン膜を低コストで効率よく製造する方法を提供する。
【解決手段】本発明の炭化シリコン膜の製造方法は、不純物領域を有する炭化シリコン膜の製造方法である。表層にシリコン膜１６ａを有する基板１１のシリコン膜１６ａを炭化処理して、炭化された膜を含んだ炭化シリコン膜１３を形成する工程を有する。不純物領域になる部分のシリコン膜を炭化処理する前に、この部分に不純物を注入する。
【解決手段】本発明の炭化シリコン膜の製造方法は、不純物領域を有する炭化シリコン膜の製造方法である。表層にシリコン膜１６ａを有する基板１１のシリコン膜１６ａを炭化処理して、炭化された膜を含んだ炭化シリコン膜１３を形成する工程を有する。不純物領域になる部分のシリコン膜を炭化処理する前に、この部分に不純物を注入する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、炭化シリコン膜の製造方法に関する。
【背景技術】
【０００２】
近年、整流素子やインバータ等の高耐圧パワーデバイスのワイドバンドギャップ半導体材料として、炭化シリコンが注目されている。炭化シリコンは、絶縁破壊電界が高いのでデバイスを高耐圧にすることができる。炭化シリコンは、機械的強度、耐熱性、化学的安定性に優れるという特性を有しており、ＭＥＭＳの構造体材料としても期待されている。
【０００３】
炭化シリコンからなる単結晶基板の製造方法としては、炭化シリコン種結晶を用いた昇華再結晶法により得られるインゴッドをスライスする方法が知られている。この方法では、昇華再結晶法では、１７００℃近辺の超高温処理が必要であるので、単結晶基板を低コストで効率よく製造することや、単結晶基板を大口径にすることが難しい。
【０００４】
炭化シリコン膜の製造方法としては、基板上にＣＶＤ法等により炭化シリコンを結晶成長させる手法が知られている。この手法によれば、昇華再結晶法よりも処理温度を下げることや単結晶基板よりも大面積の炭化シリコン膜を製造することが可能になる。しかしながら、この手法では高真空処理が必要になるので、炭化シリコン膜を低コストで効率よく製造することが難しい。また、炭化シリコン膜の結晶構造が基板の表面状態に影響されるため、良好な膜質の炭化シリコン膜を製造することが難しい。例えば、シリコン基板の表面に炭化シリコンを結晶成長させると、炭化シリコンがシリコンと結晶整合しないので結晶欠陥を含んだ炭化シリコン膜が形成される。酸化シリコン膜をバッファ層として炭化シリコンを結晶成長させると、疎な膜質の炭化シリコン膜が形成されてしまう。このような炭化シリコン膜を用いてデバイスを製造すると、デバイスが所望の特性にならなくなる。
【０００５】
このような問題点を解決する技術として、特許文献１〜３に開示されている技術が挙げられる。特許文献１、２では、ＳＯＩ基板表層の単結晶シリコン層を炭化している。特許文献３では、表面に酸化シリコン膜を形成した支持基板上に、単結晶炭化シリコン膜を転写している。特許文献１〜３の技術によれば、酸化シリコン層上に炭化シリコン膜を有する基板を低コストで効率よく製造することができると考えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３６３７５１号公報
【特許文献２】特開２００３−２２４２４８号公報
【特許文献３】特開２００５−５３７６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、実際に炭化シリコン膜を用いて半導体装置を製造したり、半導体装置をＭＥＭＳに混載したりするためには、炭化シリコン膜の導電型や導電性を制御する必要がある。導電型や導電性は、炭化シリコン膜に含まれる不純物の種類や濃度等により制御される。不純物を含んだ半導体膜を形成する方法としては、半導体膜を成膜する過程で原料ガスに不純物を混入する方法や、不純物を含まない半導体膜にイオンを注入する方法が知られている。これらの方法を炭化シリコン膜に適用しても、以下の理由により炭化シリコン膜を良好な半導体膜として機能させることが難しい。
【０００８】
前者の方法は半導体膜をＣＶＤ法等で形成することを前提としており、ＣＶＤ法を用いて炭化シリコン膜を製造することは、前記のようにコスト面や製造効率面で不利である。後者の方法では、イオン注入による結晶構造のダメージを回復させるためや、注入された不純物を活性化するために熱アニールが必要になる。炭化シリコンは結晶化温度が格段に高いため、超高温での熱アニールが必要となりコスト面や製造効率面で不利である。
【０００９】
また、後者の方法を特許文献１〜３のような技術に適用すると、シリコンや酸化シリコンからなる部分が超高温で熱アニールされることにより、損傷したり熱応力により歪んだりする。熱アニールにおける処理温度を低く設定すると、ダメージを回復する効果や不純物を活性化する効果が弱くなり、炭化シリコン膜が所望の特性にならなくなる。
【００１０】
本発明は、前記事情に鑑み成されたものであって、良好な膜質であり所望の導電型や導電性に制御された炭化シリコン膜を低コストで効率よく製造する方法を提供することを目的の１つとする。
【課題を解決するための手段】
【００１１】
本発明の炭化シリコン膜の製造方法は、不純物領域を有する炭化シリコン膜の製造方法であって、表層にシリコン膜を有する基板の前記シリコン膜を炭化処理して、炭化された膜を含んだ炭化シリコン膜を形成する工程を有し、前記不純物領域になる部分の前記シリコン膜を炭化処理する前に、該部分に不純物を注入することを特徴とする。
【００１２】
シリコン膜を炭化処理すると、炭化処理における熱処理によりシリコン膜の結晶性が高くなるとともに、注入された不純物が活性化される。これにより、良好な膜質であり所望の導電型や導電性に制御された炭化シリコン膜を製造することができる。一般に、シリコンを結晶化させる処理温度やシリコンを炭化する処理温度は、炭化シリコンを結晶化させる処理温度よりも低くすることができる。したがって、本発明によれば、炭化シリコン膜に不純物を注入した後に不純物を活性化させる熱処理や結晶性を回復させる熱処理を行う方法と比べて処理温度を低くすることができ、炭化シリコン膜を低コストで効率よく製造することができる。
【００１３】
また、前記不純物として第１の導電型の不純物を前記シリコン膜の面方向において部分的に注入するとともに、前記シリコン膜の面方向において前記第１の導電型の不純物が注入される領域と異なる領域に前記不純物として第２の導電型の不純物を注入することもできる。
【００１４】
第１の導電型の不純物が注入された領域、第２の導電型の不純物が注入された領域は、それぞれ、炭化された膜において第１の導電型の不純物領域、第２の導電型の不純物領域になる。前記のようにすれば、第１の導電型の不純物領域と第２の導電型の不純物領域とが面方向に混載された炭化シリコン膜を製造することができ、このような炭化シリコン膜を用いると、様々な半導体装置を製造することが可能になる。
【００１５】
また、前記シリコン膜上に第２のシリコン膜を形成する工程を有し、前記第２のシリコン膜を前記シリコン膜と一括して又は独立して炭化処理して、炭化された膜を含んだ炭化シリコン膜を製造することもできる。
このようにすれば、シリコン膜が炭化された膜と、第２のシリコン膜が炭化された膜とを含んだ炭化シリコン膜が得られるので、炭化シリコン膜を厚膜化することができる。
【００１６】
また、前記シリコン膜は、前記不純物として第１の導電型の不純物が注入される領域を有し、該領域と重なる部分の前記第２のシリコン膜を炭化する前に、該部分に第２の導電型の不純物を注入することもできる。
このようにすれば、第１の導電型の不純物領域上に第２の導電型の不純物領域が配置された炭化シリコン膜が得られる。このような炭化シリコン膜を用いると、ＰＮ接合を有する半導体装置を製造することが可能になる。
【００１７】
また、前記第２のシリコン膜上に第３のシリコン膜を形成する工程を有し、前記第３のシリコン膜を前記第２のシリコン膜と一括して又は独立して炭化処理して、炭化された膜を含んだ炭化シリコン膜を製造することもできる。
このようにすれば、シリコン膜が炭化された膜と、第２のシリコン膜が炭化された膜と、第３のシリコン膜が炭化された膜とを含んだ炭化シリコン膜が得られるので、炭化シリコン膜を厚膜化することができる。
【００１８】
また、前記シリコン膜は、前記不純物として第１の導電型の不純物が注入される領域を有し、該領域と重なる部分の前記第２のシリコン膜に不純物を注入せずに該第２のシリコン膜を炭化し、該領域と重なる部分の前記第３のシリコン膜を炭化する前に、該部分に第２の導電型の不純物を注入することもできる。
【００１９】
このようにすれば、シリコン膜が炭化された膜の第１の導電型の不純物領域上において、第２のシリコン膜が真性領域となり、第３のシリコン膜が第２の導電型の不純物領域になる。このような炭化シリコン膜を用いると、ＰＩＮ接合を有する半導体装置を製造することが可能になる。
【００２０】
また、前記炭化シリコン膜になるシリコン膜の少なくとも一部が、アモルファスシリコンとポリシリコンとの少なくとも一方を含むことが好ましい。
このようにすれば、アモルファスシリコンやポリシリコンは単結晶シリコンよりも結晶性が低いので、単結晶シリコンからなる膜に比べてシリコン膜中に炭素をいきわたらせることが容易になる。したがって、シリコン膜を良好に炭化することができ、部分的にシリコンが炭化されずに炭化シリコン膜中に残留することが格段に低減される。よって、残留したシリコンと炭化シリコンとが格子整合しないことによる結晶欠陥を生じることや炭化シリコン膜の特性が部分的にばらつくこと、熱膨張係数の違いによる残留応力が生じること等が格段に低減され、良好な特性の炭化シリコン膜が得られるようになる。
【００２１】
また、前記炭化シリコン膜になるシリコン膜の少なくとも一部をＣＶＤ法を用いて形成することが好ましい。
ＣＶＤ法によれば、成膜温度を低く設定することによりシリコン膜の結晶性を容易に低下させることができる。また、ＣＶＤ法によれば、高精度な膜厚のシリコン膜を形成することができ、炭化された膜の膜厚も高精度になる。
【００２２】
また、前記炭化シリコン膜になるシリコン膜の少なくとも一部に対して、該一部を炭化する前にパターニングすることもできる。
一般に、シリコン膜をパターニングすることは炭化シリコン膜をパターニングすることよりも格段に容易である。前記のようにすれば、パターニングされたシリコン膜が炭化されて、パターニングされた炭化シリコン膜が得られる。したがって、炭化シリコン膜をパターニングする必要性が少なくなり、所望のパターンの炭化シリコン膜が容易に得られようになる。
【００２３】
前記炭化シリコン膜になるシリコン膜の少なくとも一部に対して、該一部を炭化する前に薄厚化することもできる。
このようにすれば、シリコン膜中に炭素を良好に行きわたらせることができ、シリコン膜を良好に炭化することができる。したがって、シリコンが炭化シリコン膜中に残留することが格段に低減され、良好な特性の炭化シリコン膜が得られるようになる。
【００２４】
また、前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理において、炭化する部分の総厚を１００ｎｍ以下にすることが好ましい。
このようにすれば、シリコン膜中にほぼ確実に炭素を行きわたらせることができ、良好な特性の炭化シリコン膜が得られるようになる。
【００２５】
また、前記シリコン膜と前記基板との間に、前記シリコン膜と当接して酸化シリコン膜が配置されているとよい。
このようにすれば、酸化シリコン層をバッファ層として機能させることができ、炭化シリコン膜が基板の結晶構造の影響を受けにくくなる。したがって、炭化シリコン膜が基板と格子整合しないことにより結晶欠陥や残留応力を生じることが低減され、良好な特性の炭化シリコン膜が得られるようになる。また、炭化シリコン膜を用いて製造されるデバイスにおいて酸化シリコン膜を素子分離に用いることもでき、低消費電力のデバイスを製造可能な炭化シリコン膜が得られるようになる。
【００２６】
また、前記シリコン膜と前記基板との間に、前記シリコン膜と当接して窒化シリコン膜が配置されていてもよい。
このようにすれば、窒化シリコン層をバッファ層として機能させることができ、炭化シリコン膜に結晶欠陥や残留応力を生じることが低減される。また、炭化シリコン膜を用いて製造されるデバイスにおいて窒化シリコン膜を素子分離に用いることもでき、低消費電力のデバイスを製造可能な炭化シリコン膜が得られるようになる。
【００２７】
前記基板がシリコンからなり、前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理は、ランプアニールによる熱処理を用いて行うこともできる。
ランプアニールによれば、短時間で熱処理することができ、また炉アニールに比べて昇温レートを高くすることができる。したがって、基板に対する熱影響を低減しつつ、炭化する部分のシリコン膜を相対的に高温にすることができ、炭化シリコン膜の結晶性を良好に高めることができる。
【００２８】
前記基板が石英からなり、前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理は、炉アニールによる熱処理を用いて行うこともできる。
炉アニールによれば、多数の基板を一括して熱処理することができる。したがって、多数の基板上に形成された多数のシリコン膜を一括して炭化処理することが可能になり、製造効率を高めることができる。
【００２９】
また、前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。
このようにすれば、炭化シリコン膜に格子整合させて化合物半導体膜を形成することができ、結晶性が良好な化合物半導体膜が得られるようになる。
【図面の簡単な説明】
【００３０】
【図１】（ａ）〜（ｃ）は、それぞれ本発明に係る半導体基板を示す断面図である。
【図２】（ａ）〜（ｃ）は、それぞれ本発明に係る半導体基板を示す断面図である。
【図３】（ａ）〜（ｅ）は、第１実施形態の製造方法を概略して示す工程図である。
【図４】（ａ）〜（ｅ）は、第２実施形態の製造方法を概略して示す工程図である。
【図５】（ａ）〜（ｅ）は、第３実施形態の製造方法を概略して示す工程図である。
【図６】（ａ）〜（ｄ）は、図５（ｅ）から続く工程図である。
【図７】（ａ）〜（ｅ）は、第４実施形態の製造方法を概略して示す工程図である。
【図８】（ａ）〜（ｃ）は、第５実施形態の製造方法を概略して示す工程図である。
【図９】第６実施形態の製造方法を概略して示す工程図である。
【図１０】（ａ）〜（ｇ）は第７実施形態の製造方法を概略して示す工程図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照しつつ本発明の実施形態を説明する。説明に用いる図面において、特徴的な部分を分かりやすく示すために、図面中の構造の寸法や縮尺を実際の構造と異ならせている場合がある。実施形態において同様の構成要素については、同じ符号を付して図示し、その詳細な説明を省略する場合がある。本発明の実施形態の説明に先立ち、まず、本発明により得られる炭化シリコン膜を有する半導体基板の構成について説明する。
【００３２】
図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）は、それぞれ、炭化シリコン膜を有する半導体基板１Ａ〜１Ｆの概略構成を示す側断面図である。図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）には、半導体基板１Ａ〜１Ｆの要部を拡大して図示している。
【００３３】
図１（ａ）に示すように、半導体基板１Ａは単結晶シリコンからなるシリコン基板（基板）１１を基体にして製造されている。シリコン基板１１上には、酸化シリコン膜１２が形成されている。酸化シリコン膜１２上には、第１の導電型の炭化シリコン膜からなる第１不純物領域１３が設けられている。第１不純物領域１３の導電型としては、Ｐ型、Ｎ型のいずれを採用することもできるが、ここでは説明の便宜上、Ｎ型であるとする。半導体基板１Ａにおいて第１不純物領域１３は、シリコン基板１１のほぼ全域を覆っている。
【００３４】
図１（ｂ）に示すように、半導体基板１Ｂにおいて酸化シリコン膜１２上には、第１不純物領域１３と、第２の導電型の炭化シリコン膜からなる第２不純物領域１４とが設けられている。第２不純物領域１４の導電型は、第１不純物領域１３と異なっており、ここではＰ型であるとする。本例の第１不純物領域１３、第２不純物領域１４は、いずれも島状の領域であり、第１不純物領域１３が第２不純物領域１４と隣接している。第１不純物領域１３と第２不純物領域１４とにより、ＰＮ接合が構成されている。なお、半導体基板１Ｂ〜１Ｆには、図示されている構造が複数設けられている。
【００３５】
図１（ｃ）に示すように、半導体基板１Ｃにおいて酸化シリコン膜１２上には、第１不純物領域１３と、炭化シリコン膜からなる真性領域１５と、第２不純物領域１４とが設けられている。第１不純物領域１３、真性領域１５、第２不純物領域１４はいずれも島状の領域である。本例では、第１不純物領域１３が、シリコン基板１１の面方向において第２不純物領域１４から離れて配置されている。真性領域１５は、第１不純物領域１３と第２不純物領域１４との間に配置されている。真性領域１５は、第１不純物領域１３と連続しており、かつ第２不純物領域１４と連続している。第１不純物領域１３、真性領域１５、第２不純物領域１４により、ＰＩＮ接合が構成されている。
【００３６】
図２（ａ）に示すように、半導体基板１Ｄにおいて酸化シリコン膜１２上には、島状の第１不純物領域１３が設けられている。第１不純物領域１３上に、第１不純物領域１３と当接して第２不純物領域１４が設けられている。第１不純物領域１３と第２不純物領域１４とにより、ＰＮ接合が構成されている。
【００３７】
図２（ｂ）に示すように、半導体基板１Ｅにおいて酸化シリコン膜１２上には、島状の第１不純物領域１３が設けられている。第１不純物領域１３上に、第１不純物領域１３と当接して真性領域１５が設けられている。真性領域１５上に、真性領域１５と当接して第２不純物領域１４が設けられている。第１不純物領域１３、真性領域１５、第２不純物領域１４により、ＰＩＮ接合が構成されている。
【００３８】
図２（ｃ）に示すように、半導体基板１Ｆにおいて酸化シリコン膜１２上には、島状の２種類の積層体が設けられている。一方の積層体は、酸化シリコン膜１２側から第１不純物領域１３、真性領域１５、第２不純物領域１４がこの順に配置された構造になっている。他方の積層体は、酸化シリコン膜１２側から第２不純物領域１４、真性領域１５、第１不純物領域１３がこの順に配置された構造になっている。２種類の積層体は、いずれもＰＩＮ接合を構成している。
なお、第１不純物領域をＰ型の不純物領域とするとともに第２不純物領域をＮ型の不純物領域にしてもよく、以下の実施形態についても同様である。
【００３９】
［第１実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第１実施形態を、半導体基板１Ａの構成に基づいて説明する。
【００４０】
図３（ａ）〜（ｅ）は、第１実施形態を示す断面工程図である。
炭化シリコン膜を製造するには、図３（ａ）に示すようにシリコン基板１１を用意する。シリコン基板１１は、例えばシリコンウェハー等である。
次いで、図３（ｂ）に示すように、シリコン基板１１の表層を熱酸化法等により酸化すること等により、酸化シリコン膜１２を形成する。酸化シリコン膜１２の膜厚としては、例えば１００ｎｍ程度にする。
【００４１】
次いで、図３（ｃ）に示すように、酸化シリコン膜１２上のほぼ全域にわたってシリコン膜１６ａを形成する。本実施形態では、酸化シリコン膜１２上にシリコンをＣＶＤ法により成膜してシリコン膜１６ａを形成する。成膜時の基板温度を低くするほど、シリコン膜１６ａの結晶性を低くすることができる。ここでは、成膜温度を適宜設定することにより、主としてアモルファスシリコンからなるシリコン膜１６ａを形成する。なお、成膜時の基板温度を調整することや、シリコン膜１６ａを熱アニールやレーザーアニール等により結晶化させることにより、ポリシリコンを含んだシリコン膜を形成してもよい。また、スパッタ法等によりシリコン膜を形成してもよい。シリコン膜１６ａの膜厚としては、後述する炭化処理を良好に行う観点から１００ｎｍ以下にするにするとよい。本実施形態では、シリコン膜１６ａの膜厚を３０ｎｍ程度にする。
【００４２】
次いで、図３（ｄ）に示すように、シリコン膜１６ａに不純物を注入して不純物を含有するシリコン膜１７を形成する。本実施形態では、不純物としてＮ型の不純物である窒素を注入する。Ｎ型の不純物としては、周期律表第Ｖ族の元素を用いればよく、具体的には窒素、リン、ヒ素、アンチモン等が挙げられる。なお、導電型がＰ型の不純物領域を形成する場合には、不純物としてＰ型の不純物を注入するとよい。Ｐ型の不純物としては、周期律表第III族の元素を用いればよく、具体的には、ボロン、アルミニウム、ガリウム等が挙げられる。
【００４３】
次いで、図３（ｅ）に示すように、不純物を含有するシリコン膜１７を炭化処理して、炭化シリコン膜１３を形成する。炭化処理は、例えばプロパンガス（Ｃ３Ｈ８）等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気において、シリコン膜１７を熱処理することにより行うとよい。熱処理としては、赤外線加熱方式のランプアニール装置を用いたランプアニール、抵抗加熱方式の電気炉等のファーネスを用いた炉アニール、レーザー光照射装置を用いたレーザーアニール等が挙げられる。熱処理は、基板温度を８００〜１４００℃程度に設定して行うとよく、本実施形態ではランプアニール装置を用いるとともに、基板裏面から基板温度をモニタリングして、熱処理を基板温度１１６０℃、処理時間６０秒の条件で行う。
【００４４】
炭化処理においてシリコン膜１７を加熱すると、シリコン膜１７の表面側から炭素がシリコン膜１７の膜中に拡散する。シリコン膜１７が主としてアモルファスシリコンからなっているので、単結晶からなるシリコン膜に比べて、膜中に炭素を良好に行きわたらせることができる。なお、シリコン膜がポリシリコンを含んだ膜である場合にも、炭素が結晶粒界をつたって膜中に広がるので、膜中に炭素を良好に行きわたらせることができる。
【００４５】
本願発明者は、シリコン膜を均一に炭化しうる条件について調査・検討している。その結果、アモルファスシリコンやポリシリコンからなるシリコン膜については、膜厚を１００ｎｍ以下にすれば良好に炭化可能であること、特に膜厚を３０ｎｍ以下にすれば炭化されずにシリコンが残留することがほぼ確実に防止されること、単結晶シリコンからなるシリコン膜については、膜厚を１０ｎｍ以下にすれば良好に炭化可能であり、特に５ｎｍ以下にすればシリコンの残留をほぼ確実に防止できること、を見出している。本実施形態では、シリコン膜１７の膜厚を３０ｎｍ程度にしているので、シリコン膜１７の膜中に炭素を極めて良好にいきわたらせることができる。
【００４６】
シリコン膜１７の膜中に拡散した炭素原子や、シリコン膜１７に含まれるシリコン原子、不純物の原子が熱処理により再配列する。これにより、炭化シリコン膜が形成されるとともに不純物が活性化される。以上のようにして、図１（ａ）に示した半導体基板１Ａが得られる。
【００４７】
通常、半導体膜として機能する炭化シリコン膜を製造するには、エピタキシャル結晶成長法等により炭化シリコン膜を成膜するとともに膜中に不純物を混入する方法や、イオン注入法等により炭化シリコン膜に不純物を注入する方法等が用いられる。前者の方法では成膜時に炭化シリコンを配列させる必要があり、後者の方法ではイオン注入後にダメージを回復させるためや不純物を活性化させるために炭化シリコンを再配列させる必要がある。炭化シリコンを配列させるためには、シリコンを配列させる場合と比べて格段に高温での熱処理が必要になり、製造コストが高騰してしまう。熱処理における処理温度を低く設定すると、処理時間が長くなることや所望の特性の炭化シリコン膜が得られなくなること等の不都合を生じてしまう。
【００４８】
第１実施形態の製造方法によれば、シリコンが炭化される過程においてシリコンが配列して、活性化された不純物を含んだ良好な結晶構造の炭化シリコン膜が得られる。したがって、炭化シリコンを配列させる場合に比べて格段にプロセス温度を低くすることができ、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。
【００４９】
また、アモルファスシリコン等からなり結晶性が低い膜質のシリコン膜を炭化するので、単結晶シリコンからなるシリコン膜を炭化する場合に比べて、膜厚が厚いシリコン膜であっても良好に炭化することができる。したがって、シリコン膜の膜厚を容易に増すことができ、炭化シリコン膜の膜厚を容易に増すことが可能になる。また、シリコン膜の膜厚を増すことにより、膜厚の相対的な誤差を小さくすることができる。例えば、単結晶シリコンからなるシリコン膜を採用するとともに、良好に炭化処理を行う観点でシリコン膜の膜厚を５ｎｍ程度にすると仮定する。膜厚の誤差が仮に１ｎｍ程度であると、膜厚の相対誤差は２０％程度になる。一方、結晶性が低い膜質のシリコン膜を採用すると、膜厚が３０ｎｍ程度であっても良好に炭化処理を行うことができ、しかも膜厚の誤差が仮に１ｎｍ程度であっても相対誤差を３．３％程度まで低くなる。このように、シリコン膜の膜厚を高精度にすることができ、高精度な膜厚の炭化シリコン膜を製造することができる。
【００５０】
［第２実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第２実施形態を、図１（ｃ）に示した半導体基板１Ｃの構成に基づいて説明する。第２実施形態が第１実施形態と異なる点は、シリコン膜の面方向の異なる領域に導電型が互いに異なる不純物領域を形成する点、島状の炭化シリコン膜を形成する点である。
【００５１】
図４（ａ）〜（ｅ）は、第２実施形態の製造方法を概略して示す工程図である。第２実施形態では、第１実施形態と同様にして（図３（ａ）、（ｂ）参照）、図４（ａ）に示すように酸化シリコン膜１２上にシリコン膜１６ａが形成されたシリコン基板１１を用意する。
【００５２】
次いで、図４（ｂ）に示すように、第１不純物領域の形成領域を開口したマスクパターンＭ１をシリコン膜１６ａ上に形成する。そして、マスクパターンＭ１をマスクとしてＮ型の不純物を注入することにより、マスクパターンＭ１の開口と重なる領域にＮ型の不純物を含有するシリコン膜１７を形成する。そして、マスクパターンＭ１を除去する。
【００５３】
次いで、図４（ｃ）に示すように、第２不純物領域の形成領域を開口したマスクパターンＭ２をシリコン膜１６ａ上に形成する。ここでは、第２不純物領域として、第１不純物領域の形成領域からシリコン膜１６ａの面方向において離れた領域であって、第１不純物領域の形成領域に近接する領域を選択する。マスクパターンＭ２をマスクとしてＰ型の不純物を注入することにより、マスクパターンＭ２の開口と重なる領域にＰ型の不純物を含有するシリコン膜１８を形成する。そして、マスクパターンＭ２を除去する。
【００５４】
次いで、図４（ｄ）に示すように、シリコン膜１７の一部又は全部と、シリコン膜１８の一部又は全部と、シリコン膜１７、１８間のシリコン膜１６ａとを残して、シリコン膜１６ａ、１７、１８をパターニングする。ここでは通常同様の方法、例えばフォトリソグラフィ法及びエッチング法を用いることにより、シリコン膜１６ａ、１７、１８をパターニングする。酸化シリコン膜１２をエッチングのストッパー膜として機能させることができ、良好にエッチングすることができる。
【００５５】
次いで、図４（ｅ）に示すように、本実施形態では第１実施形態と同様の炭化処理により、シリコン膜１６ａ、１７、１８を一括して炭化する。これにより、シリコン膜１６ａが真性領域（炭化シリコン膜）１５、シリコン膜１７が第１不純物領域１３、シリコン膜（炭化シリコン膜）１８が第２不純物領域１４になる。以上のようにして、図１（ａ）に示した半導体基板１Ｃが得られる。
【００５６】
第２実施形態の製造方法によれば、第１実施形態と同様の理由により、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。第１不純物領域１３、真性領域１５、第２不純物領域１４によりＰＩＮ接合が構成されているので、半導体基板１Ｃを用いると多様なデバイスを効率よく製造することができる。
【００５７】
ところで、炭化シリコン膜は、シリコンよりも化学的に安定でありエッチングすることが格段に難しいことが知られている。炭化シリコン膜をエッチングする方法としては、温度が数百℃程度の溶融水酸化カリウム（ＫＯＨ）をエッチャントに用いたウエットエッチングが挙げられる。この方法では、安全管理のコストが高騰しまい、またハンドリング性が悪いことにより製造効率が低下してしまう。ドライエッチングにより炭化シリコン膜をエッチングすることも考えられるが、この手法によるとウエットエッチングよりも製造効率が低下してしまう。また、ドライエッチングでは、炭化シリコン膜とその下地とで選択比を確保することが難しいので、プロセス耐性が極めて低くなってしまう。
【００５８】
一方、第２実施形態では、シリコン膜１６ａ、１７、１８をパターングした後に炭化しているので、炭化シリコン膜をパターニングする必要が少なくなり、端的には炭化シリコン膜のパターニングを省くことができる。したがって、パターニングされた炭化シリコン膜を容易に形成することができ、炭化シリコン膜を低コストで効率よく製造することができる。
【００５９】
なお、マスクパターンＭ１、Ｍ２の開口位置を設定することにより、第１不純物領域を第２不純物領域と連続させて形成することができる。これにより、図１（ｂ）に示した半導体基板１Ｂを製造することができ、ＰＮ接合を含んだ炭化シリコン膜を製造することができる。また、同様の手法により、連続する２つの領域に同じ導電型の不純物を注入するとともに、２つの領域で不純物濃度を異ならせることも可能である。これにより、高濃度領域と低濃度領域とが連続した不純物領域を形成することができる。なお、第２実施形態の製造方法では、炭化処理においてシリコン膜１７、１８からシリコン膜１６ａに不純物を拡散させることもでき、第１不純物領域１３と真性領域１５と境界部付近に低濃度不純物領域を形成することも可能である。
【００６０】
また、第１不純物領域１３、真性領域１５、第２不純物領域１４のうちの１以上を他と別工程で形成してもよい。例えば、図４（ｄ）に示したパターニング工程で、シリコン膜１７、１８間のシリコン膜１６ａを除去してパターニングする。そして、シリコン膜１７、１８を炭化処理した後、第１不純物領域１３と第２不純物領域１４との間に、シリコン膜を埋設する。そして、第１不純物領域１３と第２不純物領域１４との間のシリコン膜を炭化して真性領域を形成する。これにより、図１（ｃ）に示した炭化シリコン膜が得られる。このようにすれば、孤立した島状の領域内で不純物を活性化させるので、不純物が拡散する領域を管理することができ、形成された炭化シリコン膜における不純物濃度分布を高精度に管理することができる。
また、シリコン膜１６ａ、１７、１８をパターニングした後に不純物を注入してもよいし、シリコン膜１６ａ、１７、１８をパターニングせずに炭化してもよい。
【００６１】
［第３実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第３実施形態を、図２（ｂ）に示した半導体基板１Ｅの構成に基づいて説明する。第３実施形態が第２実施形態と異なる点は、シリコン膜の厚み方向の異なる領域に導電型が互いに異なる不純物領域を形成する点である。
【００６２】
図５（ａ）〜（ｅ）、図６（ａ）〜（ｄ）は、第３実施形態の製造方法を概略して示す工程図である。第３実施形態では、第１実施形態と同様にして（図３（ａ）、（ｂ）参照）、図５（ａ）に示すように酸化シリコン膜１２上にシリコン膜１６ａが形成されたシリコン基板１１を用意する。
【００６３】
次いで、図５（ｂ）に示すように、第１不純物領域の形成領域を開口したマスクパターンＭ３をシリコン膜１６ａ上に形成する。そして、マスクパターンＭ３をマスクとしてＮ型の不純物を注入することにより、マスクパターンＭ３の開口と重なる領域にＮ型の不純物を含有するシリコン膜１７を形成する。そして、マスクパターンＭ３を除去する。
【００６４】
次いで、図５（ｃ）に示すように、シリコン膜１７の一部又は全部を残してシリコン膜１６ａ、１７をパターニングする。ここでは、シリコン膜１７のみを残して、シリコン膜１６ａを除去する。
次いで、図５（ｄ）に示すように、第１実施形態と同様の炭化処理によりシリコン膜１７を炭化して、炭化されたシリコン膜１７からなる第１不純物領域１３を形成する。
次いで、図５（ｅ）に示すように、第１不純物領域１３と酸化シリコン膜１２上とにわたってアモルファスシリコンをＣＶＤ法により成膜し、この膜をパターニングすることにより、第１不純物領域１３上にシリコン膜（第２のシリコン膜）１６ｂを積層する。
【００６５】
次いで、図６（ａ）に示すように、シリコン膜１６ｂを炭化することにより、炭化されたシリコン膜１６ｂからなる真性領域１５を形成する。
次いで、図６（ｂ）に示すように、真性領域１５と酸化シリコン膜１２上とにわたってアモルファスシリコンをＣＶＤ法により成膜し、この膜をパターニングすることにより、真性領域１５上にシリコン膜（第３のシリコン膜）１６ｃを積層する。
次いで、図６（ｃ）に示すように、シリコン膜１６ｃにＰ型の不純物を注入することにより、Ｐ型の不純物を含有するシリコン膜１８を形成する。
次いで、図６（ｄ）に示すように、シリコン膜１８を炭化することにより、炭化されたシリコン膜１８からなる第２不純物領域１４を形成する。
以上のようにして、図２（ｂ）に示した半導体基板１Ｅが得られる。
【００６６】
第３実施形態の製造方法によれば、第１実施形態と同様の理由により、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。第２実施形態と同様に、第１不純物領域１３、真性領域１５、第２不純物領域１４によりＰＩＮ接合が構成されており、半導体基板１Ｅを用いると多様なデバイスを効率よく製造することができる。
また、第１不純物領域１３、真性領域１５、第２不純物領域１４がシリコン基板１１の厚み方向に積層された構造になっているので、第２実施形態に比べてＰＩＮ接合を高集積化することができる。
【００６７】
また、シリコン膜１６ａ、１６ｂ、１６ｃを膜ごとに炭化して積層しているので、シリコン膜の膜厚を厚くすることが容易になる。したがって、第１実施形態で説明したように炭化シリコン膜の膜厚を増すことが容易になるとともに、炭化シリコン膜の膜厚を高精度にすることができる。
【００６８】
なお、シリコン膜１６ａ、１６ｂ、１６ｃの厚みに応じて、２以上のシリコン膜を一括して炭化することも可能である。例えば、シリコン膜１６ａ、１６ｂの総厚が前記した良好に炭化しうる膜厚以下であれば、シリコン膜１６ａに不純物を注入した後に、シリコン膜１６ａを炭化せずにシリコン膜１６ｂを形成し、次いでシリコン膜１６ａ、１６ｂを一括して炭化してもよい。同様に、シリコン膜１６ａ、１６ｂ、１６ｃを一括して炭化してもよい。
【００６９】
また、第３実施形態と同様の手法により、図３（ｂ）に示した半導体基板１Ｄを製造することも可能である。例えば、シリコン膜１６ｂにＰ型の不純物を注入し、Ｐ型の不純物を含んだシリコン膜１６ｂを炭化することにより、半導体基板１Ｄが得られる。また、シリコン膜１６ｂにＮ型の不純物を注入し、Ｎ型の不純物を含んだシリコン膜１６ｂを炭化することにより、第１不純物領域を厚膜化することもできる。
【００７０】
また、シリコン膜１６ａ、１６ｂ、１６ｃの面方向の大きさを互いに異ならせてもよい。例えば、シリコン膜１６ａをシリコン膜１６ｂ、１６ｃよりも大面積化してもよい。これにより、第１不純物領域１３が、真性領域１５、第２不純物領域１４よりも面方向に張り出した構造が得られる。これにより、張り出した部分の第１不純物領域１３にコンタクトプラグ等を接続することが容易になり、第１不純物領域１３と電気的な接続をとることが容易になる。
【００７１】
［第４実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第４実施形態を説明する。第４実施形態が第１実施形態と異なる点は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて炭化シリコン膜を製造する点である。
【００７２】
図７（ａ）〜（ｅ）は、第４実施形態の製造方法を概略して示す工程図である。第４実施形態では、図７（ａ）に示すようなＳＯＩ基板を用意する。ＳＯＩ基板は、ＳＩＭＯＸ法や貼合せ法等により製造されている。ＳＯＩ基板は、単結晶シリコンからなるベース基板（基板）２１上に設けられた酸化シリコン膜２２と、酸化シリコン膜２２上に設けられたシリコン膜２６とを含んでいる。酸化シリコン膜２２は、埋め込み酸化膜等により構成されており、シリコン膜は単結晶シリコン層等により構成されている。
【００７３】
次いで、図７（ｂ）に示すように、シリコン膜２６の表層２９を熱酸化法等により酸化する。シリコン膜２６において酸化シリコン膜２２と当接する部分は、酸化せずにシリコン膜２６ａのままに保持しておく。シリコン膜２６ａの厚みとしては、例えば５ｎｍ程度にする。
次いで、図７（ｃ）に示すように、例えばフッ酸をエッチャントに用いたウエットエッチングによりシリコン膜２６ａを残して表層２９を除去する。これにより、シリコン膜２６を薄厚化するこができる。
【００７４】
次いで、図７（ｄ）に示すように、シリコン膜２６ａに不純物を注入して不純物を含有するシリコン膜２７を形成する。
次いで、図７（ｅ）に示すように、第１実施形態と同様の炭化処理によりシリコン膜２７を炭化して、炭化されたシリコン膜２７からなる第１不純物領域１３を形成する。
以上のようにして、炭化シリコン膜を有する半導体基板が得られる。
【００７５】
第４実施形態の製造方法によれば、第１実施形態と同様の理由により、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。また、シリコン膜２６を薄厚化しているので、薄厚化されたシリコン膜２７の膜中に炭化処理において炭素を良好にいきわたらせることができ、シリコン膜２７を良好に炭化することができる。
【００７６】
なお、第２、第３実施形態と同様にシリコン膜をパターニングしてもよい。シリコン膜の面方向に第２不純物領域を設けることも可能であり、第１不純物領域上に真性領域や第２不純物領域を積層することも可能である。
【００７７】
［第５実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第５実施形態を説明する。第５実施形態が第４実施形態と異なる点は、炭化されたシリコン膜を厚膜化して炭化シリコン膜を製造する点である。
【００７８】
図８（ａ）〜（ｃ）は、第５実施形態の製造方法を概略して示す工程図である。第５実施形態では、例えば第４実施形態と同様にして、酸化シリコン膜２２上に第１不純物領域１３を有するベース基板２１（図７（ｅ）参照）を用意する。そして、図８（ａ）に示すように、第１不純物領域１３上に、アモルファスシリコンをＣＶＤ法により成膜してシリコン膜（第２のシリコン膜）１６ｂを形成する。
【００７９】
次いで、図８（ｂ）に示すように、シリコン膜１６ｂにＮ型の不純物を注入して、Ｎ型の不純物を含有するシリコン膜１７を形成する。
次いで、図８（ｃ）に示すように、Ｎ型の不純物を含有するシリコン膜１７を炭化処理することにより、炭化された膜と第１不純物領域１３とが一体となった第１不純物領域１３ｂが得られる。以上のようにして、第４実施形態よりも炭化シリコン膜が厚膜化された半導体基板が得られる。
【００８０】
第５実施形態の製造方法によれば、第１実施形態と同様の理由により、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。また、炭化シリコン膜を容易に厚膜化することができ、炭化シリコン膜を用いてデバイスを製造する際のプロセス耐性が高められる。パワーデバイス等に用いられるトランジスタとしては、膜厚方向に電流が流れるものが知られている。このようなデバイスの製造に前記の炭化シリコン膜を用いれば、炭化シリコン膜の厚膜化が容易になっているので、格段に高耐圧なデバイスを製造可能になる。なお、第１〜第３実施形態に第５実施形態を適用することも可能であり、炭化シリコン膜を容易に厚膜化することができる。
【００８１】
［第６実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第６実施形態を説明する。第６実施形態が第４実施形態と異なる点は、炭化されたシリコン膜上に、化合物半導体膜を形成する点である。
【００８２】
図９は、第６実施形態の製造方法を概略して示す工程図である。第６実施形態では、例えば第４実施形態と同様にして、酸化シリコン膜２２上に第１不純物領域１３を有するベース基板２１（図７（ｅ）参照）を用意する。そして、第１不純物領域１３をシード層として、第１不純物領域１３上に化合物半導体膜３０をエピタキシャル成長させる。化合物半導体膜３０の形成材料としては、化合物半導体膜の形成材料としては、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、窒化ホウ素（ＢＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）等の各種化合物半導体材料のうち、炭化シリコン膜と格子整合するものから選択される。化合物半導体材料が炭化シリコン膜と格子整合することにより、良好な膜質の化合物半導体膜３０が得られる。
【００８３】
［第７実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第７実施形態を説明する。第７実施形態が第１実施形態と異なる点は、石英からなる基板を用いる点、炉アニールによる熱処理を用いて炭化処理を行う点、パターニングされた炭化シリコン膜を形成する点、酸化シリコン膜をパターニングする点である。
【００８４】
図１０（ａ）〜（ｇ）は、第７実施形態の製造方法を概略して示す工程図である。第７実施形態では、図１０（ａ）に示すように、石英基板４１を用意する。
次いで、図１０（ｂ）に示すように、石英基板４１上に酸化シリコン膜４２を形成する。酸化シリコン膜４２の形成方法としては、スパッタ法やＣＶＤ法等を用いればよい。
次いで、図１０（ｃ）に示すように、酸化シリコン膜４２上にアモルファスシリコンをＣＶＤ法により成膜して、シリコン膜１６ａを形成する。
【００８５】
次いで、図１０（ｄ）に示すように、シリコン膜１６ａにＮ型の不純物を注入して、Ｎ型の不純物を含有するシリコン膜１７を形成する。
次いで、図１０（ｅ）に示すように、シリコン膜１７をパターニングする。
次いで、図１０（ｆ）に示すように、シリコン膜１７を炭化することにより、第１不純物領域１３を形成する。本実施形態では、シリコン膜１７が形成された石英基板４１を複数用意しておき、炉アニールを用いた熱処理により複数の石英基板４１を一括して炭化処理する。これにより、効率よく炭化処理を行うことができる。
次いで、図１０（ｆ）に示すように、第１不純物領域１３をマスクとして酸化シリコン膜４２をエッチングすることにより、第１不純物領域と重ならない領域の石英基板４１を露出させる。以上のようにして、炭化シリコン膜を有する半導体基板を形成することができる。
【００８６】
第７実施形態の製造方法によれば、第１実施形態と同様の理由により、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。また、シリコン膜１７が設けられた複数の石英基板４１を一括して炉アニールを用いて一括して熱処理して炭化処理を行っているので、効率よく炭化シリコン膜を製造することができる。また、炭化シリコン膜が形成されていない領域の石英基板４１を露出させており、この領域を光学領域として用いることが可能になっている。また、炭化シリコン膜をマスクにしているので、セルフアライメントを行うことができ、石英基板４１が露出した領域を高精度かつ容易に形成することができる。
なお、酸化シリコン膜４２を設けずに、石英基板４１自体を下地として炭化シリコン膜を製造することも可能である。
【符号の説明】
【００８７】
１Ａ〜１Ｆ・・・半導体基板、１１・・・シリコン基板（基板）、２１・・・ベース基板（基板）、１２、２２、４２・・・酸化シリコン膜、１３・・・第１不純物領域（炭化シリコン膜）、１４・・・第２不純物領域（炭化シリコン膜）、１５・・・真性領域（炭化シリコン膜）、１６ａ、２６、２６ａ・・・シリコン膜、１６ｂ・・・第２のシリコン膜、１６ｃ・・・第３のシリコン膜、３０・・・化合物半導体膜、４１・・・石英基板（基板）
【技術分野】
【０００１】
本発明は、炭化シリコン膜の製造方法に関する。
【背景技術】
【０００２】
近年、整流素子やインバータ等の高耐圧パワーデバイスのワイドバンドギャップ半導体材料として、炭化シリコンが注目されている。炭化シリコンは、絶縁破壊電界が高いのでデバイスを高耐圧にすることができる。炭化シリコンは、機械的強度、耐熱性、化学的安定性に優れるという特性を有しており、ＭＥＭＳの構造体材料としても期待されている。
【０００３】
炭化シリコンからなる単結晶基板の製造方法としては、炭化シリコン種結晶を用いた昇華再結晶法により得られるインゴッドをスライスする方法が知られている。この方法では、昇華再結晶法では、１７００℃近辺の超高温処理が必要であるので、単結晶基板を低コストで効率よく製造することや、単結晶基板を大口径にすることが難しい。
【０００４】
炭化シリコン膜の製造方法としては、基板上にＣＶＤ法等により炭化シリコンを結晶成長させる手法が知られている。この手法によれば、昇華再結晶法よりも処理温度を下げることや単結晶基板よりも大面積の炭化シリコン膜を製造することが可能になる。しかしながら、この手法では高真空処理が必要になるので、炭化シリコン膜を低コストで効率よく製造することが難しい。また、炭化シリコン膜の結晶構造が基板の表面状態に影響されるため、良好な膜質の炭化シリコン膜を製造することが難しい。例えば、シリコン基板の表面に炭化シリコンを結晶成長させると、炭化シリコンがシリコンと結晶整合しないので結晶欠陥を含んだ炭化シリコン膜が形成される。酸化シリコン膜をバッファ層として炭化シリコンを結晶成長させると、疎な膜質の炭化シリコン膜が形成されてしまう。このような炭化シリコン膜を用いてデバイスを製造すると、デバイスが所望の特性にならなくなる。
【０００５】
このような問題点を解決する技術として、特許文献１〜３に開示されている技術が挙げられる。特許文献１、２では、ＳＯＩ基板表層の単結晶シリコン層を炭化している。特許文献３では、表面に酸化シリコン膜を形成した支持基板上に、単結晶炭化シリコン膜を転写している。特許文献１〜３の技術によれば、酸化シリコン層上に炭化シリコン膜を有する基板を低コストで効率よく製造することができると考えられる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−３６３７５１号公報
【特許文献２】特開２００３−２２４２４８号公報
【特許文献３】特開２００５−５３７６７８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
ところで、実際に炭化シリコン膜を用いて半導体装置を製造したり、半導体装置をＭＥＭＳに混載したりするためには、炭化シリコン膜の導電型や導電性を制御する必要がある。導電型や導電性は、炭化シリコン膜に含まれる不純物の種類や濃度等により制御される。不純物を含んだ半導体膜を形成する方法としては、半導体膜を成膜する過程で原料ガスに不純物を混入する方法や、不純物を含まない半導体膜にイオンを注入する方法が知られている。これらの方法を炭化シリコン膜に適用しても、以下の理由により炭化シリコン膜を良好な半導体膜として機能させることが難しい。
【０００８】
前者の方法は半導体膜をＣＶＤ法等で形成することを前提としており、ＣＶＤ法を用いて炭化シリコン膜を製造することは、前記のようにコスト面や製造効率面で不利である。後者の方法では、イオン注入による結晶構造のダメージを回復させるためや、注入された不純物を活性化するために熱アニールが必要になる。炭化シリコンは結晶化温度が格段に高いため、超高温での熱アニールが必要となりコスト面や製造効率面で不利である。
【０００９】
また、後者の方法を特許文献１〜３のような技術に適用すると、シリコンや酸化シリコンからなる部分が超高温で熱アニールされることにより、損傷したり熱応力により歪んだりする。熱アニールにおける処理温度を低く設定すると、ダメージを回復する効果や不純物を活性化する効果が弱くなり、炭化シリコン膜が所望の特性にならなくなる。
【００１０】
本発明は、前記事情に鑑み成されたものであって、良好な膜質であり所望の導電型や導電性に制御された炭化シリコン膜を低コストで効率よく製造する方法を提供することを目的の１つとする。
【課題を解決するための手段】
【００１１】
本発明の炭化シリコン膜の製造方法は、不純物領域を有する炭化シリコン膜の製造方法であって、表層にシリコン膜を有する基板の前記シリコン膜を炭化処理して、炭化された膜を含んだ炭化シリコン膜を形成する工程を有し、前記不純物領域になる部分の前記シリコン膜を炭化処理する前に、該部分に不純物を注入することを特徴とする。
【００１２】
シリコン膜を炭化処理すると、炭化処理における熱処理によりシリコン膜の結晶性が高くなるとともに、注入された不純物が活性化される。これにより、良好な膜質であり所望の導電型や導電性に制御された炭化シリコン膜を製造することができる。一般に、シリコンを結晶化させる処理温度やシリコンを炭化する処理温度は、炭化シリコンを結晶化させる処理温度よりも低くすることができる。したがって、本発明によれば、炭化シリコン膜に不純物を注入した後に不純物を活性化させる熱処理や結晶性を回復させる熱処理を行う方法と比べて処理温度を低くすることができ、炭化シリコン膜を低コストで効率よく製造することができる。
【００１３】
また、前記不純物として第１の導電型の不純物を前記シリコン膜の面方向において部分的に注入するとともに、前記シリコン膜の面方向において前記第１の導電型の不純物が注入される領域と異なる領域に前記不純物として第２の導電型の不純物を注入することもできる。
【００１４】
第１の導電型の不純物が注入された領域、第２の導電型の不純物が注入された領域は、それぞれ、炭化された膜において第１の導電型の不純物領域、第２の導電型の不純物領域になる。前記のようにすれば、第１の導電型の不純物領域と第２の導電型の不純物領域とが面方向に混載された炭化シリコン膜を製造することができ、このような炭化シリコン膜を用いると、様々な半導体装置を製造することが可能になる。
【００１５】
また、前記シリコン膜上に第２のシリコン膜を形成する工程を有し、前記第２のシリコン膜を前記シリコン膜と一括して又は独立して炭化処理して、炭化された膜を含んだ炭化シリコン膜を製造することもできる。
このようにすれば、シリコン膜が炭化された膜と、第２のシリコン膜が炭化された膜とを含んだ炭化シリコン膜が得られるので、炭化シリコン膜を厚膜化することができる。
【００１６】
また、前記シリコン膜は、前記不純物として第１の導電型の不純物が注入される領域を有し、該領域と重なる部分の前記第２のシリコン膜を炭化する前に、該部分に第２の導電型の不純物を注入することもできる。
このようにすれば、第１の導電型の不純物領域上に第２の導電型の不純物領域が配置された炭化シリコン膜が得られる。このような炭化シリコン膜を用いると、ＰＮ接合を有する半導体装置を製造することが可能になる。
【００１７】
また、前記第２のシリコン膜上に第３のシリコン膜を形成する工程を有し、前記第３のシリコン膜を前記第２のシリコン膜と一括して又は独立して炭化処理して、炭化された膜を含んだ炭化シリコン膜を製造することもできる。
このようにすれば、シリコン膜が炭化された膜と、第２のシリコン膜が炭化された膜と、第３のシリコン膜が炭化された膜とを含んだ炭化シリコン膜が得られるので、炭化シリコン膜を厚膜化することができる。
【００１８】
また、前記シリコン膜は、前記不純物として第１の導電型の不純物が注入される領域を有し、該領域と重なる部分の前記第２のシリコン膜に不純物を注入せずに該第２のシリコン膜を炭化し、該領域と重なる部分の前記第３のシリコン膜を炭化する前に、該部分に第２の導電型の不純物を注入することもできる。
【００１９】
このようにすれば、シリコン膜が炭化された膜の第１の導電型の不純物領域上において、第２のシリコン膜が真性領域となり、第３のシリコン膜が第２の導電型の不純物領域になる。このような炭化シリコン膜を用いると、ＰＩＮ接合を有する半導体装置を製造することが可能になる。
【００２０】
また、前記炭化シリコン膜になるシリコン膜の少なくとも一部が、アモルファスシリコンとポリシリコンとの少なくとも一方を含むことが好ましい。
このようにすれば、アモルファスシリコンやポリシリコンは単結晶シリコンよりも結晶性が低いので、単結晶シリコンからなる膜に比べてシリコン膜中に炭素をいきわたらせることが容易になる。したがって、シリコン膜を良好に炭化することができ、部分的にシリコンが炭化されずに炭化シリコン膜中に残留することが格段に低減される。よって、残留したシリコンと炭化シリコンとが格子整合しないことによる結晶欠陥を生じることや炭化シリコン膜の特性が部分的にばらつくこと、熱膨張係数の違いによる残留応力が生じること等が格段に低減され、良好な特性の炭化シリコン膜が得られるようになる。
【００２１】
また、前記炭化シリコン膜になるシリコン膜の少なくとも一部をＣＶＤ法を用いて形成することが好ましい。
ＣＶＤ法によれば、成膜温度を低く設定することによりシリコン膜の結晶性を容易に低下させることができる。また、ＣＶＤ法によれば、高精度な膜厚のシリコン膜を形成することができ、炭化された膜の膜厚も高精度になる。
【００２２】
また、前記炭化シリコン膜になるシリコン膜の少なくとも一部に対して、該一部を炭化する前にパターニングすることもできる。
一般に、シリコン膜をパターニングすることは炭化シリコン膜をパターニングすることよりも格段に容易である。前記のようにすれば、パターニングされたシリコン膜が炭化されて、パターニングされた炭化シリコン膜が得られる。したがって、炭化シリコン膜をパターニングする必要性が少なくなり、所望のパターンの炭化シリコン膜が容易に得られようになる。
【００２３】
前記炭化シリコン膜になるシリコン膜の少なくとも一部に対して、該一部を炭化する前に薄厚化することもできる。
このようにすれば、シリコン膜中に炭素を良好に行きわたらせることができ、シリコン膜を良好に炭化することができる。したがって、シリコンが炭化シリコン膜中に残留することが格段に低減され、良好な特性の炭化シリコン膜が得られるようになる。
【００２４】
また、前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理において、炭化する部分の総厚を１００ｎｍ以下にすることが好ましい。
このようにすれば、シリコン膜中にほぼ確実に炭素を行きわたらせることができ、良好な特性の炭化シリコン膜が得られるようになる。
【００２５】
また、前記シリコン膜と前記基板との間に、前記シリコン膜と当接して酸化シリコン膜が配置されているとよい。
このようにすれば、酸化シリコン層をバッファ層として機能させることができ、炭化シリコン膜が基板の結晶構造の影響を受けにくくなる。したがって、炭化シリコン膜が基板と格子整合しないことにより結晶欠陥や残留応力を生じることが低減され、良好な特性の炭化シリコン膜が得られるようになる。また、炭化シリコン膜を用いて製造されるデバイスにおいて酸化シリコン膜を素子分離に用いることもでき、低消費電力のデバイスを製造可能な炭化シリコン膜が得られるようになる。
【００２６】
また、前記シリコン膜と前記基板との間に、前記シリコン膜と当接して窒化シリコン膜が配置されていてもよい。
このようにすれば、窒化シリコン層をバッファ層として機能させることができ、炭化シリコン膜に結晶欠陥や残留応力を生じることが低減される。また、炭化シリコン膜を用いて製造されるデバイスにおいて窒化シリコン膜を素子分離に用いることもでき、低消費電力のデバイスを製造可能な炭化シリコン膜が得られるようになる。
【００２７】
前記基板がシリコンからなり、前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理は、ランプアニールによる熱処理を用いて行うこともできる。
ランプアニールによれば、短時間で熱処理することができ、また炉アニールに比べて昇温レートを高くすることができる。したがって、基板に対する熱影響を低減しつつ、炭化する部分のシリコン膜を相対的に高温にすることができ、炭化シリコン膜の結晶性を良好に高めることができる。
【００２８】
前記基板が石英からなり、前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理は、炉アニールによる熱処理を用いて行うこともできる。
炉アニールによれば、多数の基板を一括して熱処理することができる。したがって、多数の基板上に形成された多数のシリコン膜を一括して炭化処理することが可能になり、製造効率を高めることができる。
【００２９】
また、前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有していてもよい。
このようにすれば、炭化シリコン膜に格子整合させて化合物半導体膜を形成することができ、結晶性が良好な化合物半導体膜が得られるようになる。
【図面の簡単な説明】
【００３０】
【図１】（ａ）〜（ｃ）は、それぞれ本発明に係る半導体基板を示す断面図である。
【図２】（ａ）〜（ｃ）は、それぞれ本発明に係る半導体基板を示す断面図である。
【図３】（ａ）〜（ｅ）は、第１実施形態の製造方法を概略して示す工程図である。
【図４】（ａ）〜（ｅ）は、第２実施形態の製造方法を概略して示す工程図である。
【図５】（ａ）〜（ｅ）は、第３実施形態の製造方法を概略して示す工程図である。
【図６】（ａ）〜（ｄ）は、図５（ｅ）から続く工程図である。
【図７】（ａ）〜（ｅ）は、第４実施形態の製造方法を概略して示す工程図である。
【図８】（ａ）〜（ｃ）は、第５実施形態の製造方法を概略して示す工程図である。
【図９】第６実施形態の製造方法を概略して示す工程図である。
【図１０】（ａ）〜（ｇ）は第７実施形態の製造方法を概略して示す工程図である。
【発明を実施するための形態】
【００３１】
以下、図面を参照しつつ本発明の実施形態を説明する。説明に用いる図面において、特徴的な部分を分かりやすく示すために、図面中の構造の寸法や縮尺を実際の構造と異ならせている場合がある。実施形態において同様の構成要素については、同じ符号を付して図示し、その詳細な説明を省略する場合がある。本発明の実施形態の説明に先立ち、まず、本発明により得られる炭化シリコン膜を有する半導体基板の構成について説明する。
【００３２】
図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）は、それぞれ、炭化シリコン膜を有する半導体基板１Ａ〜１Ｆの概略構成を示す側断面図である。図１（ａ）〜（ｃ）、図２（ａ）〜（ｃ）には、半導体基板１Ａ〜１Ｆの要部を拡大して図示している。
【００３３】
図１（ａ）に示すように、半導体基板１Ａは単結晶シリコンからなるシリコン基板（基板）１１を基体にして製造されている。シリコン基板１１上には、酸化シリコン膜１２が形成されている。酸化シリコン膜１２上には、第１の導電型の炭化シリコン膜からなる第１不純物領域１３が設けられている。第１不純物領域１３の導電型としては、Ｐ型、Ｎ型のいずれを採用することもできるが、ここでは説明の便宜上、Ｎ型であるとする。半導体基板１Ａにおいて第１不純物領域１３は、シリコン基板１１のほぼ全域を覆っている。
【００３４】
図１（ｂ）に示すように、半導体基板１Ｂにおいて酸化シリコン膜１２上には、第１不純物領域１３と、第２の導電型の炭化シリコン膜からなる第２不純物領域１４とが設けられている。第２不純物領域１４の導電型は、第１不純物領域１３と異なっており、ここではＰ型であるとする。本例の第１不純物領域１３、第２不純物領域１４は、いずれも島状の領域であり、第１不純物領域１３が第２不純物領域１４と隣接している。第１不純物領域１３と第２不純物領域１４とにより、ＰＮ接合が構成されている。なお、半導体基板１Ｂ〜１Ｆには、図示されている構造が複数設けられている。
【００３５】
図１（ｃ）に示すように、半導体基板１Ｃにおいて酸化シリコン膜１２上には、第１不純物領域１３と、炭化シリコン膜からなる真性領域１５と、第２不純物領域１４とが設けられている。第１不純物領域１３、真性領域１５、第２不純物領域１４はいずれも島状の領域である。本例では、第１不純物領域１３が、シリコン基板１１の面方向において第２不純物領域１４から離れて配置されている。真性領域１５は、第１不純物領域１３と第２不純物領域１４との間に配置されている。真性領域１５は、第１不純物領域１３と連続しており、かつ第２不純物領域１４と連続している。第１不純物領域１３、真性領域１５、第２不純物領域１４により、ＰＩＮ接合が構成されている。
【００３６】
図２（ａ）に示すように、半導体基板１Ｄにおいて酸化シリコン膜１２上には、島状の第１不純物領域１３が設けられている。第１不純物領域１３上に、第１不純物領域１３と当接して第２不純物領域１４が設けられている。第１不純物領域１３と第２不純物領域１４とにより、ＰＮ接合が構成されている。
【００３７】
図２（ｂ）に示すように、半導体基板１Ｅにおいて酸化シリコン膜１２上には、島状の第１不純物領域１３が設けられている。第１不純物領域１３上に、第１不純物領域１３と当接して真性領域１５が設けられている。真性領域１５上に、真性領域１５と当接して第２不純物領域１４が設けられている。第１不純物領域１３、真性領域１５、第２不純物領域１４により、ＰＩＮ接合が構成されている。
【００３８】
図２（ｃ）に示すように、半導体基板１Ｆにおいて酸化シリコン膜１２上には、島状の２種類の積層体が設けられている。一方の積層体は、酸化シリコン膜１２側から第１不純物領域１３、真性領域１５、第２不純物領域１４がこの順に配置された構造になっている。他方の積層体は、酸化シリコン膜１２側から第２不純物領域１４、真性領域１５、第１不純物領域１３がこの順に配置された構造になっている。２種類の積層体は、いずれもＰＩＮ接合を構成している。
なお、第１不純物領域をＰ型の不純物領域とするとともに第２不純物領域をＮ型の不純物領域にしてもよく、以下の実施形態についても同様である。
【００３９】
［第１実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第１実施形態を、半導体基板１Ａの構成に基づいて説明する。
【００４０】
図３（ａ）〜（ｅ）は、第１実施形態を示す断面工程図である。
炭化シリコン膜を製造するには、図３（ａ）に示すようにシリコン基板１１を用意する。シリコン基板１１は、例えばシリコンウェハー等である。
次いで、図３（ｂ）に示すように、シリコン基板１１の表層を熱酸化法等により酸化すること等により、酸化シリコン膜１２を形成する。酸化シリコン膜１２の膜厚としては、例えば１００ｎｍ程度にする。
【００４１】
次いで、図３（ｃ）に示すように、酸化シリコン膜１２上のほぼ全域にわたってシリコン膜１６ａを形成する。本実施形態では、酸化シリコン膜１２上にシリコンをＣＶＤ法により成膜してシリコン膜１６ａを形成する。成膜時の基板温度を低くするほど、シリコン膜１６ａの結晶性を低くすることができる。ここでは、成膜温度を適宜設定することにより、主としてアモルファスシリコンからなるシリコン膜１６ａを形成する。なお、成膜時の基板温度を調整することや、シリコン膜１６ａを熱アニールやレーザーアニール等により結晶化させることにより、ポリシリコンを含んだシリコン膜を形成してもよい。また、スパッタ法等によりシリコン膜を形成してもよい。シリコン膜１６ａの膜厚としては、後述する炭化処理を良好に行う観点から１００ｎｍ以下にするにするとよい。本実施形態では、シリコン膜１６ａの膜厚を３０ｎｍ程度にする。
【００４２】
次いで、図３（ｄ）に示すように、シリコン膜１６ａに不純物を注入して不純物を含有するシリコン膜１７を形成する。本実施形態では、不純物としてＮ型の不純物である窒素を注入する。Ｎ型の不純物としては、周期律表第Ｖ族の元素を用いればよく、具体的には窒素、リン、ヒ素、アンチモン等が挙げられる。なお、導電型がＰ型の不純物領域を形成する場合には、不純物としてＰ型の不純物を注入するとよい。Ｐ型の不純物としては、周期律表第III族の元素を用いればよく、具体的には、ボロン、アルミニウム、ガリウム等が挙げられる。
【００４３】
次いで、図３（ｅ）に示すように、不純物を含有するシリコン膜１７を炭化処理して、炭化シリコン膜１３を形成する。炭化処理は、例えばプロパンガス（Ｃ３Ｈ８）等の炭化水素ガスと水素ガスとからなる混合ガスの雰囲気において、シリコン膜１７を熱処理することにより行うとよい。熱処理としては、赤外線加熱方式のランプアニール装置を用いたランプアニール、抵抗加熱方式の電気炉等のファーネスを用いた炉アニール、レーザー光照射装置を用いたレーザーアニール等が挙げられる。熱処理は、基板温度を８００〜１４００℃程度に設定して行うとよく、本実施形態ではランプアニール装置を用いるとともに、基板裏面から基板温度をモニタリングして、熱処理を基板温度１１６０℃、処理時間６０秒の条件で行う。
【００４４】
炭化処理においてシリコン膜１７を加熱すると、シリコン膜１７の表面側から炭素がシリコン膜１７の膜中に拡散する。シリコン膜１７が主としてアモルファスシリコンからなっているので、単結晶からなるシリコン膜に比べて、膜中に炭素を良好に行きわたらせることができる。なお、シリコン膜がポリシリコンを含んだ膜である場合にも、炭素が結晶粒界をつたって膜中に広がるので、膜中に炭素を良好に行きわたらせることができる。
【００４５】
本願発明者は、シリコン膜を均一に炭化しうる条件について調査・検討している。その結果、アモルファスシリコンやポリシリコンからなるシリコン膜については、膜厚を１００ｎｍ以下にすれば良好に炭化可能であること、特に膜厚を３０ｎｍ以下にすれば炭化されずにシリコンが残留することがほぼ確実に防止されること、単結晶シリコンからなるシリコン膜については、膜厚を１０ｎｍ以下にすれば良好に炭化可能であり、特に５ｎｍ以下にすればシリコンの残留をほぼ確実に防止できること、を見出している。本実施形態では、シリコン膜１７の膜厚を３０ｎｍ程度にしているので、シリコン膜１７の膜中に炭素を極めて良好にいきわたらせることができる。
【００４６】
シリコン膜１７の膜中に拡散した炭素原子や、シリコン膜１７に含まれるシリコン原子、不純物の原子が熱処理により再配列する。これにより、炭化シリコン膜が形成されるとともに不純物が活性化される。以上のようにして、図１（ａ）に示した半導体基板１Ａが得られる。
【００４７】
通常、半導体膜として機能する炭化シリコン膜を製造するには、エピタキシャル結晶成長法等により炭化シリコン膜を成膜するとともに膜中に不純物を混入する方法や、イオン注入法等により炭化シリコン膜に不純物を注入する方法等が用いられる。前者の方法では成膜時に炭化シリコンを配列させる必要があり、後者の方法ではイオン注入後にダメージを回復させるためや不純物を活性化させるために炭化シリコンを再配列させる必要がある。炭化シリコンを配列させるためには、シリコンを配列させる場合と比べて格段に高温での熱処理が必要になり、製造コストが高騰してしまう。熱処理における処理温度を低く設定すると、処理時間が長くなることや所望の特性の炭化シリコン膜が得られなくなること等の不都合を生じてしまう。
【００４８】
第１実施形態の製造方法によれば、シリコンが炭化される過程においてシリコンが配列して、活性化された不純物を含んだ良好な結晶構造の炭化シリコン膜が得られる。したがって、炭化シリコンを配列させる場合に比べて格段にプロセス温度を低くすることができ、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。
【００４９】
また、アモルファスシリコン等からなり結晶性が低い膜質のシリコン膜を炭化するので、単結晶シリコンからなるシリコン膜を炭化する場合に比べて、膜厚が厚いシリコン膜であっても良好に炭化することができる。したがって、シリコン膜の膜厚を容易に増すことができ、炭化シリコン膜の膜厚を容易に増すことが可能になる。また、シリコン膜の膜厚を増すことにより、膜厚の相対的な誤差を小さくすることができる。例えば、単結晶シリコンからなるシリコン膜を採用するとともに、良好に炭化処理を行う観点でシリコン膜の膜厚を５ｎｍ程度にすると仮定する。膜厚の誤差が仮に１ｎｍ程度であると、膜厚の相対誤差は２０％程度になる。一方、結晶性が低い膜質のシリコン膜を採用すると、膜厚が３０ｎｍ程度であっても良好に炭化処理を行うことができ、しかも膜厚の誤差が仮に１ｎｍ程度であっても相対誤差を３．３％程度まで低くなる。このように、シリコン膜の膜厚を高精度にすることができ、高精度な膜厚の炭化シリコン膜を製造することができる。
【００５０】
［第２実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第２実施形態を、図１（ｃ）に示した半導体基板１Ｃの構成に基づいて説明する。第２実施形態が第１実施形態と異なる点は、シリコン膜の面方向の異なる領域に導電型が互いに異なる不純物領域を形成する点、島状の炭化シリコン膜を形成する点である。
【００５１】
図４（ａ）〜（ｅ）は、第２実施形態の製造方法を概略して示す工程図である。第２実施形態では、第１実施形態と同様にして（図３（ａ）、（ｂ）参照）、図４（ａ）に示すように酸化シリコン膜１２上にシリコン膜１６ａが形成されたシリコン基板１１を用意する。
【００５２】
次いで、図４（ｂ）に示すように、第１不純物領域の形成領域を開口したマスクパターンＭ１をシリコン膜１６ａ上に形成する。そして、マスクパターンＭ１をマスクとしてＮ型の不純物を注入することにより、マスクパターンＭ１の開口と重なる領域にＮ型の不純物を含有するシリコン膜１７を形成する。そして、マスクパターンＭ１を除去する。
【００５３】
次いで、図４（ｃ）に示すように、第２不純物領域の形成領域を開口したマスクパターンＭ２をシリコン膜１６ａ上に形成する。ここでは、第２不純物領域として、第１不純物領域の形成領域からシリコン膜１６ａの面方向において離れた領域であって、第１不純物領域の形成領域に近接する領域を選択する。マスクパターンＭ２をマスクとしてＰ型の不純物を注入することにより、マスクパターンＭ２の開口と重なる領域にＰ型の不純物を含有するシリコン膜１８を形成する。そして、マスクパターンＭ２を除去する。
【００５４】
次いで、図４（ｄ）に示すように、シリコン膜１７の一部又は全部と、シリコン膜１８の一部又は全部と、シリコン膜１７、１８間のシリコン膜１６ａとを残して、シリコン膜１６ａ、１７、１８をパターニングする。ここでは通常同様の方法、例えばフォトリソグラフィ法及びエッチング法を用いることにより、シリコン膜１６ａ、１７、１８をパターニングする。酸化シリコン膜１２をエッチングのストッパー膜として機能させることができ、良好にエッチングすることができる。
【００５５】
次いで、図４（ｅ）に示すように、本実施形態では第１実施形態と同様の炭化処理により、シリコン膜１６ａ、１７、１８を一括して炭化する。これにより、シリコン膜１６ａが真性領域（炭化シリコン膜）１５、シリコン膜１７が第１不純物領域１３、シリコン膜（炭化シリコン膜）１８が第２不純物領域１４になる。以上のようにして、図１（ａ）に示した半導体基板１Ｃが得られる。
【００５６】
第２実施形態の製造方法によれば、第１実施形態と同様の理由により、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。第１不純物領域１３、真性領域１５、第２不純物領域１４によりＰＩＮ接合が構成されているので、半導体基板１Ｃを用いると多様なデバイスを効率よく製造することができる。
【００５７】
ところで、炭化シリコン膜は、シリコンよりも化学的に安定でありエッチングすることが格段に難しいことが知られている。炭化シリコン膜をエッチングする方法としては、温度が数百℃程度の溶融水酸化カリウム（ＫＯＨ）をエッチャントに用いたウエットエッチングが挙げられる。この方法では、安全管理のコストが高騰しまい、またハンドリング性が悪いことにより製造効率が低下してしまう。ドライエッチングにより炭化シリコン膜をエッチングすることも考えられるが、この手法によるとウエットエッチングよりも製造効率が低下してしまう。また、ドライエッチングでは、炭化シリコン膜とその下地とで選択比を確保することが難しいので、プロセス耐性が極めて低くなってしまう。
【００５８】
一方、第２実施形態では、シリコン膜１６ａ、１７、１８をパターングした後に炭化しているので、炭化シリコン膜をパターニングする必要が少なくなり、端的には炭化シリコン膜のパターニングを省くことができる。したがって、パターニングされた炭化シリコン膜を容易に形成することができ、炭化シリコン膜を低コストで効率よく製造することができる。
【００５９】
なお、マスクパターンＭ１、Ｍ２の開口位置を設定することにより、第１不純物領域を第２不純物領域と連続させて形成することができる。これにより、図１（ｂ）に示した半導体基板１Ｂを製造することができ、ＰＮ接合を含んだ炭化シリコン膜を製造することができる。また、同様の手法により、連続する２つの領域に同じ導電型の不純物を注入するとともに、２つの領域で不純物濃度を異ならせることも可能である。これにより、高濃度領域と低濃度領域とが連続した不純物領域を形成することができる。なお、第２実施形態の製造方法では、炭化処理においてシリコン膜１７、１８からシリコン膜１６ａに不純物を拡散させることもでき、第１不純物領域１３と真性領域１５と境界部付近に低濃度不純物領域を形成することも可能である。
【００６０】
また、第１不純物領域１３、真性領域１５、第２不純物領域１４のうちの１以上を他と別工程で形成してもよい。例えば、図４（ｄ）に示したパターニング工程で、シリコン膜１７、１８間のシリコン膜１６ａを除去してパターニングする。そして、シリコン膜１７、１８を炭化処理した後、第１不純物領域１３と第２不純物領域１４との間に、シリコン膜を埋設する。そして、第１不純物領域１３と第２不純物領域１４との間のシリコン膜を炭化して真性領域を形成する。これにより、図１（ｃ）に示した炭化シリコン膜が得られる。このようにすれば、孤立した島状の領域内で不純物を活性化させるので、不純物が拡散する領域を管理することができ、形成された炭化シリコン膜における不純物濃度分布を高精度に管理することができる。
また、シリコン膜１６ａ、１７、１８をパターニングした後に不純物を注入してもよいし、シリコン膜１６ａ、１７、１８をパターニングせずに炭化してもよい。
【００６１】
［第３実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第３実施形態を、図２（ｂ）に示した半導体基板１Ｅの構成に基づいて説明する。第３実施形態が第２実施形態と異なる点は、シリコン膜の厚み方向の異なる領域に導電型が互いに異なる不純物領域を形成する点である。
【００６２】
図５（ａ）〜（ｅ）、図６（ａ）〜（ｄ）は、第３実施形態の製造方法を概略して示す工程図である。第３実施形態では、第１実施形態と同様にして（図３（ａ）、（ｂ）参照）、図５（ａ）に示すように酸化シリコン膜１２上にシリコン膜１６ａが形成されたシリコン基板１１を用意する。
【００６３】
次いで、図５（ｂ）に示すように、第１不純物領域の形成領域を開口したマスクパターンＭ３をシリコン膜１６ａ上に形成する。そして、マスクパターンＭ３をマスクとしてＮ型の不純物を注入することにより、マスクパターンＭ３の開口と重なる領域にＮ型の不純物を含有するシリコン膜１７を形成する。そして、マスクパターンＭ３を除去する。
【００６４】
次いで、図５（ｃ）に示すように、シリコン膜１７の一部又は全部を残してシリコン膜１６ａ、１７をパターニングする。ここでは、シリコン膜１７のみを残して、シリコン膜１６ａを除去する。
次いで、図５（ｄ）に示すように、第１実施形態と同様の炭化処理によりシリコン膜１７を炭化して、炭化されたシリコン膜１７からなる第１不純物領域１３を形成する。
次いで、図５（ｅ）に示すように、第１不純物領域１３と酸化シリコン膜１２上とにわたってアモルファスシリコンをＣＶＤ法により成膜し、この膜をパターニングすることにより、第１不純物領域１３上にシリコン膜（第２のシリコン膜）１６ｂを積層する。
【００６５】
次いで、図６（ａ）に示すように、シリコン膜１６ｂを炭化することにより、炭化されたシリコン膜１６ｂからなる真性領域１５を形成する。
次いで、図６（ｂ）に示すように、真性領域１５と酸化シリコン膜１２上とにわたってアモルファスシリコンをＣＶＤ法により成膜し、この膜をパターニングすることにより、真性領域１５上にシリコン膜（第３のシリコン膜）１６ｃを積層する。
次いで、図６（ｃ）に示すように、シリコン膜１６ｃにＰ型の不純物を注入することにより、Ｐ型の不純物を含有するシリコン膜１８を形成する。
次いで、図６（ｄ）に示すように、シリコン膜１８を炭化することにより、炭化されたシリコン膜１８からなる第２不純物領域１４を形成する。
以上のようにして、図２（ｂ）に示した半導体基板１Ｅが得られる。
【００６６】
第３実施形態の製造方法によれば、第１実施形態と同様の理由により、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。第２実施形態と同様に、第１不純物領域１３、真性領域１５、第２不純物領域１４によりＰＩＮ接合が構成されており、半導体基板１Ｅを用いると多様なデバイスを効率よく製造することができる。
また、第１不純物領域１３、真性領域１５、第２不純物領域１４がシリコン基板１１の厚み方向に積層された構造になっているので、第２実施形態に比べてＰＩＮ接合を高集積化することができる。
【００６７】
また、シリコン膜１６ａ、１６ｂ、１６ｃを膜ごとに炭化して積層しているので、シリコン膜の膜厚を厚くすることが容易になる。したがって、第１実施形態で説明したように炭化シリコン膜の膜厚を増すことが容易になるとともに、炭化シリコン膜の膜厚を高精度にすることができる。
【００６８】
なお、シリコン膜１６ａ、１６ｂ、１６ｃの厚みに応じて、２以上のシリコン膜を一括して炭化することも可能である。例えば、シリコン膜１６ａ、１６ｂの総厚が前記した良好に炭化しうる膜厚以下であれば、シリコン膜１６ａに不純物を注入した後に、シリコン膜１６ａを炭化せずにシリコン膜１６ｂを形成し、次いでシリコン膜１６ａ、１６ｂを一括して炭化してもよい。同様に、シリコン膜１６ａ、１６ｂ、１６ｃを一括して炭化してもよい。
【００６９】
また、第３実施形態と同様の手法により、図３（ｂ）に示した半導体基板１Ｄを製造することも可能である。例えば、シリコン膜１６ｂにＰ型の不純物を注入し、Ｐ型の不純物を含んだシリコン膜１６ｂを炭化することにより、半導体基板１Ｄが得られる。また、シリコン膜１６ｂにＮ型の不純物を注入し、Ｎ型の不純物を含んだシリコン膜１６ｂを炭化することにより、第１不純物領域を厚膜化することもできる。
【００７０】
また、シリコン膜１６ａ、１６ｂ、１６ｃの面方向の大きさを互いに異ならせてもよい。例えば、シリコン膜１６ａをシリコン膜１６ｂ、１６ｃよりも大面積化してもよい。これにより、第１不純物領域１３が、真性領域１５、第２不純物領域１４よりも面方向に張り出した構造が得られる。これにより、張り出した部分の第１不純物領域１３にコンタクトプラグ等を接続することが容易になり、第１不純物領域１３と電気的な接続をとることが容易になる。
【００７１】
［第４実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第４実施形態を説明する。第４実施形態が第１実施形態と異なる点は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて炭化シリコン膜を製造する点である。
【００７２】
図７（ａ）〜（ｅ）は、第４実施形態の製造方法を概略して示す工程図である。第４実施形態では、図７（ａ）に示すようなＳＯＩ基板を用意する。ＳＯＩ基板は、ＳＩＭＯＸ法や貼合せ法等により製造されている。ＳＯＩ基板は、単結晶シリコンからなるベース基板（基板）２１上に設けられた酸化シリコン膜２２と、酸化シリコン膜２２上に設けられたシリコン膜２６とを含んでいる。酸化シリコン膜２２は、埋め込み酸化膜等により構成されており、シリコン膜は単結晶シリコン層等により構成されている。
【００７３】
次いで、図７（ｂ）に示すように、シリコン膜２６の表層２９を熱酸化法等により酸化する。シリコン膜２６において酸化シリコン膜２２と当接する部分は、酸化せずにシリコン膜２６ａのままに保持しておく。シリコン膜２６ａの厚みとしては、例えば５ｎｍ程度にする。
次いで、図７（ｃ）に示すように、例えばフッ酸をエッチャントに用いたウエットエッチングによりシリコン膜２６ａを残して表層２９を除去する。これにより、シリコン膜２６を薄厚化するこができる。
【００７４】
次いで、図７（ｄ）に示すように、シリコン膜２６ａに不純物を注入して不純物を含有するシリコン膜２７を形成する。
次いで、図７（ｅ）に示すように、第１実施形態と同様の炭化処理によりシリコン膜２７を炭化して、炭化されたシリコン膜２７からなる第１不純物領域１３を形成する。
以上のようにして、炭化シリコン膜を有する半導体基板が得られる。
【００７５】
第４実施形態の製造方法によれば、第１実施形態と同様の理由により、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。また、シリコン膜２６を薄厚化しているので、薄厚化されたシリコン膜２７の膜中に炭化処理において炭素を良好にいきわたらせることができ、シリコン膜２７を良好に炭化することができる。
【００７６】
なお、第２、第３実施形態と同様にシリコン膜をパターニングしてもよい。シリコン膜の面方向に第２不純物領域を設けることも可能であり、第１不純物領域上に真性領域や第２不純物領域を積層することも可能である。
【００７７】
［第５実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第５実施形態を説明する。第５実施形態が第４実施形態と異なる点は、炭化されたシリコン膜を厚膜化して炭化シリコン膜を製造する点である。
【００７８】
図８（ａ）〜（ｃ）は、第５実施形態の製造方法を概略して示す工程図である。第５実施形態では、例えば第４実施形態と同様にして、酸化シリコン膜２２上に第１不純物領域１３を有するベース基板２１（図７（ｅ）参照）を用意する。そして、図８（ａ）に示すように、第１不純物領域１３上に、アモルファスシリコンをＣＶＤ法により成膜してシリコン膜（第２のシリコン膜）１６ｂを形成する。
【００７９】
次いで、図８（ｂ）に示すように、シリコン膜１６ｂにＮ型の不純物を注入して、Ｎ型の不純物を含有するシリコン膜１７を形成する。
次いで、図８（ｃ）に示すように、Ｎ型の不純物を含有するシリコン膜１７を炭化処理することにより、炭化された膜と第１不純物領域１３とが一体となった第１不純物領域１３ｂが得られる。以上のようにして、第４実施形態よりも炭化シリコン膜が厚膜化された半導体基板が得られる。
【００８０】
第５実施形態の製造方法によれば、第１実施形態と同様の理由により、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。また、炭化シリコン膜を容易に厚膜化することができ、炭化シリコン膜を用いてデバイスを製造する際のプロセス耐性が高められる。パワーデバイス等に用いられるトランジスタとしては、膜厚方向に電流が流れるものが知られている。このようなデバイスの製造に前記の炭化シリコン膜を用いれば、炭化シリコン膜の厚膜化が容易になっているので、格段に高耐圧なデバイスを製造可能になる。なお、第１〜第３実施形態に第５実施形態を適用することも可能であり、炭化シリコン膜を容易に厚膜化することができる。
【００８１】
［第６実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第６実施形態を説明する。第６実施形態が第４実施形態と異なる点は、炭化されたシリコン膜上に、化合物半導体膜を形成する点である。
【００８２】
図９は、第６実施形態の製造方法を概略して示す工程図である。第６実施形態では、例えば第４実施形態と同様にして、酸化シリコン膜２２上に第１不純物領域１３を有するベース基板２１（図７（ｅ）参照）を用意する。そして、第１不純物領域１３をシード層として、第１不純物領域１３上に化合物半導体膜３０をエピタキシャル成長させる。化合物半導体膜３０の形成材料としては、化合物半導体膜の形成材料としては、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、酸化亜鉛（ＺｎＯ）、窒化ホウ素（ＢＮ）、アルミニウム窒化ガリウム（ＡｌＧａＮ）等の各種化合物半導体材料のうち、炭化シリコン膜と格子整合するものから選択される。化合物半導体材料が炭化シリコン膜と格子整合することにより、良好な膜質の化合物半導体膜３０が得られる。
【００８３】
［第７実施形態］
次に、本発明に係る炭化シリコン膜の製造方法の第７実施形態を説明する。第７実施形態が第１実施形態と異なる点は、石英からなる基板を用いる点、炉アニールによる熱処理を用いて炭化処理を行う点、パターニングされた炭化シリコン膜を形成する点、酸化シリコン膜をパターニングする点である。
【００８４】
図１０（ａ）〜（ｇ）は、第７実施形態の製造方法を概略して示す工程図である。第７実施形態では、図１０（ａ）に示すように、石英基板４１を用意する。
次いで、図１０（ｂ）に示すように、石英基板４１上に酸化シリコン膜４２を形成する。酸化シリコン膜４２の形成方法としては、スパッタ法やＣＶＤ法等を用いればよい。
次いで、図１０（ｃ）に示すように、酸化シリコン膜４２上にアモルファスシリコンをＣＶＤ法により成膜して、シリコン膜１６ａを形成する。
【００８５】
次いで、図１０（ｄ）に示すように、シリコン膜１６ａにＮ型の不純物を注入して、Ｎ型の不純物を含有するシリコン膜１７を形成する。
次いで、図１０（ｅ）に示すように、シリコン膜１７をパターニングする。
次いで、図１０（ｆ）に示すように、シリコン膜１７を炭化することにより、第１不純物領域１３を形成する。本実施形態では、シリコン膜１７が形成された石英基板４１を複数用意しておき、炉アニールを用いた熱処理により複数の石英基板４１を一括して炭化処理する。これにより、効率よく炭化処理を行うことができる。
次いで、図１０（ｆ）に示すように、第１不純物領域１３をマスクとして酸化シリコン膜４２をエッチングすることにより、第１不純物領域と重ならない領域の石英基板４１を露出させる。以上のようにして、炭化シリコン膜を有する半導体基板を形成することができる。
【００８６】
第７実施形態の製造方法によれば、第１実施形態と同様の理由により、良好な膜質の炭化シリコン膜を低コストで効率よく製造することができる。また、シリコン膜１７が設けられた複数の石英基板４１を一括して炉アニールを用いて一括して熱処理して炭化処理を行っているので、効率よく炭化シリコン膜を製造することができる。また、炭化シリコン膜が形成されていない領域の石英基板４１を露出させており、この領域を光学領域として用いることが可能になっている。また、炭化シリコン膜をマスクにしているので、セルフアライメントを行うことができ、石英基板４１が露出した領域を高精度かつ容易に形成することができる。
なお、酸化シリコン膜４２を設けずに、石英基板４１自体を下地として炭化シリコン膜を製造することも可能である。
【符号の説明】
【００８７】
１Ａ〜１Ｆ・・・半導体基板、１１・・・シリコン基板（基板）、２１・・・ベース基板（基板）、１２、２２、４２・・・酸化シリコン膜、１３・・・第１不純物領域（炭化シリコン膜）、１４・・・第２不純物領域（炭化シリコン膜）、１５・・・真性領域（炭化シリコン膜）、１６ａ、２６、２６ａ・・・シリコン膜、１６ｂ・・・第２のシリコン膜、１６ｃ・・・第３のシリコン膜、３０・・・化合物半導体膜、４１・・・石英基板（基板）
【特許請求の範囲】
【請求項１】
不純物領域を有する炭化シリコン膜の製造方法であって、
表層にシリコン膜を有する基板の前記シリコン膜を炭化処理して、炭化された膜を含んだ炭化シリコン膜を形成する工程を有し、
前記不純物領域になる部分の前記シリコン膜を炭化処理する前に、該部分に不純物を注入することを特徴とする炭化シリコン膜の製造方法。
【請求項２】
前記不純物として第１の導電型の不純物を前記シリコン膜の面方向において部分的に注入するとともに、前記シリコン膜の面方向において前記第１の導電型の不純物が注入される領域と異なる領域に前記不純物として第２の導電型の不純物を注入することを特徴とする請求項１に記載の炭化シリコン膜の製造方法。
【請求項３】
前記シリコン膜上に第２のシリコン膜を形成する工程を有し、前記第２のシリコン膜を前記シリコン膜と一括して又は独立して炭化処理して、炭化された膜を含んだ炭化シリコン膜を製造することを特徴とする請求項１又は２に記載の炭化シリコン膜の製造方法。
【請求項４】
前記シリコン膜は、前記不純物として第１の導電型の不純物が注入される領域を有し、該領域と重なる部分の前記第２のシリコン膜を炭化する前に、該部分に第２の導電型の不純物を注入することを特徴とする請求項３に記載の炭化シリコン膜の製造方法。
【請求項５】
前記第２のシリコン膜上に第３のシリコン膜を形成する工程を有し、前記第３のシリコン膜を前記第２のシリコン膜と一括して又は独立して炭化処理して、炭化された膜を含んだ炭化シリコン膜を製造することを特徴とする請求項３に記載の炭化シリコン膜の製造方法。
【請求項６】
前記シリコン膜は、前記不純物として第１の導電型の不純物が注入される領域を有し、該領域と重なる部分の前記第２のシリコン膜に不純物を注入せずに該第２のシリコン膜を炭化し、該領域と重なる部分の前記第３のシリコン膜を炭化する前に、該部分に第２の導電型の不純物を注入することを特徴とする請求項５に記載の炭化シリコン膜の製造方法。
【請求項７】
前記炭化シリコン膜になるシリコン膜の少なくとも一部が、アモルファスシリコンとポリシリコンとの少なくとも一方を含むことを特徴とする請求項１〜６のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項８】
前記炭化シリコン膜になるシリコン膜の少なくとも一部をＣＶＤ法を用いて形成することを特徴とする請求項１〜７のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項９】
前記炭化シリコン膜になるシリコン膜の少なくとも一部に対して、該一部を炭化する前にパターニングすることを特徴とする請求項１〜８のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１０】
前記炭化シリコン膜になるシリコン膜の少なくとも一部に対して、該一部を炭化する前に薄厚化することを特徴とする請求項１〜９のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１１】
前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理において、炭化する部分の総厚を１００ｎｍ以下にすることを特徴とする請求項７に記載の炭化シリコン膜の製造方法。
【請求項１２】
前記シリコン膜と前記基板との間に、前記シリコン膜と当接して酸化シリコン膜が配置されていることを特徴とする請求項１〜１１のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１３】
前記シリコン膜と前記基板との間に、前記シリコン膜と当接して窒化シリコン膜が配置されていることを特徴とする請求項１〜１２のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１４】
前記基板がシリコンからなり、前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理は、ランプアニールによる熱処理を用いて行うことを特徴とする請求項１〜１３のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１５】
前記基板が石英からなり、前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理は、炉アニールによる熱処理を用いて行うことを特徴とする請求項１〜１３のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１６】
前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有すること特徴とする請求項１〜１５のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１】
不純物領域を有する炭化シリコン膜の製造方法であって、
表層にシリコン膜を有する基板の前記シリコン膜を炭化処理して、炭化された膜を含んだ炭化シリコン膜を形成する工程を有し、
前記不純物領域になる部分の前記シリコン膜を炭化処理する前に、該部分に不純物を注入することを特徴とする炭化シリコン膜の製造方法。
【請求項２】
前記不純物として第１の導電型の不純物を前記シリコン膜の面方向において部分的に注入するとともに、前記シリコン膜の面方向において前記第１の導電型の不純物が注入される領域と異なる領域に前記不純物として第２の導電型の不純物を注入することを特徴とする請求項１に記載の炭化シリコン膜の製造方法。
【請求項３】
前記シリコン膜上に第２のシリコン膜を形成する工程を有し、前記第２のシリコン膜を前記シリコン膜と一括して又は独立して炭化処理して、炭化された膜を含んだ炭化シリコン膜を製造することを特徴とする請求項１又は２に記載の炭化シリコン膜の製造方法。
【請求項４】
前記シリコン膜は、前記不純物として第１の導電型の不純物が注入される領域を有し、該領域と重なる部分の前記第２のシリコン膜を炭化する前に、該部分に第２の導電型の不純物を注入することを特徴とする請求項３に記載の炭化シリコン膜の製造方法。
【請求項５】
前記第２のシリコン膜上に第３のシリコン膜を形成する工程を有し、前記第３のシリコン膜を前記第２のシリコン膜と一括して又は独立して炭化処理して、炭化された膜を含んだ炭化シリコン膜を製造することを特徴とする請求項３に記載の炭化シリコン膜の製造方法。
【請求項６】
前記シリコン膜は、前記不純物として第１の導電型の不純物が注入される領域を有し、該領域と重なる部分の前記第２のシリコン膜に不純物を注入せずに該第２のシリコン膜を炭化し、該領域と重なる部分の前記第３のシリコン膜を炭化する前に、該部分に第２の導電型の不純物を注入することを特徴とする請求項５に記載の炭化シリコン膜の製造方法。
【請求項７】
前記炭化シリコン膜になるシリコン膜の少なくとも一部が、アモルファスシリコンとポリシリコンとの少なくとも一方を含むことを特徴とする請求項１〜６のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項８】
前記炭化シリコン膜になるシリコン膜の少なくとも一部をＣＶＤ法を用いて形成することを特徴とする請求項１〜７のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項９】
前記炭化シリコン膜になるシリコン膜の少なくとも一部に対して、該一部を炭化する前にパターニングすることを特徴とする請求項１〜８のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１０】
前記炭化シリコン膜になるシリコン膜の少なくとも一部に対して、該一部を炭化する前に薄厚化することを特徴とする請求項１〜９のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１１】
前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理において、炭化する部分の総厚を１００ｎｍ以下にすることを特徴とする請求項７に記載の炭化シリコン膜の製造方法。
【請求項１２】
前記シリコン膜と前記基板との間に、前記シリコン膜と当接して酸化シリコン膜が配置されていることを特徴とする請求項１〜１１のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１３】
前記シリコン膜と前記基板との間に、前記シリコン膜と当接して窒化シリコン膜が配置されていることを特徴とする請求項１〜１２のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１４】
前記基板がシリコンからなり、前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理は、ランプアニールによる熱処理を用いて行うことを特徴とする請求項１〜１３のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１５】
前記基板が石英からなり、前記炭化シリコン膜になるシリコン膜の少なくとも一部を炭化する炭化処理は、炉アニールによる熱処理を用いて行うことを特徴とする請求項１〜１３のいずれか一項に記載の炭化シリコン膜の製造方法。
【請求項１６】
前記炭化シリコン膜を形成する工程の後に、前記炭化シリコン膜上に化合物半導体膜を形成する工程を有すること特徴とする請求項１〜１５のいずれか一項に記載の炭化シリコン膜の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１０−２７８２１６（Ｐ２０１０−２７８２１６Ａ）
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願番号】特願２００９−１２９０４３（Ｐ２００９−１２９０４３）
【出願日】平成２１年５月２８日（２００９．５．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【出願人】（５０４１７４１３５）国立大学法人九州工業大学 (489)
【Ｆターム（参考）】
【公開日】平成２２年１２月９日（２０１０．１２．９）
【国際特許分類】
【出願日】平成２１年５月２８日（２００９．５．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【出願人】（５０４１７４１３５）国立大学法人九州工業大学 (489)
【Ｆターム（参考）】
[ Back to top ]