【課題】クロック信号の精度を向上させる。
【解決手段】パルス信号Ｓ２を決められた数だけカウントする毎にクロック信号Ｓ３を生成する際に、２回の１秒信号Ｓ１の出力時点間におけるパルス信号Ｓ２の第１カウント数とパルス信号Ｓ２の周波数との差分値である第１の誤差を決められた数から増減する補正処理を実行する処理部３１〜３３を備え、処理部は、１秒信号Ｓ１の出力時点から１秒間に生成すべき数のクロック信号Ｓ３を生成する毎に出力する１秒完了信号Ｓ６の出力時点までの間におけるパルス信号Ｓ２の第２カウント数が第１規定値以下のときに第２カウント数を第２の誤差として特定し、第２カウント数が第１規定値よりも大きくかつ周波数の値および第１の誤差を合計した値と第２カウント数との差分値の絶対値が第１規定値以下のときにその差分値を第３の誤差として特定し、補正処理において第１〜第３の誤差の合計値を決められた数から増減する。 （もっと読む）

【課題】広範囲、光分解能に周波数を可変することのできるクロック信号を生成する。
【解決手段】オペアンプＡＭＰ１は、正入力部と負入力部が等しい電圧となるようフィードバックがかかり、回路ノードｆｂｃｋは、参照電圧ＶＲＥＦＩに等しい電圧となる。デコーダＤＥＣは、制御信号ＣＮＴ７，ＣＮＴ６をデコードし、トランジスタＴ２〜Ｔ５のいずれか１つをオンさせる。この構成によって、回路ノードｆｂｃｋが、参照電圧ＶＲＥＦＩと同電位となるようフィードバック制御がかかるため、トランジスタＴ２〜Ｔ５のＯＮ抵抗を大幅に低減することができ、周波数精度の悪化を防止することができる。 （もっと読む）

【課題】複数の無線通信チャンネルについて、ＰＬＬ回路全体の動作特性に基づいて電圧制御発振器の精密なキャリブレーションを行う。
【解決手段】半導体集積回路は、高周波信号を生成する電圧制御発振器を含むＰＬＬ回路と、電圧制御発振器のトランジスタに選択的に負荷される複数のキャパシタと、複数の無線通信チャンネルについて電圧制御発振器の発振周波数を補正するためのキャパシタに関する情報を格納する格納部と、キャリブレーションモードにおいて、複数の無線通信チャンネルについてＰＬＬ回路のループ特性を測定することにより補正用キャパシタに関する情報を格納部に格納し、通常動作モードにおいて、選択された無線通信チャンネルに従って、格納部に格納されている情報を読み出すことにより補正用キャパシタを決定するキャリブレーション回路とを具備する。 （もっと読む）

【課題】電源電圧の変動しやすい容量の小さい電源である環境下でも、安定したパルス信号を生成できるようにする。
【解決手段】タイミング制御回路１−１，１−２と論理回路２−１とを設ける。タイミング制御回路１−１，１−２は、放電制御端子Ｓ１₁，Ｓ２₁と充電制御端子Ｓ１₂，Ｓ２₂，と信号出力端子Ｔ１，Ｔ２を有し、内部に時定数素子を備えている。先ず、充電制御端子Ｓ１₂，Ｓ２₂へ充電の開始を指示し、端子Ｔ１，Ｔ２から出力される電圧ＶＴ１，ＶＴ２を「Ｈ」レベルとする。次に、放電制御端子Ｓ１₁へ放電の開始を指示し、遅延時間τ１経過後に電圧ＶＴ１を「Ｌ」レベルとし、タイミング制御回路１−２での放電を開始させ、遅延時間τ２経過後に電圧ＶＴ２を「Ｌ」レベルとする。このタイミング制御回路１−１，１−２からの電圧ＶＴ１，ＶＴ２を論理回路２−１へ与え、論理回路２−１よりタイミング制御回路１−２での遅延時間τ２をパルス幅とするパルス信号ＰＳ１を得る。 （もっと読む）

【課題】プロセスモニタに必要な回路面積を増加させることなく、高精度なプロセスキャリブレーションを短時間で行う。
【解決手段】ディジタル制御発振器３８が任意の発振バンドを選択した後、制御部２５はＴＤＣ４１の信号がプロセスモニタ制御部４０に入力されるようにスイッチ４４を切り換える。ＴＤＣ４１は、信号ＶＲＥＦの立ち上がりエッジと最も近い信号ＶＰＲＥの立ち上がりエッジの期間をディジタル値に、信号ＶＲＥＦの立ち上がりエッジと２番目に近い信号ＶＰＲＥの立ち上がりエッジの期間をディジタル値に変換し、その差を算出する。プロセスモニタ制御部４０は、ルックアップテーブルを参照し、算出した値と予め設定されている期待値とを比較し、プロセス値を決定する。そのプロセス値は、プロセス信号として調整制御部２６にそれぞれ出力され、プロセスキャリブレーションが行われる。 （もっと読む）

予め定められたデューティサイクルを有する信号を発生させる技術である。例示的な実施形態では、第１のカウンタは、発振器信号のサイクルの第１の数をカウントするように構成されており、第２のカウンタは、発振器信号のサイクルの第２の数をカウントするように構成されており、第２の数は第１の数よりも大きい。第２のカウンタの出力は、第１および第２のカウンタをリセットするために使用されるが、第１および第２のカウンタの出力は、さらに、予め定められたデューティサイクルを有する信号を発生させるトグルラッチを駆動する。さらなる態様は、第２の数に対する奇数値と偶数値とを対応する技術を含む。 （もっと読む）

【課題】簡易な方式により精度の高い電圧−周波数変換回路を提供する。
【解決手段】抵抗素子１６は、入力端子とノードＮ０との間に設けられる。スイッチ素子１５は、ノードＮ０と接地電圧ＧＮＤとの間に設けられ、ノードＮＣの電圧レベルに応じて導通する。抵抗素子１３は、ノードＮ０とノードＮＡとの間に設けられる。抵抗素子１２は、ノードＮＡとＮＯＲ回路１１Ａの入力ノードの一方側との間に設けられる。コンデンサ１４は、ノードＮＡとノードＮＣとの間に接続される。ＮＯＲ回路１１Ａの入力ノードは、抵抗素子１２を介してノードＮＡと、接地電圧ＧＮＤと接続される。ＮＯＲ回路１１Ｂの入力ノードは、ＮＯＲ回路１１Ａの出力ノードと、接地電圧ＧＮＤと接続される。ＮＯＲ回路１１Ｃの入力ノードは、ノードＮＣと、接地電圧ＧＮＤと接続される。 （もっと読む）

【課題】良好な信号レベルのパルス信号を効率よく発生するのに好適なパルス発生装置を提供する。
【解決手段】パルス発生装置１００を、起動開始信号Ｄ０の入力に応じて単位パルス信号を発生する、各々の信号出力部が独立した単位パルス発生回路２０＿１〜２０＿Ｎと、単位パルス発生回路２０＿１〜２０＿Ｎのうち単位パルス信号を出力する予定の一部の回路の信号出力端子を順次選択して、該選択した信号出力端子を共通の信号出力線Ｐｕ＿Ｃｏｕｔに電気的に接続し、残りの単位パルス発生回路の信号出力端子を共通の信号出力線Ｐｕ＿Ｃｏｕｔから電気的に切断するスイッチ制御回路３０及び選択スイッチ４０とを含む構成とした。 （もっと読む）

【課題】よりジッタの少ないクロック信号を発生させること。
【解決手段】周期信号を発生するＤＤＳ回路と、入力信号と基準信号とを比較して２値化信号を出力するコンパレータと、を有し、前記ＤＤＳ回路において発生される前記周期信号に対し、前記基準信号との交差点における変化率を増加させる補正を行う変化率補正手段を備えることを特徴としている。 （もっと読む）

【課題】セット信号、リセット信号の立ち上がり間と同様のパルス幅が出力できる波形生成回路を実現することを目的にする。
【解決手段】本発明は、セット信号、リセット信号により波形を生成する波形生成回路に改良を加えたものである。本回路は、セット信号、リセット信号が入力される第１のＳＲフリップフリップと、この第１のＳＲフリップフロップのコンプリメンタリ出力を入力し、コンプリメンタリ出力の一方を非反転で出力し、他方を反転させて出力する反転部と、セット信号、リセット信号に基づいたセレクト信号により、反転部の非反転出力、反転出力を選択して、出力する選択部とを備えたことを特徴とするものである。 （もっと読む）

【課題】本発明は、温度特性、電源電圧特性、個体バラツキを吸収し、最適なノンオーバーラップ時間を有する２相クロック信号を確実に生成できる信頼性の高いクロック信号生成装置を提供することを目的とする。
【解決手段】本発明のクロック信号生成装置は、ノンオーバーラップクロック信号を使用する負荷回路において使用される２相クロック信号の遅延時間を可変する可変遅延器と、２相クロック信号におけるＨレベル区間のノンオーバーラップ時間を検出し、ノンオーバーラップ時間に応じた検出信号を出力するノンオーバーラップ検出器と、ノンオーバーラップ検出器からの検出信号に基づいて可変遅延器を制御する制御信号を生成する制御信号生成部と、を備えている。 （もっと読む）

【課題】簡単な回路でかつ低消費電力で帯域制限された正確な短パルスの発生回路を具現し、フィルタを使用せずに目的のパルスを得る。
【解決手段】起動信号に基づき所定形状のパルスを出力端子から出力するパルス発生回路において、起動信号の位相が変化した時点から所定量の時間差で位相が順次変化するｎ＋１個の信号（ｎは２以上の整数）を発生するタイミング発生回路と、所定の電位を供給する第１の電源及び第２の電源と、ｎ個のインピーダンス素子と、ｎ＋１個の信号に基づく論理関数値によって所定順序で出力端子と第１の電源または第２の電源とをインピーダンス素子を介して交互に切り替えて接続するスイッチ回路と、を含むパルス発生回路。 （もっと読む）

【課題】リセット信号を別途に不要とし、特定の初期値がなくても正常に動作できる１／４周期遅延クロック発生器を提供する。
【解決手段】本発明の１／４周期遅延クロック発生器は、基準クロック信号を発生させる基準クロック発生部と、前記基準クロック信号の立ち上がりエッジで第１入力信号をキャッチして前記基準クロック信号の次の立ち上がりエッジまで第１出力信号として前記第１入力信号を出力し、反転された前記第１出力信号の入力を前記第１入力信号として受ける第１回路部と、第２入力信号をキャッチして第２出力信号として出力し、前記第２入力信号として前記第１回路部から前記第１出力信号の入力を受ける第２回路部とを備える。 （もっと読む）

【課題】電源電圧の変動等による出力クロックへの影響を低減する。
【解決手段】基準クロックを生成する自走発振器１０と、この基準クロックに同期してカウントするカウンタを有し、外部より入力される入力クロックの周期毎のカウンタのカウント値を保持して並列出力するクロックカウンタ４０と、クロックカウンタ４０の出力値に応じたクロック周波数のシリアル信号を基準クロックに同期させて出力するクロック分周器７０を備え、クロックカウンタ４０とクロック分周器７０との間に、クロックカウンタ４０の出力値の瞬時的な変動を抑制するフィルタ６０を備える。 （もっと読む）

【課題】立ち上がり、立ち下りのエッジで起動されたパルス間で振幅が異なり、正負の対称性がずれる。
【解決手段】起動信号を所定量の遅延を伴って論理反転する縦続接続された複数のインバータからなるインバータ遅延回路と、出力端子を、インバータ遅延回路の出力Ｄｉ，ＸＤｉ−１の論理積が真のとき第一の電位に接続し、出力Ｄｉ，ＸＤｉ＋１の論理和が偽のとき第二の電位に接続する第一のスイッチ回路と、出力端子を、出力Ｄｉ，ＸＤｉ＋１の論理積が真のとき第一の電位に接続し、出力ＸＤｉ＋１，Ｄｉ＋２の論理和が偽のとき第二の電位に接続する第二のスイッチ回路と、第一のスイッチ回路が活性化されるとき起動信号をインバータ遅延回路の１段あたりの遅延量と同一の時間遅延させ、第二のスイッチ回路が活性化されるとき遅延させないで起動信号をインバータ遅延回路に入力する起動信号制御回路とを備える。 （もっと読む）

【課題】素子性能限界に近い超広帯域超高周波でスカート特性の良いバンドパスフィルタが必要であった。
【解決手段】起動信号に呼応して所定形状のパルスを出力端子に出力するパルス発生回路において、該起動信号から該起動信号と所定量の時間差を伴った複数の信号｛Ｄｉ｝を発生する回路と、所定の電気量の電気エネルギーを供給する複数の電源｛Ｅｊ｝と前記信号｛Ｄｉ｝の少なくとも一部の信号の論理関数値によって所定順序で前記出力端子に前記電源｛Ｅｊ｝を順次切り替えて接続するスイッチ回路と、を含んでパルス発生回路を構成する。 （もっと読む）

【課題】パルス通信における省電力化に適したテンプレートパルス発生回路、通信装置、および、この通信方法を提供する。
【解決手段】システムコントローラ８３０からの制御信号ＣＴＬによって、受信パルスの検波に際して同期捕捉（８２３）を行う同期捕捉モード時にはテンプレートパルス発生回路８２０がテンプレートパルスを連続的に出力し、同期捕捉が略確立して以降の同期追従モード時にはテンプレートパルスを断続的に出力するようにテンプレートパルスの発生態様を切換えて、パルス通信の開始当初に連続的なテンプレートパルスを利用して短時間で同期捕捉を確立させ、これ以降はテンプレートパルスを断続的に出力するようにして省電力化を図る。 （もっと読む）

【課題】広い範囲で遅延調整を可能にしてＡＣタイミングを確保し易くする。
【解決手段】フリップフロップ回路ＦＦ１と組合せ論理回路ＬＯＧＩＣ１との間にフリップフロップ回路ＦＦ１ａを挿入し、セレクタＭＵＸ１によりいずれか一方のフリップフロップ回路の出力データ信号を選択可能にする。フリップフロップ回路ＦＦ１に入力するクロック信号をフリップフロップ回路ＦＦ１ａに入力するクロック信号よりも遅らせる。 （もっと読む）

【課題】パルスの休止期間における貫通連流の値をも極小にして極限まで低消費電力化を
図ったパルス発生回路を提供する。
【解決手段】パルス発生回路を、所定段数縦続接続されたインバータ回路１０１〜１０９
と、これらインバータ回路１０１〜１０９の各段の手段によって論理反転動作を行う論理
回路１１０〜１２５を備え、論理回路１１０〜１２５の出力に応じて出力端を第１の電位
レベルＶ１か又は第２の電位レベルＶ２かに選択的に接続して出力端１３１に出力パルス
Ｐoutを得るようにし、該出力パルスＰoutの中間の基準レベルとしてＶ１〜Ｖ２を分圧回
路１１によって分圧した第３のレベルＶ３に設定するが、パルスの休止期間では、オンオ
フ制御信号生成回路１５００の制御下で開閉手段１５０をオフにして分圧回路１１への給
電を断ち貫通電流が流れないようにする。 （もっと読む）

【課題】クロック信号伝送において信号波形歪みや信号遅延による位相ひずみの生じにくいクロック信号を発生するクロック信号発生装置を提供する。
【解決手段】本発明のクロック信号発生装置は、単一の周波数成分からなる第１クロック信号を出力する信号発生部と、上記第１クロック信号の振幅値内に設定された複数の閾値と上記第１クロック信号の瞬時値とをウインドコンパレータによって比較して第１クロック信号の位相を判別し、この位相角度に対応して信号の立ち上がり又は立ち下がりを決定して第２クロック信号を形成する位相角度検出部と、を備える。 （もっと読む）