テンプレートパルス発生回路、通信装置、および通信方法
【課題】パルス通信における省電力化に適したテンプレートパルス発生回路、通信装置、および、この通信方法を提供する。
【解決手段】システムコントローラ８３０からの制御信号ＣＴＬによって、受信パルスの検波に際して同期捕捉（８２３）を行う同期捕捉モード時にはテンプレートパルス発生回路８２０がテンプレートパルスを連続的に出力し、同期捕捉が略確立して以降の同期追従モード時にはテンプレートパルスを断続的に出力するようにテンプレートパルスの発生態様を切換えて、パルス通信の開始当初に連続的なテンプレートパルスを利用して短時間で同期捕捉を確立させ、これ以降はテンプレートパルスを断続的に出力するようにして省電力化を図る。
【解決手段】システムコントローラ８３０からの制御信号ＣＴＬによって、受信パルスの検波に際して同期捕捉（８２３）を行う同期捕捉モード時にはテンプレートパルス発生回路８２０がテンプレートパルスを連続的に出力し、同期捕捉が略確立して以降の同期追従モード時にはテンプレートパルスを断続的に出力するようにテンプレートパルスの発生態様を切換えて、パルス通信の開始当初に連続的なテンプレートパルスを利用して短時間で同期捕捉を確立させ、これ以降はテンプレートパルスを断続的に出力するようにして省電力化を図る。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＵＷＢ(Ultra Wide Band)通信に良く適合するテンプレートパルス発生回路、通信装置、および、通信方法に関し、特に、受信系における省電力化が図られるようにしたテンプレートパルス発生回路、通信装置、および、通信方法に関する。
【背景技術】
【０００２】
ＵＷＢ通信の中で非常に短時間のパルスを利用した非常に広帯域の通信方法はUWBインパルスラジオ（UWB−ＩＲ）方式の通信とも呼ばれている。UWB−ＩＲ方式では従来の変調によらない時間軸操作のみで変復調が可能であり回路の簡略化や低消費電力化が期待できるとされている（例えば、特許文献１、特許文献２等参照）。
また、パルス信号列からなる伝送信号を受信する受信装置において、パルス生成手段により送信パルスと略同一の発生間隔のテンプレートパルスを発生させ、そのテンプレートパルスの発生位置を位相シフト手段によって所定の間隔で位相シフトし、相関手段によって該位相シフトされた各テンプレートパルスと受信パルスとの相関をとり、この相関結果に基づいて受信信号に対する同期捕捉を行うことが提案されている（特許文献３）。
【０００３】
更に、テンプレートパルスの発生位置を制御しつつ、受信パルスが到来しない期間は受信回路を停止させることにより消費電力の抑制を図ろうとする提案もなされている（特許文献４）。
【特許文献１】特表２００４−５２８７７６号公報（段落００３５〜段落００４０、図５）
【特許文献２】特表２００５−５１７３５５号公報（段落００１５〜段落００２０、図２）
【特許文献３】特開２００４−２４１９２７号公報（段落００２５〜段落００２８、図１）
【特許文献４】特開２００５−２１７８９９号公報（段落００２３〜段落００２６、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述のようにＵＷＢ通信では、その特質から電力消費の少ない通信が実現されるが、上掲の特許文献１〜３所載の提案では、この通信方法を適用したことによる通常の程度を超えて消費電力を抑制するというような技術課題の認識や、ひいてはそのような技術課題の解決手段については別段の提案はなされていない。
また、特許文献４には、消費電力の抑制を図ろうとする提案が開示されているが、この文献所載の技術では、到来パルスのタイミングが不明な状態からパルスの存在そのものを探索して同期捕捉するための過程での省電力化を図ることはできない。
【０００５】
即ち、パルスの存在そのものを探索して同期捕捉する過程では、受信側で発生させるテンプレートパルスの位相を順次ずらしながら到来パルスのタイミングを探索するため、同期捕捉に時間が掛かり、その時間に相応して消費電力も増大してしまうという技術課題が、特許文献４でも残されている。
本発明は叙上のような状況に鑑みてなされたものであり、パルス通信における省電力化に適したテンプレートパルス発生回路、通信装置、および、通信方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するべく、本願では次に列記するような技術を提案する。
（１）パルス通信における受信パルスの検波に用いるテンプレートパルスを生成するテンプレートパルス発生回路であって、
供給された制御信号に応じて連続的に前記テンプレートパルスを出力する連続出力モードと、断続的に前記テンプレートパルスを出力する断続出力モードとの何れかの出力モードによって前記テンプレートパルスを発生させるように出力モードを切換える出力モード切換え回路を備えていることを特徴とするテンプレートパルス発生回路。
【０００７】
上記（１）のテンプレートパルス発生回路では、例えば通信装置に備えられたシステムコントローラ等から制御信号を供給されて出力モード切換え回路によって連続的にテンプレートパルスを出力する連続出力モードと断続的にテンプレートパルスを出力する断続出力モードとの何れかの出力モードによってテンプレートパルスを出力するように出力モードを切換えることができるため、パルス通信の開始当初における同期捕捉モード時には継続的なテンプレートパルスを用いて速やかに同期捕捉を確立し、その後、断続的にテンプレートパルスを出力するようにして、全体的な消費電力の大幅な削減を図ることが可能になる。
【０００８】
（２）前記テンプレートパルスを連続的に発生させる連続パルス発生回路と、
前記テンプレートパルスを断続的に発生させる断続パルス発生回路と、を備え、
前記出力モード切換え回路は前記連続パルス発生回路および前記断続パルス発生回路の何れか一方のパルス発生回路の出力を選択することによって前記出力モードを切換えることを特徴とする（１）のテンプレートパルス発生回路。
【０００９】
上記（２）のテンプレートパルス発生回路では、（１）のテンプレートパルス発生回路において特に、テンプレートパルスを、連続的に出力する連続パルス発生回路と断続的に出力する断続パルス発生回路とが設けられ、これらの何れかの出力が出力モード切換え回路によって切換えられて出力されるため、極めて簡単な構成の出力モード切換え回路によって、テンプレートパルスの連続出力モードと断続出力モードとが切換えられる。
【００１０】
（３）モード制御信号入力端に供給された発振モード切換信号に応じて連続的または断続的に前記テンプレートパルスを発生させるモード可変パルス発生回路を備え、前記出力モード切換え回路は前記発振モード切換信号を前記モード可変パルス発生回路の前記モード制御信号入力端に供給することを特徴とする（１）のテンプレートパルス発生回路。
【００１１】
上記（３）のテンプレートパルス発生回路では、（１）のテンプレートパルス発生回路において特に、モード可変パルス発生回路の動作モードが出力モード切換え回路からの発振モード切換信号によって切換えられるため、連続出力モードと断続出力モードとにそれぞれ対応した別系統の回路を持たない小規模な回路によってこれらテンプレートパルスの出力モードが切換えられる。
【００１２】
（４）前記モード可変パルス発生回路は、複数のインバータの縦続接続を含んで構成される多段インバータ回路部と、前記多段インバータ回路部の前記インバータの出力によって開閉が制御される複数のスイッチング素子を含み、前記複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に接続することによって前記インバータのうちの初段のインバータの入力端に供給されるクロックパルス信号よりも周波数の高い断続的なパルス信号である前記テンプレートパルスを生成し得るパルス発生論理回路部と、を含んで構成され、
前記多段インバータ回路部は前記モード制御信号入力端に供給される前記発振モード切換信号に応じて所定の複数段部分における最終段の前記インバータの出力を前記複数段部分の初段の入力端に帰還させる閉ループを結んでリング発振回路を構成する帰還ループ回路の断続が切換えられるように構成され、
前記パルス発生論理回路部は、前記帰還ループ回路の断続の切換えに応じて連続的または断続的に前記テンプレートパルスを生成すること
を特徴とする（３）のテンプレートパルス発生回路。
【００１３】
上記（４）のテンプレートパルス発生回路では、（３）のテンプレートパルス発生回路において特に、モード可変パルス発生回路は、複数のインバータの縦続接続を含んで構成される多段インバータ回路部と、この多段インバータ回路部の各段のインバータの出力によって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に順次選択的に接続することによって各段のインバータのうちの初段のインバータの入力端に供給されるクロックパルス信号よりも周波数の高い断続的なパルス信号であるテンプレートパルスを生成し得るパルス発生論理回路部と、を含んで構成され、このパルス発生論理回路部からクロックパルス信号よりも周波数の高いテンプレートパルスを出力することができる。
【００１４】
また、多段インバータ回路部はモード制御信号入力端に供給される発振モード切換信号に応じて所定の複数段の部分の最終段のインバータの出力を該部分の初段の入力端に帰還させる閉ループを結んでリング発振回路を構成するための帰還ループ回路の断続が切換えられるように構成され、該帰還ループ回路の断続の切換えに応じて前記パルス発生論理回路部は連続的または断続的にテンプレートパルスを生成するように構成されている。このため、小規模な回路によって、上述のような周波数の高いテンプレートパルスを連続出力モードまたは断続出力モードを選択して出力することができる。
更に、各インバータの回路素子の特性のバラツキに起因する、連続出力モードでの発振と断続出力モードでの発振との双方間での位相ジッタの差や周波数偏差を低減できる。
【００１５】
（５）前記多段インバータ回路部は、複数の差動インバータ回路の縦続接続によって構成されていることを特徴とする（４）のテンプレートパルス発生回路。
上記（５）のテンプレートパルス発生回路では、（４）のテンプレートパルス発生回路において特に、上述の連続出力モードまたは断続出力モードの何れでも極性が逆の関係にある2系統の（差動の）テンプレートパルスを同時に得ることができる。
【００１６】
（６）前記リング発振回路による発振パルスを計数するカウンタを備え、
前記出力モード切換え回路は、前記カウンタの計数値に応じて前記断続出力モードにおける前記テンプレートパルスの持続時間を規定するように構成されていること
を特徴とする（４）〜（５）の何れか一のテンプレートパルス発生回路。
上記（６）のテンプレートパルス発生回路では、上記（４）〜（５）の何れか一のテンプレートパルス発生回路において特に、リング発振回路による発振パルスを計数するカウンタによる計数動作によって、断続出力モード時における間欠的なパルスの毎回の持続期間がパルスの数によって計られることによって高精度に制御される。
更に、各インバータの回路素子の特性のバラツキに起因する、連続出力モードでの発振と断続出力モードでの発振との双方間での位相ジッタの差や周波数偏差を低減できる。
【００１７】
（７）前記多段インバータ回路部は、偶数段目の前記インバータの出力により対応するＩ相の系統のパルス発生論理回路部の該当する前記スイッチング素子を開閉させることによって前記Ｉ相の系統のパルス発生論理回路部の出力端からＩ相の前記テンプレートパルスを生成し、奇数段目の前記インバータの出力により対応するＱ相の系統のパルス発生論理回路部の該当する前記スイッチング素子を開閉させることによって前記Ｑ相の系統のパルス発生論理回路部の出力端からＱ相の前記テンプレートパルスを生成するように構成されていることを特徴とする（６）に記載のテンプレートパルス発生回路。
【００１８】
上記（７）のテンプレートパルス発生回路では、（６）のテンプレートパルス発生回路において特に、多段インバータ回路部を構成する各段のインバータのうちの偶数段目の各インバータの出力により駆動されるＩ相の系統のパルス発生論理回路部から連続出力モードまたは断続出力モードのテンプレートパルスが得られ、このＩ相の系統のテンプレートパルスを受信信号のＩ相の系統に対する検波に適用することができ、同時に、多段インバータ回路部を構成する各段のインバータのうちの奇数段目の各インバータの出力により駆動されるＱ相の系統のパルス発生論理回路部から連続出力モードまたは断続出力モードのテンプレートパルスが得られ、このＱ相の系統のテンプレートパルスをＱ相の系統に対する検波に適用することができる。
【００１９】
（８）前記リング発振回路は、供給される周波数制御信号に応じて発振周波数が調節され得るように構成されていることを特徴とする（６）のテンプレートパルス発生回路。
上記（８）のテンプレートパルス発生回路では、上記（６）のテンプレートパルス発生回路において特に、リング発振回路は、供給される周波数制御信号に応じて発振周波数が調節されるため、同期検波方式に適合したテンプレートパルス発生回路が実現される。
【００２０】
（９）上記（１）〜（８）の何れか一のテンプレートパルス発生回路と、
前記テンプレートパルス発生回路の出力パルスと受信パルスとの相関に基づいて検波を行う検波回路と、
前記受信パルスの検波に際して同期捕捉を行う同期捕捉モード時には前記テンプレートパルス発生回路を前記連続出力モードで動作させ、前記同期捕捉が確立したときには前記テンプレートパルス発生回路を前記断続出力モードで動作させるように動作モードを切換える制御信号を前記テンプレートパルス発生回路に供給するシステムコントローラと、を備えていることを特徴とする通信装置。
【００２１】
上記（９）の通信装置では、システムコントローラからの制御信号によって、受信パルスの検波に際して同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路が連続出力モードで動作し、且つ、同期捕捉が略確立したときにはテンプレートパルス発生回路が断続出力モードで動作するため、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【００２２】
（１０）上記（７）〜（８）の何れか一のテンプレートパルス発生回路と、前記テンプレートパルス発生回路のＩ相の前記テンプレートパルスを前記受信パルスと乗算するＩ相パルス乗算器と、
前記テンプレートパルス発生回路のＱ相の前記テンプレートパルスを前記受信パルスと乗算するＱ相パルス乗算器と、
前記Ｉ相パルス乗算器の出力であるＩ相乗算出力パルスを包絡線検出処理するＩ相包絡線検出処理回路と、
前記Ｑ相パルス乗算器の出力であるＱ相乗算出力パルスを包絡線検出処理するＱ相包絡線検出処理回路と、
前記Ｉ相包絡線検出処理回路の出力であるＩ相包絡線信号および前記Ｑ相包絡線検出処理回路の出力であるＱ相包絡線信号を加算合成する包絡線信号加算回路と、
前記包絡線信号加算回路の出力である合成包絡線信号に基づいて同期捕捉を行う同期捕捉処理部と、
前記合成包絡線信号に基づいてパルス位置追従処理を行うパルス位置追従処理部と、
前記同期捕捉処理部が同期捕捉を行う同期捕捉モード時には前記テンプレートパルス発生回路を前記連続出力モードで動作させ、前記同期捕捉が確立したときには前記テンプレートパルス発生回路を前記断続出力モードで動作させるように動作モードを切換える制御信号を前記テンプレートパルス発生回路に供給するシステムコントローラと、
を備えていることを特徴とする通信装置。
【００２３】
上記（１０）の通信装置では、テンプレートパルス発生回路のＩ相のテンプレートパルスおよびＱ相のテンプレートパルスを各別にＩ相パルス乗算器およびＱ相パルス乗算器で受信パルスと乗算して得たＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別にＩ相包絡線検出処理回路およびＱ相包絡線検出処理回路で包絡線検出処理してＩ相包絡線信号およびＱ相包絡線信号を得、これらＩ相包絡線信号およびＱ相包絡線信号を包絡線信号加算回路で加算合成して合成包絡線信号を得る。
この合成包絡線信号に基づいて、同期捕捉処理部で同期捕捉を行ない、次いで、パルス位置追従処理部でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
【００２４】
この場合、システムコントローラの制御下で、同期捕捉処理部が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路を連続出力モードで動作させ同期捕捉が略確立したときにはテンプレートパルス発生回路を断続出力モードで動作させるように動作モードが切換えられる。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【００２５】
（１１）前記Ｉ相包絡線検出処理回路は、前記Ｉ相乗算出力パルスを自乗するＩ相パルス自乗回路を含んで構成され、
前記Ｑ相包絡線検出処理回路は、前記Ｑ相乗算出力パルスを自乗するＱ相パルス自乗回路を含んで構成されていること
を特徴とする（１０）の通信装置。
上記（１１）通信装置では、（１０）の通信装置において特に、Ｉ相パルス自乗回路およびＱ相パルス自乗回路によって得たＩ相乗算出力パルスおよびＱ相乗算出力パルスの各自乗値、即ち、Ｉ相およびＱ相のパルスの包絡線検波に相応する値の合成値に基づいて同期捕捉とパルス位置追従処理が行われる。
【００２６】
（１２）前記Ｉ相包絡線検出処理回路は、前記Ｉ相乗算出力パルスを整流するＩ相パルス整流回路を含んで構成され、
前記Ｑ相包絡線検出処理回路は、前記Ｑ相乗算出力パルスを整流するＱ相パルス整流回路を含んで構成されていること
を特徴とする（１０）の通信装置。
上記（１２）通信装置では、（１０）の通信装置において特に、Ｉ相パルス整流回路およびＱ相パルス整流回路によって得たＩ相乗算出力パルスおよびＱ相乗算出力パルスの各整流値、即ち、Ｉ相およびＱ相のパルスの包絡線検波に相応する値の合成値に基づいて同期捕捉とパルス位置追従処理が行われる。
【００２７】
（１３）前記パルス位置追従処理部は、位相を進める進相処理を行う進相ＤＬＬ回路の積分値と、位相を遅らせる遅相処理を行う遅相ＤＬＬ回路の積分値の比較に基づいてパルス位置追従処理を行い、位相を保つ同相処理を行う同相ＤＬＬ回路の出力に基づいて復調出力を得るように構成されていることを特徴とする（１０）〜（１２）の何れか一の通信装置。
上記（１３）通信装置では、（１０）〜（１２）の通信装置において特に、パルス位置追従処理部の進相ＤＬＬ回路、同相ＤＬＬ回路、および、遅相ＤＬＬ回路の出力のうち進相ＤＬＬ回路および遅相ＤＬＬ回路の各出力の積分値の比較に基づいてパルス位置追従処理が行われ、同相ＤＬＬ回路の出力に基づいて復調出力が得られる。
【００２８】
（１４）前記同期捕捉処理部は、前記テンプレートパルスと前記受信パルスとの位相同期処理と共に周波数の整合をとる周波数調整処理を行う同期検波機能部を含んで構成されていることを特徴とする（１０）〜（１３）の何れか一の通信装置。
上記（１４）通信装置では、（１０）〜（１３）の通信装置において特に、同期捕捉処理部の同期検波機能部においてテンプレートパルスと前記入力パルスとの位相同期処理と共に周波数の整合をとる周波数調整処理が行われ、精度の高い検波処理結果が得られる。
【００２９】
（１５）前記同期捕捉が確立したときに取得されるパルス位置情報を記憶する記憶機能部を更に有することを特徴とする（９）〜（１４）の何れか一の通信装置。
上記（１５）通信装置では、（９）〜（１４）の通信装置において特に、同期捕捉が確立したときに取得されるパルス位置情報が記憶機能部に保持されるため、該記憶機能部に保持されたパルス位置情報によるタイミングに同期するようにテンプレートパルス発生回路にクロックパルスを供給し、このようにして位相が適切に調整されたテンプレートパルスを用いて受信パルスに対する検波処理が行われ得る。
【００３０】
（１６）前記システムコントローラは、前記記憶機能部に記憶されたパルス位置情報に合わせて前記テンプレートパルス発生回路を前記断続出力モードで動作させるのに用いるクロックパルスを前記テンプレートパルス発生回路に供給するように構成されていることを特徴とする（１５）の通信装置。
上記（１６）の通信装置では、（１５）の通信装置において特に、システムコントローラは、記憶機能部に保持されたパルス位置情報によるタイミングに同期するようにテンプレートパルス発生回路にクロックパルスを供給する。従って、位相が適切に調整されたテンプレートパルスを用いて受信パルスに対する検波処理が行われ得る。
【００３１】
（１７）作動用電源の供給を制御する電源制御部を備え、
前記システムコントローラは、前記電源制御部に対し、前記受信パルスの未到来期間では給電を部分的に停止するように制御を行うことを特徴とする（９）〜（１６）の何れか一の通信装置。
上記（１７）の通信装置では、（９）〜（１６）の何れか一の通信装置において特に、受信パルスの未到来期間において当該通信装置の作動用電源の供給を部分的に停止することによって、不要な待機電力の消費を極小化することができる。
【００３２】
（１８）パルス通信における同期捕捉を行う期間は受信パルスの検波に用いるテンプレートパルスを連続的に発生させる連続出力モードを選択し、前記同期捕捉が確立して以降の期間は前記テンプレートパルスを断続的に発生させる断続出力モードに切換えることを特徴とする通信方法。
上記（１８）の通信方法では、パルス通信の開始当初における同期捕捉モード時には継続的なテンプレートパルスを用いて速やかに同期捕捉を確立し、その後、断続的にテンプレートパルスを出力するようにして、全体的な消費電力の大幅な削減を図ることが可能になる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を図面を参照して説明する。尚、以下に参照する図においては、便宜上、説明の主題となる要部は適宜誇張し、要部以外については適宜簡略化し乃至省略されている。
図１は、本発明の通信方法に適用する本発明の実施の形態としてのパルス発生回路の特徴的作用を表す出力信号（テンプレートパルス）の波形図である。本発明では、図示のように、パルス通信の開始当初においてパルス位置探索動作を行う同期捕捉モード時にはパルス発生回路の連続出力モードによって継続的なテンプレートパルスを用いて速やかに同期捕捉を確立する。
同期捕捉が略確立して以降、パルス位置追従動作（精密なパルス位置調整）を行う同期追従モードに移行して、パルス発生回路の断続出力モードによって断続的にテンプレートパルスを出力するようにして、全体的な消費電力の大幅な削減を図ることが可能になる。
【００３４】
図２は、図１に示されたテンプレートパルスを発生する本発明の一つの実施の形態としてのパルス発生回路を表す図である。
図２（ａ）は、本発明の一つの実施の形態としてのパルス発生回路の概要を表すブロック図であり、図２（ｂ）は図２（ａ）のブロック図のより詳細な構成例を表す回路図である。
図２（ａ）に表されたように、本発明の一つの実施の形態としてのパルス発生回路は、パルスを、連続的に出力する連続パルス発生回路２１０と断続的に出力する断続パルス発生回路２２０とが設けられ、これらの何れかの出力が、供給された制御信号ＣＴＬに応じて切換え動作を行う出力モード切換え回路２３０によって切換えられてテンプレートパルスＰ0として出力される。
【００３５】
このため、極めて簡単な構成の出力モード切換え回路２３０によって、テンプレートパルスの連続出力モードと断続出力モードとが切換えられる。
尚、連続パルス発生回路２１０は、例えば、リング発振回路によって構成される自走式の回路であり、断続パルス発生回路２２０には、外部からクロックパルスＣＴＬが供給されて作動する回路であるが、詳細については次の図２（ｂ）を参照して説明する。
【００３６】
図２（ｂ）において、連続パルス発生回路２１０は、インバータ２１１、２１２、および、２１３の３段の縦続接続を有し、最終段のインバータ２１３の出力が初段のインバータ２１１の入力に供給されるようにしてリング発振回路が構成されている。
この連続パルス発生回路２１０のパルス出力端２１１０には、図１に連続出力モード（この回路を適用した通信装置の動作においては同期捕捉モード）として示すような連続的なテンプレートパルスＰ0が生成される。
【００３７】
また、断続パルス発生回路２２０は、インバータ２２１〜２２９の９段の縦続接続で構成された多段インバータ回路部２２１０と、この多段インバータ回路部２２１０の各段のインバータの出力によって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側Ｖ１または負極側Ｖ２に順次選択的に接続することによって各段のインバータのうちの初段のインバータの入力端に供給されるクロックパルスＣＬＫよりも周波数の高いパルス信号であるテンプレートパルスＰ0を得るパルス発生論理回路部２２２０と、を含んで構成される。
【００３８】
パルス発生論理回路部２２２０は、スイッチング素子としてのＰチャネルＭＯＳトランジスタ２３０、２３１、２３４、２３５、２３８、２３９、２４２、２４３、２４６、および、ＮチャネルＭＯＳトランジスタ２３２、２３３、２３６、２３７、２４０、２４１、２４４、２４５が図示のように接続され、更に、図示のように正極側電源Ｖ１および負極側電源Ｖ２が接続されている。
多段インバータ回路部２２１０の初段のインバータ２２１の入力端に供給されたパルスＤ0は、インバータの一段毎に時間ｔｄずつ遅れてかつロジックが反転されながら順次のインバータを伝播し各段から遅延信号が出力される。
【００３９】
即ち、初段のインバータ２２１の入力端に印加される信号ＣＬＫ（クロックパルスＤ0）を正論理とし、多段インバータ回路部２２１０のｉ段目には：
ｋを整数とし、信号の否定論理を信号名にＸを前置して表記すると、
ｉ＝２ｋ−１のとき ＸＤ2k-1
ｉ＝２ｋのとき Ｄ2k
が出力される。
【００４０】
ＮチャネルＭＯＳトランジスタ２３３および２３２はそれぞれ初段のインバータ２２１の出力ＸＤ1と２段目のインバータの出力Ｄ2が高いときに導通してパルス出力端２２３０を正極側の電源の電位レベルＶ１に接続する。
次に、ＰチャネルＭＯＳトランジスタ２３０および２３１はそれぞれ２段目のインバータの出力Ｄ2と３段目のインバータの出力ＸＤ3が低い（すなわちＤ2の否定論理とＤ3の両方が高い）ときに導通してパルス出力端子２２３０を負極側の電源の電位レベルＶ２に接続する。
【００４１】
同様にＮチャネルＭＯＳトランジスタ２３６、２３７、２４０、２４１、２４４および２４５はそれぞれ２ｋ−１段目のインバータの出力ＸＤ2k-1と２ｋ段目のインバータの出力Ｄ2kが高いとき、すなわちＸＤ2k-1とＤ2kの論理積が真のときに導通してパルス出力端２２３０を正極側の電源の電位レベルＶ１に接続する。
次に、ＰチャネルＭＯＳトランジスタ２３４、２３５、２３８、２３９、２４２および２４３はそれぞれ２ｋ段目のインバータの出力Ｄ2kと２ｋ＋１段目のインバータの出力ＸＤ2k+1が低いとき、すなわちＤ2kの否定論理であるＸＤ2kとＸＤ2k+1の否定論理であるＤ2k+1の論理積が真のとき、に導通してパルス出力端２２３０を負極側の電源の電位レベルＶ２に接続する。
【００４２】
以上のような動作によってパルス発生論理回路部２２２０のパルス出力端２２３０に図１に断続出力モード（この回路を適用した通信装置の動作においては同期追従モード）として示すような断続的なテンプレートパルスＰ0を生成することができる。
上述の連続パルス発生回路２１０のパルス出力端２１１０に現れる連続的なテンプレートパルスまたはパルス発生論理回路部２２２０のパルス出力端２２３０に現れる断続的なテンプレートパルスが、制御信号ＣＴＬに応動する出力モード切換え回路２３０によって切換えられて、連続出力モードまたは断続出力モードでのテンプレートパルスＰ0として出力される。
【００４３】
図３は、図１に示されたテンプレートパルスを発生する本発明の他の実施の形態としてのパルス発生回路を表す図である。
図３（ａ）は、本発明の一つの実施の形態としてのパルス発生回路の概要を表すブロック図であり、図３（ｂ）は図３（ａ）のブロック図のより詳細な構成例を表す回路図であり、図３（ｃ）は図３（ｂ）の回路各部の信号のタイミングチャートである。
【００４４】
図３（ａ）のテンプレートパルス発生回路は、自己のモード制御信号入力端３０１に供給された発振モード切換信号としての制御信号ＣＴＬに応じて連続的または断続的にテンプレートパルスＰ0を生成するモード可変発振回路３００を備え、出力モード切換え回路３０２が発振モード切換信号ＣＴＬをモード可変発振回路３００のモード制御信号入力端３０１に供給するように構成されている。
【００４５】
モード可変発振回路３００の詳細は、図３（ｂ）に示される通り、インバータ３２１、３２２、および、一方の入力端に正の電圧が印加されているときにインバータとして機能するＮＡＮＤ回路３２３、ならびに、９段のインバータ（乃至インバータとしての機能部）３２４〜３２９の縦続接続で構成された多段インバータ回路部３２１０と、この多段インバータ回路部３２１０の各段のインバータの出力によって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側Ｖ１または負極側Ｖ２に順次選択的に接続することによって各段のインバータのうちの初段のインバータの入力端に供給されるクロックパルスＣＬＫよりも周波数の高いパルス信号であるテンプレートパルスを得るパルス発生論理回路部３２２０と、を含んで構成される。
【００４６】
パルス発生論理回路部３２２０は、スイッチング素子としてのＰチャネルＭＯＳトランジスタ３３０、３３１、３３４、３３５、３３８、３３９、３４２、３４３、３４６、および、ＮチャネルＭＯＳトランジスタ３３２、３３３、３３６、３３７、３４０、３４１、３４４、３４５が図示のように接続され、更に、図示のように正極側電源Ｖ１および負極側電源Ｖ２が接続されている。
【００４７】
このパルス発生論理回路部３２２０自体は、図２（ｂ）を参照して説明したパルス発生論理回路部２２２０と全く同様の構成を有し、多段インバータ回路部３２１０の各段のインバータからの出力が供給されて、図２（ｂ）のものと同様に断続的なテンプレートパルスＰ0を生成する。
一方、多段インバータ回路部３２１０は、一方の入力端に正の電圧が印加されているときにインバータとして機能するＮＡＮＤ回路３２３、その後段に続くインバータ３２４および３２５、ならびに、インバータ３２５の出力をＮＡＮＤ回路３２３の他方の入力端に帰還させる閉ループを結ぶように帰還ループ回路３５１が設けられて実質的にインバータ3段のリング発振回路３５０が構成されている。
帰還ループ回路３５１には、発振モード切換信号としての制御信号ＣＴＬに応動して帰還ループ回路３５１の断続を切換える切換え回路３５２が介挿されている。
【００４８】
図３（ｂ）の回路各部の信号のタイミングチャートである図３（ｃ）を適宜参照して図３（ｂ）のテンプレートパルス発生回路の動作を以下に説明する。
上述のように実質的にインバータ3段のリング発振回路３５０は、発振モード切換信号ＣＴＬに応動して切換え回路３５２が接点ｂ側に接続され帰還ループ回路３５１が閉じられているときに、クロックパルスＣＬＫをハイレベルに固定するためＤ2点のＮＡＮＤ回路３２３の入力端はハイレベルに保持され、ＮＡＮＤ回路３２３はインバータとして機能し、リング発振回路３５０は発振動作を行う。
【００４９】
リング発振回路３５０の出力波形の周期は、各段のインバータの遅延をＴｄとすると、６×Ｔｄとなる。リング発振回路３５０は、上述のように実質的に９段のインバータの縦続接続で構成される多段インバータ回路部３２１０の途中にＮＡＮＤ回路３２３およびその後段に続くインバータ３２４および３２５が帰還ループ回路３５１によって構成され、帰還ループ回路３５１が閉じられると、リング発振回路として機能する。
【００５０】
このため、リング発振回路３５０は３サイクルのパルス波形を出力して停止する。しかし丁度３発目のパルスで次のインバータの出力が帰還ループ回路３５１を通して帰還されるため、パルス波形は途切れることなく次のパルスを出力してこれを繰り返す。
即ち、切換え回路３５２が接点ｂ側に接続され帰還ループ回路３５１が閉じ、且つ、クロックパルスＣＬＫをハイレベルに固定すると、モード可変発振回路３００は連続出力モードで作動する。
【００５１】
一方、発振モード切換信号ＣＴＬに応じて切換え回路３５２が接点ａ側に接続されるとＮＡＮＤ回路３２３の一方の入力端がハイレベルに固定され、この場合もＮＡＮＤ回路３２３はインバータとして機能する。これによってクロックパルスＣＬＫの立ち上がりエッジのタイミングでパルスが出力される。
図３（ｂ）のテンプレートパルス発生回路は図３（ａ）の回路に比べて、連続発振と断続的なパルス発振とで同じインバータを使うため、各インバータの回路素子の特性のバラツキに起因する、連続出力モードでの発振と断続出力モードでの発振との双方間での位相ジッタの差や周波数偏差を低減できるという利点がある。
【００５２】
図４は、図１に示されたテンプレートパルスを発生する本発明の更に他の実施の形態としてのパルス発生回路を表す図である。
図４のパルス発生回路４００が既述のものと相違する点は、一対の差動出力として位相が相互に反転したテンプレートパルスが出力されるように構成されている点である。
即ち、クロックパルスＣＬＫを受ける初段の回路として差動信号形成回路４０１が設けられ、この差動信号形成回路４０１の非反転出力端にＮＡＮＤ回路４０２の図中上側の入力端子が接続され、一方、反転出力端にはＮＯＲ回路４０３の図中上側の入力端子が接続されている。これらＮＡＮＤ回路４０２およびＮＯＲ回路４０３は、既述の例と同様に、クロックパルスＣＬＫをハイレベルに固定したときに、何れもインバータとして機能する。
【００５３】
ＮＡＮＤ回路４０２およびＮＯＲ回路４０３の出力側には、これらＮＡＮＤ回路４０２およびＮＯＲ回路３０３の各出力を一方および他方の入力とする差動インバータ４０４が、設けられ、差動インバータ４０４の出力側には、この差動インバータ４０４の一対の出力を入力とする差動インバータ４０５が縦続接続され、これ以降同様に、差動インバータ４０６、４０７、４０８、４０９、４１０、４１１が上述の順に縦続接続されている。
【００５４】
これら差動インバータの縦続接続のうち、差動インバータ４０６の他方の出力が帰還ループ４５１を通してＮＡＮＤ回路４０２の他方の入力端に帰還されるようにして閉ループが結ばれ、ＮＡＮＤ回路４０２、差動インバータ４０４、４０５、４０６の縦続接続によるリング発振回路４６１が構成されている。帰還ループ４５１には帰還ループ４５１の断続を切換える切換え回路４５２が介挿されている。
【００５５】
また、差動インバータ４０６の一方の出力が帰還ループ４５３を通してＮＯＲ回路４０３の他方の入力端に帰還されるようにして閉ループが結ばれ、ＮＯＲ回路４０３、差動インバータ４０４、４０５、４０６の縦続接続によるリング発振回路４６２が構成されている。帰還ループ４５２には帰還ループ４５２の断続を切換える切換え回路４５４が介挿されている。
【００５６】
初段の差動インバータとして機能するＮＡＮＤ回路４０２およびＮＯＲ回路４０３を含む差動インバータの縦続接続の各段のインバータの出力は、該出力によって該当するスイッチング素子を駆動して差動出力パルスの一方の系統からテンプレートパルスＰ01を得るための第１のパルス発生論理回路部４２２１、および、差動出力パルスの他方の系統からテンプレートパルスＰ02を得るための第２のパルス発生論理回路部４２２２に供給され、これら第１のパルス発生論理回路部４２２１および第２のパルス発生論理回路部４２２２はそれぞれ、図３を参照して説明したところと略同様に機能する。
即ち、連続的にテンプレートパルスを出力する連続出力モード時は、２つの切換え回路４５２および４５３をｂ側にしてＣＬＫをハイレベルに固定することでＮＡＮＤ回路４０２およびＮＯＲ回路４０３はそれぞれインバータとして機能し、波形周期８＊Ｔｄのリング発振器が構成される。
【００５７】
第１のパルス発生論理回路部４２２１、および、第２のパルス発生論理回路部４２２２からは４サイクルの変調波形を有する出力するので、結果として途切れのない連続出力モードでのテンプレートパルスＰ01およびＰ02を発生し続ける。
他方、２つの切換え回路４５２および４５３をａ側に接続することにより、第１のパルス発生論理回路部４２２１、および、第２のパルス発生論理回路部４２２２からはクロックパルスＣＬＫの立ち上がりエッジのタイミングで断続出力モードの各テンプレートパルスＰ01およびＰ02を出力する。
【００５８】
図５は、本発明の更に他の実施の形態としてのパルス発生回路５００を表す図である。差動インバータ５０１と差動インバータ５０２が縦続接続され、後段の差動インバータ５０２の他方の出力を前段の差動インバータ５０１の一方の入力端に帰還させる帰還ループ５５１および差動インバータ５０２の一方の出力を前段の差動インバータ５０１の他方の入力端に帰還させる帰還ループ５５２が設けられて、各リング発振回路５６１およびリング発振回路５６２が構成されている。
【００５９】
差動インバータ５０１および差動インバータ５０２の各出力によって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に順次選択的に接続することによって出力端にテンプレートパルスを得る第１のパルス発生論理回路部５２２１と第２のパルス発生論理回路部５２２２とが設けられている。
【００６０】
リング発振回路５６１およびリング発振回路５６２の各出力がカウンタ５１０に供給されて計数されるように構成され、且つ、リング発振回路５６１およびリング発振回路５６２の発振動作およびカウンタ５１０の計数動作は、制御信号ＣＴＬに応動してクロックパルスＣＬＫの供給の態様とカウンタ５１０の計数に応じた出力モード切換え動作を行う出力モード切換え回路５２０から制御される。
【００６１】
即ち、出力モード切換え回路５２０は、制御信号ＣＴＬによって連続出力モードが設定されているときには、カウンタ５１０の計数状態に依拠することなくリング発振回路５６１およびリング発振回路５６２に連続的に発振動作を行わせる。この連続的な発振動作に応じて第１のパルス発生論理回路部５２２１および第２のパルス発生論理回路部５２２２から連続出力モードでのテンプレートパルスＰ01およびＰ02が得られる。
【００６２】
制御信号ＣＴＬによって断続出力モードが設定されているときには、クロックパルスＣＬＫの立ち上がりエッジが入力されるまでの間カウンタ５１０をリセット状態に保ち、リング発振回路５６１およびリング発振回路５６２も停止させる。
クロックパルスＣＬＫの立ち上がりエッジが入力されると、カウンタ５１０のリセットを解除し同時にリング発振回路５６１およびリング発振回路５６２を動作させる。
【００６３】
カウンタ５１０は、リング発振回路５６１およびリング発振回路５６２の出力パルスを所定の数だけ計数すると、出力モード切換え回路５２０にその結果を通知し、該通知を受けた出力モード切換え回路５２０はリング発振回路５６１およびリング発振回路５６２を停止させカウンタ５１０をリセットする。
上述のようなカウンタ５１０によるリング発振回路５６１およびリング発振回路５６２の出力パルスの計数とリセットとの繰り返しによって、第１のパルス発生論理回路部５２２１および第２のパルス発生論理回路部５２２２から断続出力モードの各テンプレートパルスＰ01およびＰ02が得られる。
【００６４】
この場合、カウンタ５１０による計数動作によって、断続出力モード時における間欠的なパルスの毎回の持続期間がパルスの数によって計られることによってテンプレートパルスの毎回の持続時間および位相が高精度に制御される。
更に、各差動インバータ５０１、５０２の回路素子の特性のバラツキに起因する、連続出力モードでの発振と断続出力モードでの発振との双方間での位相ジッタの差や周波数偏差を低減できる。
尚、この実施の形態では差動インバータを用いて差動パルスを発生させているが、シングルエンドの構成を採ることもできる。
【００６５】
図６は、本発明の更に他の実施の形態としてのパルス発生回路を表す図である。図６のテンプレートパルス発生回路６００の既述の図５のテンプレートパルス発生回路５００との相違点は、図５の回路が一対の差動出力としてのテンプレートパルスを得る構成であったのに対し、図６の回路ではＩ相の系統のテンプレートパルスとＱ相の系統のテンプレートパルスとを同時に得ることができるように構成されている点である。
【００６６】
縦続接続された差動インバータ６０１〜６０４のうち奇数段目（初段および３段目）の差動インバータ６０１および６０３各一方の出力端の出力パルスによって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に順次選択的に接続することによって出力端にＱ相の正極側（＋）のテンプレートパルスＰ01を得る第１のパルス発生論理回路部６２２１と、上述の差動インバータ６０１および６０３の各他方の出力端の出力パルスによって同様にスイッチング駆動され出力端にＱ相の負極側（−）のテンプレートパルスＰ02を得る第２のパルス発生論理回路部６２２２とが設けられている。
【００６７】
更に、縦続接続された差動インバータ６０１〜６０４のうち偶数段目（２段目および４段目）の差動インバータ６０２および６０４の各一方の出力端の出力パルスによって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に順次選択的に接続することによって出力端にＩ相の正極側（＋）のテンプレートパルスＰ03を得る第３のパルス発生論理回路部６２２３と、上述の差動インバータ６０２および６０４の各他方の出力端の出力パルスによって同様にスイッチング駆動され出力端にＩ相の負極側（−）のテンプレートパルスＰ04を得る第４のパルス発生論理回路部６２２４とが設けられている。
【００６８】
リング発振回路６６１およびリング発振回路６６２の出各力がカウンタ６１０に供給されて計数されるように構成され、且つ、リング発振回路６６１およびリング発振回路６６２の発振動作およびカウンタ６１０の計数動作は、制御信号ＣＴＬに応動してクロックパルスＣＬＫの供給の態様とカウンタ６１０の計数に応じた出力モード切換え動作を行う出力モード切換え回路６２０から制御される。
【００６９】
即ち、出力モード切換え回路６２０は、制御信号ＣＴＬによって連続出力モードが設定されているときには、カウンタ６１０の計数状態に依拠することなくリング発振回路６６１およびリング発振回路６６２は連続的に発振動作を行う。
このリング発振回路の連続的な発振動作に応じて第１のパルス発生論理回路部６２２１および第２のパルス発生論理回路部６２２２から連続出力モードでの上述のＱ相の差動パルス出力であるテンプレートパルスＰ01およびＰ02が得られると共に、第３のパルス発生論理回路部６２２３および第４のパルス発生論理回路部６２２４から連続出力モードでの上述のＩ相の差動パルス出力であるテンプレートパルスＰ03およびＰ04が得られる。
【００７０】
制御信号ＣＴＬによって断続出力モードが設定されているときには、クロックパルスＣＬＫの立ち上がりエッジが入力されるまでの間カウンタ６１０をリセット状態に保ち、リング発振回路６６１およびリング発振回路６６２も停止させる。
クロックパルスＣＬＫの立ち上がりエッジが入力されると、カウンタ６１０のリセットを解除し同時にリング発振回路６６１およびリング発振回路６６２を動作させる。
カウンタ６１０は、リング発振回路６６１およびリング発振回路６６２の出力パルスを所定の数だけ計数すると、出力モード切換え回路６２０にその結果を通知し、該通知を受けた出力モード切換え回路６２０はリング発振回路６６１およびリング発振回路６６２を停止させカウンタ６１０をリセットする。
【００７１】
上述のようなカウンタ６１０によるリング発振回路６６１およびリング発振回路６６２の出力パルスの計数とリセットとの繰り返しによって、第１のパルス発生論理回路部６２２１および第２のパルス発生論理回路部６２２２から断続出力モードでの上述のＱ相の差動パルス出力であるテンプレートパルスＰ01およびＰ02が得られると共に、第３のパルス発生論理回路部６２２３および第４のパルス発生論理回路部６２２４から断続出力モードでの上述のＩ相の差動パルス出力であるテンプレートパルスＰ03およびＰ04が得られる。
【００７２】
この場合、カウンタ６１０による計数動作によって、断続出力モード時における間欠的なパルスの毎回の持続期間がパルスの数によって計られることによってテンプレートパルスの毎回の持続時間および位相が高精度に制御される。
更に、各差動インバータ６０１〜６０４の回路素子の特性のバラツキに起因する、連続出力モードでの発振と断続出力モードでの発振との双方間での位相ジッタの差や周波数偏差を低減できる。
【００７３】
図７は、本発明の更に他の実施の形態としてのパルス発生回路を表す図である。図７のテンプレートパルス発生回路７００の既述の図６のテンプレートパルス発生回路６００との相違点は、図６におけるＩ相の系統のテンプレートパルスの一対の差動出力とＱ相の系統のテンプレートパルスの一対の差動出力とを同時に得ることができる構成に加えて、更に、周波数調整信号としての制御信号ＣＴＬ２に応じて周波数偏差を補正することが可能に構成されている点である。
【００７４】
この実施の形態では特に、差動インバータ７０１〜７０４の縦続接続回路は、各段の差動インバータ７０１〜７０４が制御信号に応じて遅延時間が調節可能な可変遅延型の差動インバータとして構成され、これら差動インバータ７０１〜７０４に対して周波数調整信号としての制御信号ＣＴＬ２がそれぞれ供給される。
従って、リング発振回路７６１およびリング発振回路７６２の発振周波数が制御信号ＣＴＬ２によって調整可能となっている。
【００７５】
図８は、本発明の実施の形態としての通信装置の構成を表す図である。既述の何れかのテンプレートパルス発生回路を備えて受信された被変調パルス信号に対する検波処理を行う受信装置（通信装置の受信機能部である場合を含む）８１０と、この受信装置８１０にパルス信号を送信する送信装置（通信装置の送信機能部である場合を含む）８５０とを含んで通信システムが構成される。
但し、図８のシステムは、受信機能部８１０と送信機能部８５０とを含んで構成される一体的な通信装置８００を表すものであると観念して支障はない。
【００７６】
送信機能部８５０は変調パルス発生回路８６０においてシステムコントローラ８７０から供給されるベースバンド信号としてのデータおよびクロックパルスＣＬＫを用いて被変調パルスを形成し、アンテナ８５１から送信する。システムコントローラ８７０にはＲＡＭ８７１が接続されて、被送信データや信号処理過程にあるデータ等の一時的な記憶に用いられ、またＲＯＭ８７２が接続されて、所定の通信プロトコルに関する情報、演算に用いるパラメータ等々が保持されている。
【００７７】
受信機能部８１０では、送信されてくるパルス信号をアンテナ８１１で受信し、該受信された信号をＢＰＦ（バンドパスフィルタ）８１２を通してＬＮＡ（ローノイズアンプ）８１３で増幅し、乗算器８２１に供給する。
乗算器８２１には図１ないし図７を参照して説明した何れかのテンプレートパルス発生回路８２０からテンプレートパルスが供給されてＬＮＡ８１３で増幅された受信パルス信号と乗算される。
【００７８】
該乗算された信号は、検波回路８２２で検波処理が施され、該検波回路８２２の出力に基づいて同期捕捉処理部８２３において同期捕捉処理が行なわれる。この結果、同期捕捉が略確立すると、検波回路８２２の出力に基づいてパルス位置追従処理部８２４によりパルス位置追従処理が行なわれる。
通信装置８００（その受信機能部８１０）における通信のための各部の動作を管理するシステムコントローラ８３０が設けられ、このシステムコントローラ８３０によって、上述の同期捕捉処理部８２３における同期捕捉処理およびパルス位置追従処理部８２４におけるパルス位置追従処理の進捗状況の監視と処理タイミングの管理が実行される。
【００７９】
即ち、システムコントローラ８３０は、受信パルスの検波に際して同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路８２０を上述の連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路８２０を上述の断続出力モードで動作させるように動作モードを切換える制御信号ＣＴＬ、および、各部の動作のタイミングを図る基礎となるクロックパルスＣＬＫをテンプレートパルス発生回路８２０に供給する。
【００８０】
このため、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
また、システムコントローラ８３０には、ＲＡＭ８３１が接続されて、復調されたデータや信号処理過程にあるデータ等の一時的な記憶に用いられ、またＲＯＭ８３２が接続されて、所定の通信プロトコルに関する情報、演算に用いるパラメータ等々が保持されている。ＲＡＭ８３１に一時記憶された復調データは、所要に応じた適宜の方法でユーザに音声或いは画像等の形で提供され得る。
【００８１】
尚、受信機能部８１０の各部の作動用電源を制御する受信回路電源制御部８３３がシステムコントローラ８３０の管理下で動作するように設けられ、システムコントローラ８３０はこの受信回路電源制御部８３３を制御し、受信パルスの未到来期間において当該通信装置８００（受信機能部８１０）の作動用電源の供給を部分的に停止させるため、不要な待機電力の極小化が図られる。
【００８２】
図９は、本発明の他の実施の形態としての通信装置の構成を表す図である。
また、図１０は、図９の通信装置の各部の信号に関するタイミングチャートである。
アンテナ９０１で受信された信号はＢＰＦ（バンドパスフィルタ）９０２を通してＬＮＡ（ローノイズアンプ）９０３で増幅され（図１０上段の「受信波形」）、Ｉ相の系統の乗算器９１０およびＱ相の系統の乗算器９２０に供給される。
乗算器９１０および９２０には、図６または図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路９３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ９０３で増幅された受信パルスと各乗算される。
【００８３】
Ｉ相の系統の乗算器（Ｉ相パルス乗算器）９１０およびＱ相の系統の乗算器（Ｑ相パルス乗算器）９２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別に包絡線検出処理するＩ相包絡線検出処理回路としての自乗回路９１１およびＱ相包絡線検出処理回路としての自乗回路９２１に供給されて自乗演算に付され、それらのパルスの包絡線に相応する値が求められ、次いで、該求められた双方の値が包絡線信号加算回路９４０で加算合成され、その結果として合成包絡線信号（図１０下段の「Ｉ2＋Ｑ2波形」）が得られる。
この合成包絡線信号に基づいて、同期捕捉処理部９４１で同期捕捉を行ない、次いで、パルス位置追従処理部９４２でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
【００８４】
この場合、システムコントローラ９５０からの制御信号ＣＴＬおよびクロックパルスＣＬＫによって、同期捕捉処理部９４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路９３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路９３０を断続出力モードで動作させるように動作モードが切換えられる（図１０中段の「テンプレートパルス波形」）。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【００８５】
図１１は、本発明の更に他の実施の形態としての通信装置の構成を表す図である。
図１１の実施の形態が図９の実施の形態と異なる点は、図９の実施の形態においてはＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別に包絡線検出処理を行う手段として、Ｉ相包絡線検出処理には自乗回路９１１を適用し、Ｑ相包絡線検出処理には自乗回路９２１を適用して各別に自乗演算に付していたところ、この図１１の実施の形態では、包絡線検出処理を行う手段としてＩ相包絡線検出処理およびＱ相包絡線検出処理に整流回路１１１１および１１２１を適用している点である。
【００８６】
アンテナ１１０１で受信された信号はＢＰＦ１１０２を通してＬＮＡ１１０３で増幅され、Ｉ相の系統の乗算器１１１０およびＱ相の系統の乗算器１１２０に供給される。
乗算器１１１０および１１２０には、図６または図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路１１３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ１１０３で増幅された受信パルスと各乗算される。
【００８７】
Ｉ相の系統の乗算器１１１０およびＱ相の系統の乗算器１１２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別に包絡線検出処理するＩ相包絡線検出処理回路としての整流回路１１１１およびＱ相包絡線検出処理回路としての整流回路１１２１に供給されて整流され（半波整流のように図示されるものであっても全波整流であってもよい）、それらのパルスの包絡線に相応する値が求められ、次いで、該求められた双方の値が包絡線信号加算回路１１４０で加算合成され、その結果として合成包絡線信号が得られる。
【００８８】
この合成包絡線信号に基づいて、同期捕捉処理部１１４１で同期捕捉を行ない、次いで、パルス位置追従処理部１１４２でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
この場合、システムコントローラ１１５０からの制御信号ＣＴＬおよびクロックパルスＣＬＫによって、同期捕捉処理部１１４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路１１３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路１１３０を断続出力モードで動作させるように動作モードが切換えられる。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【００８９】
図１２は、図９の通信装置と同様の通信装置についてそのパルス位置追従処理部の具体的構成例を伴って表した図である。
図１２においては、各部の参照符号を改めて割り当てると共に、同期捕捉処理部とパルス位置追従処理部とのレイアウトについてそれらの上下の配置を逆転して表記してある。
アンテナ１２０１で受信された信号はＢＰＦ１２０２を通してＬＮＡ１２０３で増幅され、Ｉ相の系統の乗算器１２１０およびＱ相の系統の乗算器１２２０に供給される。
乗算器１２１０および１２２０には、図６または図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路１２３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ１２０３で増幅された受信パルスと各乗算される。
【００９０】
Ｉ相の系統の乗算器１２１０およびＱ相の系統の乗算器１２２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別に包絡線検出処理するＩ相包絡線検出処理回路としての自乗回路１２１１およびＱ相包絡線検出処理回路としての自乗回路１２２１に供給されて自乗演算に付され、それらのパルスの包絡線に相応する値が求められ、次いで、該求められた双方の値が包絡線信号加算回路１２４０で加算合成され、その結果として合成包絡線信号が得られる。
【００９１】
この合成包絡線信号に基づいて、同期捕捉処理部１２４１で同期捕捉を行ない、次いで、一点鎖線にて図示のパルス位置追従処理部１２４２でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
上述の構成において、パルス位置追従処理部１２４２は、入力信号を積分する積分処理部１０と、積分処理部１０の出力をサンプリングホールド処理するサンプリングホールド処理部２０と、積分処理部１０における積分時間をシステムコントローラ１２５０からの制御信号によって制御する積分時間制御部３０とサンプリングホールド処理部２０の複数系統の出力を加算合成してその出力をシステムコントローラ１２５０に供給する加算回路４０とを含んでＤＬＬ（遅延ロックループ）として構成されている。
【００９２】
即ち、パルス位置追従処理部１２４２は、入力の位相を進める進相処理（Ｅａｒｌｙ）と位相を保つ同相処理（Ｃｕｒｒｅｎｔ）と位相を遅らせる遅相処理（Ｌａｔｅ）との各処理を各別に行うＤＬＬ回路である進相ＤＬＬ回路（積分器１１＋サンプリングホールド回路２１）、同相ＤＬＬ回路（積分器１２＋サンプリングホールド回路２２）、および、遅相ＤＬＬ回路（積分器１３＋サンプリングホールド回路２３）を備え、進相ＤＬＬ回路および遅相ＤＬＬ回路の各積分値の比較である加算回路４０の出力に基づいてパルス位置追従処理を行い、同相ＤＬＬ回路（積分器１２＋サンプリングホールド回路２２）の出力に基づいて復調出力を得るように構成されている。
【００９３】
この場合、システムコントローラ１２５０からの制御信号ＣＴＬおよびクロックパルスＣＬＫによって、同期捕捉処理部１２４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路１２３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路１２３０を断続出力モードで動作させるように動作モードが切換えられる。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【００９４】
図１３は、本発明の更に他の実施の形態としての通信装置の構成を表す図である。
また、図１４は、図１３の通信装置の各部の信号に関するタイミングチャートである。
図１３の実施の形態が図９（この詳細は図１２）および図１１等の実施の形態と異なる点は、図９および図１１の実施の形態においてはＩ相乗算出力パルスおよびＱ相乗算出力パルスに対して包絡線検出処理を行っていたところ、この図１３の実施の形態では、同期検波を行っている点である。
アンテナ１３０１で受信された信号はＢＰＦ１３０２を通してＬＮＡ１３０３で増幅され（図１４「受信波形」）、Ｉ相の系統の乗算器１３１０およびＱ相の系統の乗算器１３２０に供給される。
【００９５】
乗算器１３１０および１３２０には、図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路１３３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ１３０３で増幅された受信パルスと各乗算される。
Ｉ相の系統の乗算器１３１０およびＱ相の系統の乗算器１３２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別にＬＰＦ（ローパスフィルタ）１３１１およびＬＰＦ１３１２を通して高周波成分を除去した上、各対応する整流回路１３１３および整流回路１３１４を通して（図１４「Ｉ相整流検波波形」「Ｑ相整流検波波形」）、同期捕捉処理および周波数偏差検出部１３４１に供給される。
【００９６】
同期捕捉処理および周波数偏差検出部１３４１は既述のような同期捕捉処理に加えて、入力パルスとテンプレートパルスとの周波数偏差を検出し、その検出結果をシステムコントローラ１３５０に供給する。
システムコントローラ１３５０はこの周波数偏差に基づいて図７を参照して既述の周波数調整信号としての制御信号ＣＴＬ２を生成し、この制御信号ＣＴＬ２に応じてテンプレートパルス発生回路１３３０から出力されるテンプレートパルスに関する周波数偏差が補正される。
【００９７】
同期捕捉処理および周波数偏差検出部１３４１で同期捕捉を行ない、次いで、パルス位置追従処理部１３４２でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
この場合、システムコントローラ１３５０からの制御信号ＣＴＬ１によって、同期捕捉処理および周波数偏差検出部１３４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路１３３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路１３３０を断続出力モードで動作させるように動作モードが切換えられる。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため（図１４「テンプレートパルス波形」）、消費電力が低減される。
【００９８】
図１５は、本発明の更に他の実施の形態としての通信装置の構成を表す図である。
図１５の実施の形態が図１３の実施の形態と異なる点は、図１３の実施の形態においては同期捕捉処理および周波数偏差検出部１３４１を作動させて同期検波を行っていたところ、この図１５の実施の形態では、コスタスループ１５４２（乗算器１５０＋ＬＰＦ１５１）を利用して同期検波を行っている点である。
【００９９】
アンテナ１５０１で受信された信号はＢＰＦ１５０２を通してＬＮＡ１５０３で増幅され、Ｉ相の系統の乗算器１５１０およびＱ相の系統の乗算器１５２０に供給される。
乗算器１５１０および１５２０には、図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路１５３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ１５０３で増幅された受信パルスと各乗算される。
【０１００】
Ｉ相の系統の乗算器１５１０およびＱ相の系統の乗算器１５２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別にＬＰＦ（ローパスフィルタ）１５１１およびＬＰＦ１５１２を通して高周波成分を除去した上、同期捕捉処理部１５４１およびコスタスループ１５４２に供給される。
【０１０１】
コスタスループ１５４２はＬＰＦ１５１１およびＬＰＦ１５１２の両出力を乗算する乗算器１５０と、この乗算器１５０の出力から高周波成分を除去するＬＰＦ１５１とを含んで構成されており、同期捕捉処理部１５４１によって同期捕捉が略確立した状態に到った際に、入力パルスとテンプレートパルスとの周波数偏差を検出し、その検出結果に基づいて周波数調整信号としての制御信号ＣＴＬ２を生成し、この制御信号ＣＴＬ２に応じてテンプレートパルス発生回路１５３０が出力するテンプレートパルスの周波数偏差が補正される。
【０１０２】
また、コスタスループ１５４２を通して得られた復調データがシステムコントローラ１５５０に供給され、システムコントローラ１５５０に接続されたＲＡＭ１５５１に復調データが格納される。
この場合、システムコントローラ１５５０からの制御信号ＣＴＬ１によって、同期捕捉処理部１５４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路１５３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路１５３０を断続出力モードで動作させるように動作モードが切換えられる。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【０１０３】
図１６は、本発明の更に他の実施の形態としての通信装置の構成を表す図である。
図１６の実施の形態が図９（この詳細は図１２）および図１１等の実施の形態と異なる点は、図９および図１１の実施の形態においてはＩ相乗算出力パルスおよびＱ相乗算出力パルスに対して包絡線検出処理を行っていたところ、この図１６の実施の形態では、同期検波を行っている点である。
【０１０４】
アンテナ１６０１で受信された信号はＢＰＦ１６０２を通してＬＮＡ（ローノイズアンプ）１６０３で増幅され、Ｉ相の系統の乗算器１６１０およびＱ相の系統の乗算器１６２０に供給される。
乗算器１６１０および１６２０には、図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路１６３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ１６０３で増幅された受信パルスと各乗算される。
【０１０５】
Ｉ相の系統の乗算器１６１０およびＱ相の系統の乗算器１６２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別に包絡線検出処理するＩ相包絡線検出処理回路としての自乗回路１６１１およびＱ相包絡線検出処理回路としての自乗回路１６２１に供給されて自乗演算に付され、それらのパルスの包絡線に相応する値が求められ、次いで、該求められた双方の値が包絡線信号加算回路１６４０で加算合成され、その結果として合成包絡線信号（即ち、Ｉ2＋Ｑ2）が得られる。
【０１０６】
また一方、Ｉ相の系統の乗算器１６１０およびＱ相の系統の乗算器１６２０の各出力であるＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらに各対応するＬＰＦ（ローパスフィルタ）１６１２およびＬＰＦ１６２２を通して高周波成分を除去した上、パルス位置追従処理部１６４２に供給される。
上述の合成包絡線信号に基づいて、同期捕捉処理部１６４１で同期捕捉を行ない、次いで、Ｉ相乗算出力パルスおよびＱ相乗算出力パルスに基づいてパルス位置追従処理部１６４２でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
【０１０７】
この場合、システムコントローラ１６５０からの制御信号ＣＴＬ１およびクロックパルスＣＬＫによって、同期捕捉処理部１６４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路１６３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路１６３０を断続出力モードで動作させるように動作モードが切換えられる。
【０１０８】
また、パルス位置追従処理部１６４２の出力に基づいてシステムコントローラ１６５０から発せられる制御信号ＣＴＬ２に基づいて、テンプレートパルス発生回路１６３０におけるテンプレートパルスの周波数が調整される。
この実施の形態では、上述のように、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【０１０９】
以上に説明した本発明の技術思想は、パルス通信における同期捕捉を行う期間では受信パルスの検波に用いるテンプレートパルスを連続的に発生させる連続出力モードを選択し、略同期捕捉が確立して以降の期間ではテンプレートパルスを断続的に発生させる断続出力モードに切換えることを特徴とする通信方法であると要約することができる。
この通信方法では、パルス通信の開始当初における同期捕捉モード時には継続的なテンプレートパルスを用いて速やかに同期捕捉を確立し、その後、断続的にテンプレートパルスを出力するようにして、全体的な消費電力の大幅な削減を図ることが可能になる。
【図面の簡単な説明】
【０１１０】
【図１】本発明の通信方法に適用する本発明の実施の形態としてのパルス発生回路の出力信号の波形図である。
【図２】本発明の一つの実施の形態としてのパルス発生回路を表す図である。
【図３】本発明の他の実施の形態としてのパルス発生回路を表す図である。
【図４】本発明の更に他の実施の形態としてのパルス発生回路を表す図である。
【図５】本発明の更に他の実施の形態としてのパルス発生回路を表す図である。
【図６】本発明の更に他の実施の形態としてのパルス発生回路を表す図である。
【図７】本発明の更に他の実施の形態としてのパルス発生回路を表す図である。
【図８】本発明の実施の形態としての通信装置の構成を表す図である。
【図９】本発明の他の実施の形態としての通信装置の構成を表す図である。
【図１０】図９の通信装置の各部の信号に関するタイミングチャートである。
【図１１】本発明の更に他の実施の形態としての通信装置の構成を表す図である。
【図１２】図９の通信装置の詳細な構成例を示す図である。
【図１３】本発明の更に他の実施の形態としての通信装置の構成を表す図である。
【図１４】図１３の通信装置の各部の信号に関するタイミングチャートである。
【図１５】本発明の更に他の実施の形態としての通信装置の構成を表す図である。
【図１６】本発明の更に他の実施の形態としての通信装置の構成を表す図である。
【符号の説明】
【０１１１】
２００、４００、５００、６００、７００…テンプレートパルス発生回路 ２１０…連続パルス発生回 ２２０…断続パルス発生回路 ２３０、５２０、６２０、７２０…出力モード切換え回路 ３００…モード可変発振回路 ３５２、４５２、４５３…切換え回路 ８２０、９３０、１１３０、１２３０、１３３０、１５３０、１６３０…テンプレートパルス発生回路 ８３０、９５０、１１５０、１２５０、１３５０、１５５０、１６５０…システムコントローラ ８２３、９４１、１１４１、１２４１、１５４１、１６４１…同期捕捉処理部 ８２４、９４２、１１４１、１２４２、１６４２…パルス位置追従処理部 ８３３、９５３、１１５３、１２５３、１３５３、１５５３、１６５３…受信回路電源制御部
【技術分野】
【０００１】
本発明はＵＷＢ(Ultra Wide Band)通信に良く適合するテンプレートパルス発生回路、通信装置、および、通信方法に関し、特に、受信系における省電力化が図られるようにしたテンプレートパルス発生回路、通信装置、および、通信方法に関する。
【背景技術】
【０００２】
ＵＷＢ通信の中で非常に短時間のパルスを利用した非常に広帯域の通信方法はUWBインパルスラジオ（UWB−ＩＲ）方式の通信とも呼ばれている。UWB−ＩＲ方式では従来の変調によらない時間軸操作のみで変復調が可能であり回路の簡略化や低消費電力化が期待できるとされている（例えば、特許文献１、特許文献２等参照）。
また、パルス信号列からなる伝送信号を受信する受信装置において、パルス生成手段により送信パルスと略同一の発生間隔のテンプレートパルスを発生させ、そのテンプレートパルスの発生位置を位相シフト手段によって所定の間隔で位相シフトし、相関手段によって該位相シフトされた各テンプレートパルスと受信パルスとの相関をとり、この相関結果に基づいて受信信号に対する同期捕捉を行うことが提案されている（特許文献３）。
【０００３】
更に、テンプレートパルスの発生位置を制御しつつ、受信パルスが到来しない期間は受信回路を停止させることにより消費電力の抑制を図ろうとする提案もなされている（特許文献４）。
【特許文献１】特表２００４−５２８７７６号公報（段落００３５〜段落００４０、図５）
【特許文献２】特表２００５−５１７３５５号公報（段落００１５〜段落００２０、図２）
【特許文献３】特開２００４−２４１９２７号公報（段落００２５〜段落００２８、図１）
【特許文献４】特開２００５−２１７８９９号公報（段落００２３〜段落００２６、図１）
【発明の開示】
【発明が解決しようとする課題】
【０００４】
上述のようにＵＷＢ通信では、その特質から電力消費の少ない通信が実現されるが、上掲の特許文献１〜３所載の提案では、この通信方法を適用したことによる通常の程度を超えて消費電力を抑制するというような技術課題の認識や、ひいてはそのような技術課題の解決手段については別段の提案はなされていない。
また、特許文献４には、消費電力の抑制を図ろうとする提案が開示されているが、この文献所載の技術では、到来パルスのタイミングが不明な状態からパルスの存在そのものを探索して同期捕捉するための過程での省電力化を図ることはできない。
【０００５】
即ち、パルスの存在そのものを探索して同期捕捉する過程では、受信側で発生させるテンプレートパルスの位相を順次ずらしながら到来パルスのタイミングを探索するため、同期捕捉に時間が掛かり、その時間に相応して消費電力も増大してしまうという技術課題が、特許文献４でも残されている。
本発明は叙上のような状況に鑑みてなされたものであり、パルス通信における省電力化に適したテンプレートパルス発生回路、通信装置、および、通信方法を提供することを目的としている。
【課題を解決するための手段】
【０００６】
上記課題を解決するべく、本願では次に列記するような技術を提案する。
（１）パルス通信における受信パルスの検波に用いるテンプレートパルスを生成するテンプレートパルス発生回路であって、
供給された制御信号に応じて連続的に前記テンプレートパルスを出力する連続出力モードと、断続的に前記テンプレートパルスを出力する断続出力モードとの何れかの出力モードによって前記テンプレートパルスを発生させるように出力モードを切換える出力モード切換え回路を備えていることを特徴とするテンプレートパルス発生回路。
【０００７】
上記（１）のテンプレートパルス発生回路では、例えば通信装置に備えられたシステムコントローラ等から制御信号を供給されて出力モード切換え回路によって連続的にテンプレートパルスを出力する連続出力モードと断続的にテンプレートパルスを出力する断続出力モードとの何れかの出力モードによってテンプレートパルスを出力するように出力モードを切換えることができるため、パルス通信の開始当初における同期捕捉モード時には継続的なテンプレートパルスを用いて速やかに同期捕捉を確立し、その後、断続的にテンプレートパルスを出力するようにして、全体的な消費電力の大幅な削減を図ることが可能になる。
【０００８】
（２）前記テンプレートパルスを連続的に発生させる連続パルス発生回路と、
前記テンプレートパルスを断続的に発生させる断続パルス発生回路と、を備え、
前記出力モード切換え回路は前記連続パルス発生回路および前記断続パルス発生回路の何れか一方のパルス発生回路の出力を選択することによって前記出力モードを切換えることを特徴とする（１）のテンプレートパルス発生回路。
【０００９】
上記（２）のテンプレートパルス発生回路では、（１）のテンプレートパルス発生回路において特に、テンプレートパルスを、連続的に出力する連続パルス発生回路と断続的に出力する断続パルス発生回路とが設けられ、これらの何れかの出力が出力モード切換え回路によって切換えられて出力されるため、極めて簡単な構成の出力モード切換え回路によって、テンプレートパルスの連続出力モードと断続出力モードとが切換えられる。
【００１０】
（３）モード制御信号入力端に供給された発振モード切換信号に応じて連続的または断続的に前記テンプレートパルスを発生させるモード可変パルス発生回路を備え、前記出力モード切換え回路は前記発振モード切換信号を前記モード可変パルス発生回路の前記モード制御信号入力端に供給することを特徴とする（１）のテンプレートパルス発生回路。
【００１１】
上記（３）のテンプレートパルス発生回路では、（１）のテンプレートパルス発生回路において特に、モード可変パルス発生回路の動作モードが出力モード切換え回路からの発振モード切換信号によって切換えられるため、連続出力モードと断続出力モードとにそれぞれ対応した別系統の回路を持たない小規模な回路によってこれらテンプレートパルスの出力モードが切換えられる。
【００１２】
（４）前記モード可変パルス発生回路は、複数のインバータの縦続接続を含んで構成される多段インバータ回路部と、前記多段インバータ回路部の前記インバータの出力によって開閉が制御される複数のスイッチング素子を含み、前記複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に接続することによって前記インバータのうちの初段のインバータの入力端に供給されるクロックパルス信号よりも周波数の高い断続的なパルス信号である前記テンプレートパルスを生成し得るパルス発生論理回路部と、を含んで構成され、
前記多段インバータ回路部は前記モード制御信号入力端に供給される前記発振モード切換信号に応じて所定の複数段部分における最終段の前記インバータの出力を前記複数段部分の初段の入力端に帰還させる閉ループを結んでリング発振回路を構成する帰還ループ回路の断続が切換えられるように構成され、
前記パルス発生論理回路部は、前記帰還ループ回路の断続の切換えに応じて連続的または断続的に前記テンプレートパルスを生成すること
を特徴とする（３）のテンプレートパルス発生回路。
【００１３】
上記（４）のテンプレートパルス発生回路では、（３）のテンプレートパルス発生回路において特に、モード可変パルス発生回路は、複数のインバータの縦続接続を含んで構成される多段インバータ回路部と、この多段インバータ回路部の各段のインバータの出力によって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に順次選択的に接続することによって各段のインバータのうちの初段のインバータの入力端に供給されるクロックパルス信号よりも周波数の高い断続的なパルス信号であるテンプレートパルスを生成し得るパルス発生論理回路部と、を含んで構成され、このパルス発生論理回路部からクロックパルス信号よりも周波数の高いテンプレートパルスを出力することができる。
【００１４】
また、多段インバータ回路部はモード制御信号入力端に供給される発振モード切換信号に応じて所定の複数段の部分の最終段のインバータの出力を該部分の初段の入力端に帰還させる閉ループを結んでリング発振回路を構成するための帰還ループ回路の断続が切換えられるように構成され、該帰還ループ回路の断続の切換えに応じて前記パルス発生論理回路部は連続的または断続的にテンプレートパルスを生成するように構成されている。このため、小規模な回路によって、上述のような周波数の高いテンプレートパルスを連続出力モードまたは断続出力モードを選択して出力することができる。
更に、各インバータの回路素子の特性のバラツキに起因する、連続出力モードでの発振と断続出力モードでの発振との双方間での位相ジッタの差や周波数偏差を低減できる。
【００１５】
（５）前記多段インバータ回路部は、複数の差動インバータ回路の縦続接続によって構成されていることを特徴とする（４）のテンプレートパルス発生回路。
上記（５）のテンプレートパルス発生回路では、（４）のテンプレートパルス発生回路において特に、上述の連続出力モードまたは断続出力モードの何れでも極性が逆の関係にある2系統の（差動の）テンプレートパルスを同時に得ることができる。
【００１６】
（６）前記リング発振回路による発振パルスを計数するカウンタを備え、
前記出力モード切換え回路は、前記カウンタの計数値に応じて前記断続出力モードにおける前記テンプレートパルスの持続時間を規定するように構成されていること
を特徴とする（４）〜（５）の何れか一のテンプレートパルス発生回路。
上記（６）のテンプレートパルス発生回路では、上記（４）〜（５）の何れか一のテンプレートパルス発生回路において特に、リング発振回路による発振パルスを計数するカウンタによる計数動作によって、断続出力モード時における間欠的なパルスの毎回の持続期間がパルスの数によって計られることによって高精度に制御される。
更に、各インバータの回路素子の特性のバラツキに起因する、連続出力モードでの発振と断続出力モードでの発振との双方間での位相ジッタの差や周波数偏差を低減できる。
【００１７】
（７）前記多段インバータ回路部は、偶数段目の前記インバータの出力により対応するＩ相の系統のパルス発生論理回路部の該当する前記スイッチング素子を開閉させることによって前記Ｉ相の系統のパルス発生論理回路部の出力端からＩ相の前記テンプレートパルスを生成し、奇数段目の前記インバータの出力により対応するＱ相の系統のパルス発生論理回路部の該当する前記スイッチング素子を開閉させることによって前記Ｑ相の系統のパルス発生論理回路部の出力端からＱ相の前記テンプレートパルスを生成するように構成されていることを特徴とする（６）に記載のテンプレートパルス発生回路。
【００１８】
上記（７）のテンプレートパルス発生回路では、（６）のテンプレートパルス発生回路において特に、多段インバータ回路部を構成する各段のインバータのうちの偶数段目の各インバータの出力により駆動されるＩ相の系統のパルス発生論理回路部から連続出力モードまたは断続出力モードのテンプレートパルスが得られ、このＩ相の系統のテンプレートパルスを受信信号のＩ相の系統に対する検波に適用することができ、同時に、多段インバータ回路部を構成する各段のインバータのうちの奇数段目の各インバータの出力により駆動されるＱ相の系統のパルス発生論理回路部から連続出力モードまたは断続出力モードのテンプレートパルスが得られ、このＱ相の系統のテンプレートパルスをＱ相の系統に対する検波に適用することができる。
【００１９】
（８）前記リング発振回路は、供給される周波数制御信号に応じて発振周波数が調節され得るように構成されていることを特徴とする（６）のテンプレートパルス発生回路。
上記（８）のテンプレートパルス発生回路では、上記（６）のテンプレートパルス発生回路において特に、リング発振回路は、供給される周波数制御信号に応じて発振周波数が調節されるため、同期検波方式に適合したテンプレートパルス発生回路が実現される。
【００２０】
（９）上記（１）〜（８）の何れか一のテンプレートパルス発生回路と、
前記テンプレートパルス発生回路の出力パルスと受信パルスとの相関に基づいて検波を行う検波回路と、
前記受信パルスの検波に際して同期捕捉を行う同期捕捉モード時には前記テンプレートパルス発生回路を前記連続出力モードで動作させ、前記同期捕捉が確立したときには前記テンプレートパルス発生回路を前記断続出力モードで動作させるように動作モードを切換える制御信号を前記テンプレートパルス発生回路に供給するシステムコントローラと、を備えていることを特徴とする通信装置。
【００２１】
上記（９）の通信装置では、システムコントローラからの制御信号によって、受信パルスの検波に際して同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路が連続出力モードで動作し、且つ、同期捕捉が略確立したときにはテンプレートパルス発生回路が断続出力モードで動作するため、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【００２２】
（１０）上記（７）〜（８）の何れか一のテンプレートパルス発生回路と、前記テンプレートパルス発生回路のＩ相の前記テンプレートパルスを前記受信パルスと乗算するＩ相パルス乗算器と、
前記テンプレートパルス発生回路のＱ相の前記テンプレートパルスを前記受信パルスと乗算するＱ相パルス乗算器と、
前記Ｉ相パルス乗算器の出力であるＩ相乗算出力パルスを包絡線検出処理するＩ相包絡線検出処理回路と、
前記Ｑ相パルス乗算器の出力であるＱ相乗算出力パルスを包絡線検出処理するＱ相包絡線検出処理回路と、
前記Ｉ相包絡線検出処理回路の出力であるＩ相包絡線信号および前記Ｑ相包絡線検出処理回路の出力であるＱ相包絡線信号を加算合成する包絡線信号加算回路と、
前記包絡線信号加算回路の出力である合成包絡線信号に基づいて同期捕捉を行う同期捕捉処理部と、
前記合成包絡線信号に基づいてパルス位置追従処理を行うパルス位置追従処理部と、
前記同期捕捉処理部が同期捕捉を行う同期捕捉モード時には前記テンプレートパルス発生回路を前記連続出力モードで動作させ、前記同期捕捉が確立したときには前記テンプレートパルス発生回路を前記断続出力モードで動作させるように動作モードを切換える制御信号を前記テンプレートパルス発生回路に供給するシステムコントローラと、
を備えていることを特徴とする通信装置。
【００２３】
上記（１０）の通信装置では、テンプレートパルス発生回路のＩ相のテンプレートパルスおよびＱ相のテンプレートパルスを各別にＩ相パルス乗算器およびＱ相パルス乗算器で受信パルスと乗算して得たＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別にＩ相包絡線検出処理回路およびＱ相包絡線検出処理回路で包絡線検出処理してＩ相包絡線信号およびＱ相包絡線信号を得、これらＩ相包絡線信号およびＱ相包絡線信号を包絡線信号加算回路で加算合成して合成包絡線信号を得る。
この合成包絡線信号に基づいて、同期捕捉処理部で同期捕捉を行ない、次いで、パルス位置追従処理部でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
【００２４】
この場合、システムコントローラの制御下で、同期捕捉処理部が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路を連続出力モードで動作させ同期捕捉が略確立したときにはテンプレートパルス発生回路を断続出力モードで動作させるように動作モードが切換えられる。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【００２５】
（１１）前記Ｉ相包絡線検出処理回路は、前記Ｉ相乗算出力パルスを自乗するＩ相パルス自乗回路を含んで構成され、
前記Ｑ相包絡線検出処理回路は、前記Ｑ相乗算出力パルスを自乗するＱ相パルス自乗回路を含んで構成されていること
を特徴とする（１０）の通信装置。
上記（１１）通信装置では、（１０）の通信装置において特に、Ｉ相パルス自乗回路およびＱ相パルス自乗回路によって得たＩ相乗算出力パルスおよびＱ相乗算出力パルスの各自乗値、即ち、Ｉ相およびＱ相のパルスの包絡線検波に相応する値の合成値に基づいて同期捕捉とパルス位置追従処理が行われる。
【００２６】
（１２）前記Ｉ相包絡線検出処理回路は、前記Ｉ相乗算出力パルスを整流するＩ相パルス整流回路を含んで構成され、
前記Ｑ相包絡線検出処理回路は、前記Ｑ相乗算出力パルスを整流するＱ相パルス整流回路を含んで構成されていること
を特徴とする（１０）の通信装置。
上記（１２）通信装置では、（１０）の通信装置において特に、Ｉ相パルス整流回路およびＱ相パルス整流回路によって得たＩ相乗算出力パルスおよびＱ相乗算出力パルスの各整流値、即ち、Ｉ相およびＱ相のパルスの包絡線検波に相応する値の合成値に基づいて同期捕捉とパルス位置追従処理が行われる。
【００２７】
（１３）前記パルス位置追従処理部は、位相を進める進相処理を行う進相ＤＬＬ回路の積分値と、位相を遅らせる遅相処理を行う遅相ＤＬＬ回路の積分値の比較に基づいてパルス位置追従処理を行い、位相を保つ同相処理を行う同相ＤＬＬ回路の出力に基づいて復調出力を得るように構成されていることを特徴とする（１０）〜（１２）の何れか一の通信装置。
上記（１３）通信装置では、（１０）〜（１２）の通信装置において特に、パルス位置追従処理部の進相ＤＬＬ回路、同相ＤＬＬ回路、および、遅相ＤＬＬ回路の出力のうち進相ＤＬＬ回路および遅相ＤＬＬ回路の各出力の積分値の比較に基づいてパルス位置追従処理が行われ、同相ＤＬＬ回路の出力に基づいて復調出力が得られる。
【００２８】
（１４）前記同期捕捉処理部は、前記テンプレートパルスと前記受信パルスとの位相同期処理と共に周波数の整合をとる周波数調整処理を行う同期検波機能部を含んで構成されていることを特徴とする（１０）〜（１３）の何れか一の通信装置。
上記（１４）通信装置では、（１０）〜（１３）の通信装置において特に、同期捕捉処理部の同期検波機能部においてテンプレートパルスと前記入力パルスとの位相同期処理と共に周波数の整合をとる周波数調整処理が行われ、精度の高い検波処理結果が得られる。
【００２９】
（１５）前記同期捕捉が確立したときに取得されるパルス位置情報を記憶する記憶機能部を更に有することを特徴とする（９）〜（１４）の何れか一の通信装置。
上記（１５）通信装置では、（９）〜（１４）の通信装置において特に、同期捕捉が確立したときに取得されるパルス位置情報が記憶機能部に保持されるため、該記憶機能部に保持されたパルス位置情報によるタイミングに同期するようにテンプレートパルス発生回路にクロックパルスを供給し、このようにして位相が適切に調整されたテンプレートパルスを用いて受信パルスに対する検波処理が行われ得る。
【００３０】
（１６）前記システムコントローラは、前記記憶機能部に記憶されたパルス位置情報に合わせて前記テンプレートパルス発生回路を前記断続出力モードで動作させるのに用いるクロックパルスを前記テンプレートパルス発生回路に供給するように構成されていることを特徴とする（１５）の通信装置。
上記（１６）の通信装置では、（１５）の通信装置において特に、システムコントローラは、記憶機能部に保持されたパルス位置情報によるタイミングに同期するようにテンプレートパルス発生回路にクロックパルスを供給する。従って、位相が適切に調整されたテンプレートパルスを用いて受信パルスに対する検波処理が行われ得る。
【００３１】
（１７）作動用電源の供給を制御する電源制御部を備え、
前記システムコントローラは、前記電源制御部に対し、前記受信パルスの未到来期間では給電を部分的に停止するように制御を行うことを特徴とする（９）〜（１６）の何れか一の通信装置。
上記（１７）の通信装置では、（９）〜（１６）の何れか一の通信装置において特に、受信パルスの未到来期間において当該通信装置の作動用電源の供給を部分的に停止することによって、不要な待機電力の消費を極小化することができる。
【００３２】
（１８）パルス通信における同期捕捉を行う期間は受信パルスの検波に用いるテンプレートパルスを連続的に発生させる連続出力モードを選択し、前記同期捕捉が確立して以降の期間は前記テンプレートパルスを断続的に発生させる断続出力モードに切換えることを特徴とする通信方法。
上記（１８）の通信方法では、パルス通信の開始当初における同期捕捉モード時には継続的なテンプレートパルスを用いて速やかに同期捕捉を確立し、その後、断続的にテンプレートパルスを出力するようにして、全体的な消費電力の大幅な削減を図ることが可能になる。
【発明を実施するための最良の形態】
【００３３】
以下、本発明の実施の形態を図面を参照して説明する。尚、以下に参照する図においては、便宜上、説明の主題となる要部は適宜誇張し、要部以外については適宜簡略化し乃至省略されている。
図１は、本発明の通信方法に適用する本発明の実施の形態としてのパルス発生回路の特徴的作用を表す出力信号（テンプレートパルス）の波形図である。本発明では、図示のように、パルス通信の開始当初においてパルス位置探索動作を行う同期捕捉モード時にはパルス発生回路の連続出力モードによって継続的なテンプレートパルスを用いて速やかに同期捕捉を確立する。
同期捕捉が略確立して以降、パルス位置追従動作（精密なパルス位置調整）を行う同期追従モードに移行して、パルス発生回路の断続出力モードによって断続的にテンプレートパルスを出力するようにして、全体的な消費電力の大幅な削減を図ることが可能になる。
【００３４】
図２は、図１に示されたテンプレートパルスを発生する本発明の一つの実施の形態としてのパルス発生回路を表す図である。
図２（ａ）は、本発明の一つの実施の形態としてのパルス発生回路の概要を表すブロック図であり、図２（ｂ）は図２（ａ）のブロック図のより詳細な構成例を表す回路図である。
図２（ａ）に表されたように、本発明の一つの実施の形態としてのパルス発生回路は、パルスを、連続的に出力する連続パルス発生回路２１０と断続的に出力する断続パルス発生回路２２０とが設けられ、これらの何れかの出力が、供給された制御信号ＣＴＬに応じて切換え動作を行う出力モード切換え回路２３０によって切換えられてテンプレートパルスＰ0として出力される。
【００３５】
このため、極めて簡単な構成の出力モード切換え回路２３０によって、テンプレートパルスの連続出力モードと断続出力モードとが切換えられる。
尚、連続パルス発生回路２１０は、例えば、リング発振回路によって構成される自走式の回路であり、断続パルス発生回路２２０には、外部からクロックパルスＣＴＬが供給されて作動する回路であるが、詳細については次の図２（ｂ）を参照して説明する。
【００３６】
図２（ｂ）において、連続パルス発生回路２１０は、インバータ２１１、２１２、および、２１３の３段の縦続接続を有し、最終段のインバータ２１３の出力が初段のインバータ２１１の入力に供給されるようにしてリング発振回路が構成されている。
この連続パルス発生回路２１０のパルス出力端２１１０には、図１に連続出力モード（この回路を適用した通信装置の動作においては同期捕捉モード）として示すような連続的なテンプレートパルスＰ0が生成される。
【００３７】
また、断続パルス発生回路２２０は、インバータ２２１〜２２９の９段の縦続接続で構成された多段インバータ回路部２２１０と、この多段インバータ回路部２２１０の各段のインバータの出力によって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側Ｖ１または負極側Ｖ２に順次選択的に接続することによって各段のインバータのうちの初段のインバータの入力端に供給されるクロックパルスＣＬＫよりも周波数の高いパルス信号であるテンプレートパルスＰ0を得るパルス発生論理回路部２２２０と、を含んで構成される。
【００３８】
パルス発生論理回路部２２２０は、スイッチング素子としてのＰチャネルＭＯＳトランジスタ２３０、２３１、２３４、２３５、２３８、２３９、２４２、２４３、２４６、および、ＮチャネルＭＯＳトランジスタ２３２、２３３、２３６、２３７、２４０、２４１、２４４、２４５が図示のように接続され、更に、図示のように正極側電源Ｖ１および負極側電源Ｖ２が接続されている。
多段インバータ回路部２２１０の初段のインバータ２２１の入力端に供給されたパルスＤ0は、インバータの一段毎に時間ｔｄずつ遅れてかつロジックが反転されながら順次のインバータを伝播し各段から遅延信号が出力される。
【００３９】
即ち、初段のインバータ２２１の入力端に印加される信号ＣＬＫ（クロックパルスＤ0）を正論理とし、多段インバータ回路部２２１０のｉ段目には：
ｋを整数とし、信号の否定論理を信号名にＸを前置して表記すると、
ｉ＝２ｋ−１のとき ＸＤ2k-1
ｉ＝２ｋのとき Ｄ2k
が出力される。
【００４０】
ＮチャネルＭＯＳトランジスタ２３３および２３２はそれぞれ初段のインバータ２２１の出力ＸＤ1と２段目のインバータの出力Ｄ2が高いときに導通してパルス出力端２２３０を正極側の電源の電位レベルＶ１に接続する。
次に、ＰチャネルＭＯＳトランジスタ２３０および２３１はそれぞれ２段目のインバータの出力Ｄ2と３段目のインバータの出力ＸＤ3が低い（すなわちＤ2の否定論理とＤ3の両方が高い）ときに導通してパルス出力端子２２３０を負極側の電源の電位レベルＶ２に接続する。
【００４１】
同様にＮチャネルＭＯＳトランジスタ２３６、２３７、２４０、２４１、２４４および２４５はそれぞれ２ｋ−１段目のインバータの出力ＸＤ2k-1と２ｋ段目のインバータの出力Ｄ2kが高いとき、すなわちＸＤ2k-1とＤ2kの論理積が真のときに導通してパルス出力端２２３０を正極側の電源の電位レベルＶ１に接続する。
次に、ＰチャネルＭＯＳトランジスタ２３４、２３５、２３８、２３９、２４２および２４３はそれぞれ２ｋ段目のインバータの出力Ｄ2kと２ｋ＋１段目のインバータの出力ＸＤ2k+1が低いとき、すなわちＤ2kの否定論理であるＸＤ2kとＸＤ2k+1の否定論理であるＤ2k+1の論理積が真のとき、に導通してパルス出力端２２３０を負極側の電源の電位レベルＶ２に接続する。
【００４２】
以上のような動作によってパルス発生論理回路部２２２０のパルス出力端２２３０に図１に断続出力モード（この回路を適用した通信装置の動作においては同期追従モード）として示すような断続的なテンプレートパルスＰ0を生成することができる。
上述の連続パルス発生回路２１０のパルス出力端２１１０に現れる連続的なテンプレートパルスまたはパルス発生論理回路部２２２０のパルス出力端２２３０に現れる断続的なテンプレートパルスが、制御信号ＣＴＬに応動する出力モード切換え回路２３０によって切換えられて、連続出力モードまたは断続出力モードでのテンプレートパルスＰ0として出力される。
【００４３】
図３は、図１に示されたテンプレートパルスを発生する本発明の他の実施の形態としてのパルス発生回路を表す図である。
図３（ａ）は、本発明の一つの実施の形態としてのパルス発生回路の概要を表すブロック図であり、図３（ｂ）は図３（ａ）のブロック図のより詳細な構成例を表す回路図であり、図３（ｃ）は図３（ｂ）の回路各部の信号のタイミングチャートである。
【００４４】
図３（ａ）のテンプレートパルス発生回路は、自己のモード制御信号入力端３０１に供給された発振モード切換信号としての制御信号ＣＴＬに応じて連続的または断続的にテンプレートパルスＰ0を生成するモード可変発振回路３００を備え、出力モード切換え回路３０２が発振モード切換信号ＣＴＬをモード可変発振回路３００のモード制御信号入力端３０１に供給するように構成されている。
【００４５】
モード可変発振回路３００の詳細は、図３（ｂ）に示される通り、インバータ３２１、３２２、および、一方の入力端に正の電圧が印加されているときにインバータとして機能するＮＡＮＤ回路３２３、ならびに、９段のインバータ（乃至インバータとしての機能部）３２４〜３２９の縦続接続で構成された多段インバータ回路部３２１０と、この多段インバータ回路部３２１０の各段のインバータの出力によって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側Ｖ１または負極側Ｖ２に順次選択的に接続することによって各段のインバータのうちの初段のインバータの入力端に供給されるクロックパルスＣＬＫよりも周波数の高いパルス信号であるテンプレートパルスを得るパルス発生論理回路部３２２０と、を含んで構成される。
【００４６】
パルス発生論理回路部３２２０は、スイッチング素子としてのＰチャネルＭＯＳトランジスタ３３０、３３１、３３４、３３５、３３８、３３９、３４２、３４３、３４６、および、ＮチャネルＭＯＳトランジスタ３３２、３３３、３３６、３３７、３４０、３４１、３４４、３４５が図示のように接続され、更に、図示のように正極側電源Ｖ１および負極側電源Ｖ２が接続されている。
【００４７】
このパルス発生論理回路部３２２０自体は、図２（ｂ）を参照して説明したパルス発生論理回路部２２２０と全く同様の構成を有し、多段インバータ回路部３２１０の各段のインバータからの出力が供給されて、図２（ｂ）のものと同様に断続的なテンプレートパルスＰ0を生成する。
一方、多段インバータ回路部３２１０は、一方の入力端に正の電圧が印加されているときにインバータとして機能するＮＡＮＤ回路３２３、その後段に続くインバータ３２４および３２５、ならびに、インバータ３２５の出力をＮＡＮＤ回路３２３の他方の入力端に帰還させる閉ループを結ぶように帰還ループ回路３５１が設けられて実質的にインバータ3段のリング発振回路３５０が構成されている。
帰還ループ回路３５１には、発振モード切換信号としての制御信号ＣＴＬに応動して帰還ループ回路３５１の断続を切換える切換え回路３５２が介挿されている。
【００４８】
図３（ｂ）の回路各部の信号のタイミングチャートである図３（ｃ）を適宜参照して図３（ｂ）のテンプレートパルス発生回路の動作を以下に説明する。
上述のように実質的にインバータ3段のリング発振回路３５０は、発振モード切換信号ＣＴＬに応動して切換え回路３５２が接点ｂ側に接続され帰還ループ回路３５１が閉じられているときに、クロックパルスＣＬＫをハイレベルに固定するためＤ2点のＮＡＮＤ回路３２３の入力端はハイレベルに保持され、ＮＡＮＤ回路３２３はインバータとして機能し、リング発振回路３５０は発振動作を行う。
【００４９】
リング発振回路３５０の出力波形の周期は、各段のインバータの遅延をＴｄとすると、６×Ｔｄとなる。リング発振回路３５０は、上述のように実質的に９段のインバータの縦続接続で構成される多段インバータ回路部３２１０の途中にＮＡＮＤ回路３２３およびその後段に続くインバータ３２４および３２５が帰還ループ回路３５１によって構成され、帰還ループ回路３５１が閉じられると、リング発振回路として機能する。
【００５０】
このため、リング発振回路３５０は３サイクルのパルス波形を出力して停止する。しかし丁度３発目のパルスで次のインバータの出力が帰還ループ回路３５１を通して帰還されるため、パルス波形は途切れることなく次のパルスを出力してこれを繰り返す。
即ち、切換え回路３５２が接点ｂ側に接続され帰還ループ回路３５１が閉じ、且つ、クロックパルスＣＬＫをハイレベルに固定すると、モード可変発振回路３００は連続出力モードで作動する。
【００５１】
一方、発振モード切換信号ＣＴＬに応じて切換え回路３５２が接点ａ側に接続されるとＮＡＮＤ回路３２３の一方の入力端がハイレベルに固定され、この場合もＮＡＮＤ回路３２３はインバータとして機能する。これによってクロックパルスＣＬＫの立ち上がりエッジのタイミングでパルスが出力される。
図３（ｂ）のテンプレートパルス発生回路は図３（ａ）の回路に比べて、連続発振と断続的なパルス発振とで同じインバータを使うため、各インバータの回路素子の特性のバラツキに起因する、連続出力モードでの発振と断続出力モードでの発振との双方間での位相ジッタの差や周波数偏差を低減できるという利点がある。
【００５２】
図４は、図１に示されたテンプレートパルスを発生する本発明の更に他の実施の形態としてのパルス発生回路を表す図である。
図４のパルス発生回路４００が既述のものと相違する点は、一対の差動出力として位相が相互に反転したテンプレートパルスが出力されるように構成されている点である。
即ち、クロックパルスＣＬＫを受ける初段の回路として差動信号形成回路４０１が設けられ、この差動信号形成回路４０１の非反転出力端にＮＡＮＤ回路４０２の図中上側の入力端子が接続され、一方、反転出力端にはＮＯＲ回路４０３の図中上側の入力端子が接続されている。これらＮＡＮＤ回路４０２およびＮＯＲ回路４０３は、既述の例と同様に、クロックパルスＣＬＫをハイレベルに固定したときに、何れもインバータとして機能する。
【００５３】
ＮＡＮＤ回路４０２およびＮＯＲ回路４０３の出力側には、これらＮＡＮＤ回路４０２およびＮＯＲ回路３０３の各出力を一方および他方の入力とする差動インバータ４０４が、設けられ、差動インバータ４０４の出力側には、この差動インバータ４０４の一対の出力を入力とする差動インバータ４０５が縦続接続され、これ以降同様に、差動インバータ４０６、４０７、４０８、４０９、４１０、４１１が上述の順に縦続接続されている。
【００５４】
これら差動インバータの縦続接続のうち、差動インバータ４０６の他方の出力が帰還ループ４５１を通してＮＡＮＤ回路４０２の他方の入力端に帰還されるようにして閉ループが結ばれ、ＮＡＮＤ回路４０２、差動インバータ４０４、４０５、４０６の縦続接続によるリング発振回路４６１が構成されている。帰還ループ４５１には帰還ループ４５１の断続を切換える切換え回路４５２が介挿されている。
【００５５】
また、差動インバータ４０６の一方の出力が帰還ループ４５３を通してＮＯＲ回路４０３の他方の入力端に帰還されるようにして閉ループが結ばれ、ＮＯＲ回路４０３、差動インバータ４０４、４０５、４０６の縦続接続によるリング発振回路４６２が構成されている。帰還ループ４５２には帰還ループ４５２の断続を切換える切換え回路４５４が介挿されている。
【００５６】
初段の差動インバータとして機能するＮＡＮＤ回路４０２およびＮＯＲ回路４０３を含む差動インバータの縦続接続の各段のインバータの出力は、該出力によって該当するスイッチング素子を駆動して差動出力パルスの一方の系統からテンプレートパルスＰ01を得るための第１のパルス発生論理回路部４２２１、および、差動出力パルスの他方の系統からテンプレートパルスＰ02を得るための第２のパルス発生論理回路部４２２２に供給され、これら第１のパルス発生論理回路部４２２１および第２のパルス発生論理回路部４２２２はそれぞれ、図３を参照して説明したところと略同様に機能する。
即ち、連続的にテンプレートパルスを出力する連続出力モード時は、２つの切換え回路４５２および４５３をｂ側にしてＣＬＫをハイレベルに固定することでＮＡＮＤ回路４０２およびＮＯＲ回路４０３はそれぞれインバータとして機能し、波形周期８＊Ｔｄのリング発振器が構成される。
【００５７】
第１のパルス発生論理回路部４２２１、および、第２のパルス発生論理回路部４２２２からは４サイクルの変調波形を有する出力するので、結果として途切れのない連続出力モードでのテンプレートパルスＰ01およびＰ02を発生し続ける。
他方、２つの切換え回路４５２および４５３をａ側に接続することにより、第１のパルス発生論理回路部４２２１、および、第２のパルス発生論理回路部４２２２からはクロックパルスＣＬＫの立ち上がりエッジのタイミングで断続出力モードの各テンプレートパルスＰ01およびＰ02を出力する。
【００５８】
図５は、本発明の更に他の実施の形態としてのパルス発生回路５００を表す図である。差動インバータ５０１と差動インバータ５０２が縦続接続され、後段の差動インバータ５０２の他方の出力を前段の差動インバータ５０１の一方の入力端に帰還させる帰還ループ５５１および差動インバータ５０２の一方の出力を前段の差動インバータ５０１の他方の入力端に帰還させる帰還ループ５５２が設けられて、各リング発振回路５６１およびリング発振回路５６２が構成されている。
【００５９】
差動インバータ５０１および差動インバータ５０２の各出力によって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に順次選択的に接続することによって出力端にテンプレートパルスを得る第１のパルス発生論理回路部５２２１と第２のパルス発生論理回路部５２２２とが設けられている。
【００６０】
リング発振回路５６１およびリング発振回路５６２の各出力がカウンタ５１０に供給されて計数されるように構成され、且つ、リング発振回路５６１およびリング発振回路５６２の発振動作およびカウンタ５１０の計数動作は、制御信号ＣＴＬに応動してクロックパルスＣＬＫの供給の態様とカウンタ５１０の計数に応じた出力モード切換え動作を行う出力モード切換え回路５２０から制御される。
【００６１】
即ち、出力モード切換え回路５２０は、制御信号ＣＴＬによって連続出力モードが設定されているときには、カウンタ５１０の計数状態に依拠することなくリング発振回路５６１およびリング発振回路５６２に連続的に発振動作を行わせる。この連続的な発振動作に応じて第１のパルス発生論理回路部５２２１および第２のパルス発生論理回路部５２２２から連続出力モードでのテンプレートパルスＰ01およびＰ02が得られる。
【００６２】
制御信号ＣＴＬによって断続出力モードが設定されているときには、クロックパルスＣＬＫの立ち上がりエッジが入力されるまでの間カウンタ５１０をリセット状態に保ち、リング発振回路５６１およびリング発振回路５６２も停止させる。
クロックパルスＣＬＫの立ち上がりエッジが入力されると、カウンタ５１０のリセットを解除し同時にリング発振回路５６１およびリング発振回路５６２を動作させる。
【００６３】
カウンタ５１０は、リング発振回路５６１およびリング発振回路５６２の出力パルスを所定の数だけ計数すると、出力モード切換え回路５２０にその結果を通知し、該通知を受けた出力モード切換え回路５２０はリング発振回路５６１およびリング発振回路５６２を停止させカウンタ５１０をリセットする。
上述のようなカウンタ５１０によるリング発振回路５６１およびリング発振回路５６２の出力パルスの計数とリセットとの繰り返しによって、第１のパルス発生論理回路部５２２１および第２のパルス発生論理回路部５２２２から断続出力モードの各テンプレートパルスＰ01およびＰ02が得られる。
【００６４】
この場合、カウンタ５１０による計数動作によって、断続出力モード時における間欠的なパルスの毎回の持続期間がパルスの数によって計られることによってテンプレートパルスの毎回の持続時間および位相が高精度に制御される。
更に、各差動インバータ５０１、５０２の回路素子の特性のバラツキに起因する、連続出力モードでの発振と断続出力モードでの発振との双方間での位相ジッタの差や周波数偏差を低減できる。
尚、この実施の形態では差動インバータを用いて差動パルスを発生させているが、シングルエンドの構成を採ることもできる。
【００６５】
図６は、本発明の更に他の実施の形態としてのパルス発生回路を表す図である。図６のテンプレートパルス発生回路６００の既述の図５のテンプレートパルス発生回路５００との相違点は、図５の回路が一対の差動出力としてのテンプレートパルスを得る構成であったのに対し、図６の回路ではＩ相の系統のテンプレートパルスとＱ相の系統のテンプレートパルスとを同時に得ることができるように構成されている点である。
【００６６】
縦続接続された差動インバータ６０１〜６０４のうち奇数段目（初段および３段目）の差動インバータ６０１および６０３各一方の出力端の出力パルスによって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に順次選択的に接続することによって出力端にＱ相の正極側（＋）のテンプレートパルスＰ01を得る第１のパルス発生論理回路部６２２１と、上述の差動インバータ６０１および６０３の各他方の出力端の出力パルスによって同様にスイッチング駆動され出力端にＱ相の負極側（−）のテンプレートパルスＰ02を得る第２のパルス発生論理回路部６２２２とが設けられている。
【００６７】
更に、縦続接続された差動インバータ６０１〜６０４のうち偶数段目（２段目および４段目）の差動インバータ６０２および６０４の各一方の出力端の出力パルスによって開閉が制御される複数のスイッチング素子を含み該複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に順次選択的に接続することによって出力端にＩ相の正極側（＋）のテンプレートパルスＰ03を得る第３のパルス発生論理回路部６２２３と、上述の差動インバータ６０２および６０４の各他方の出力端の出力パルスによって同様にスイッチング駆動され出力端にＩ相の負極側（−）のテンプレートパルスＰ04を得る第４のパルス発生論理回路部６２２４とが設けられている。
【００６８】
リング発振回路６６１およびリング発振回路６６２の出各力がカウンタ６１０に供給されて計数されるように構成され、且つ、リング発振回路６６１およびリング発振回路６６２の発振動作およびカウンタ６１０の計数動作は、制御信号ＣＴＬに応動してクロックパルスＣＬＫの供給の態様とカウンタ６１０の計数に応じた出力モード切換え動作を行う出力モード切換え回路６２０から制御される。
【００６９】
即ち、出力モード切換え回路６２０は、制御信号ＣＴＬによって連続出力モードが設定されているときには、カウンタ６１０の計数状態に依拠することなくリング発振回路６６１およびリング発振回路６６２は連続的に発振動作を行う。
このリング発振回路の連続的な発振動作に応じて第１のパルス発生論理回路部６２２１および第２のパルス発生論理回路部６２２２から連続出力モードでの上述のＱ相の差動パルス出力であるテンプレートパルスＰ01およびＰ02が得られると共に、第３のパルス発生論理回路部６２２３および第４のパルス発生論理回路部６２２４から連続出力モードでの上述のＩ相の差動パルス出力であるテンプレートパルスＰ03およびＰ04が得られる。
【００７０】
制御信号ＣＴＬによって断続出力モードが設定されているときには、クロックパルスＣＬＫの立ち上がりエッジが入力されるまでの間カウンタ６１０をリセット状態に保ち、リング発振回路６６１およびリング発振回路６６２も停止させる。
クロックパルスＣＬＫの立ち上がりエッジが入力されると、カウンタ６１０のリセットを解除し同時にリング発振回路６６１およびリング発振回路６６２を動作させる。
カウンタ６１０は、リング発振回路６６１およびリング発振回路６６２の出力パルスを所定の数だけ計数すると、出力モード切換え回路６２０にその結果を通知し、該通知を受けた出力モード切換え回路６２０はリング発振回路６６１およびリング発振回路６６２を停止させカウンタ６１０をリセットする。
【００７１】
上述のようなカウンタ６１０によるリング発振回路６６１およびリング発振回路６６２の出力パルスの計数とリセットとの繰り返しによって、第１のパルス発生論理回路部６２２１および第２のパルス発生論理回路部６２２２から断続出力モードでの上述のＱ相の差動パルス出力であるテンプレートパルスＰ01およびＰ02が得られると共に、第３のパルス発生論理回路部６２２３および第４のパルス発生論理回路部６２２４から断続出力モードでの上述のＩ相の差動パルス出力であるテンプレートパルスＰ03およびＰ04が得られる。
【００７２】
この場合、カウンタ６１０による計数動作によって、断続出力モード時における間欠的なパルスの毎回の持続期間がパルスの数によって計られることによってテンプレートパルスの毎回の持続時間および位相が高精度に制御される。
更に、各差動インバータ６０１〜６０４の回路素子の特性のバラツキに起因する、連続出力モードでの発振と断続出力モードでの発振との双方間での位相ジッタの差や周波数偏差を低減できる。
【００７３】
図７は、本発明の更に他の実施の形態としてのパルス発生回路を表す図である。図７のテンプレートパルス発生回路７００の既述の図６のテンプレートパルス発生回路６００との相違点は、図６におけるＩ相の系統のテンプレートパルスの一対の差動出力とＱ相の系統のテンプレートパルスの一対の差動出力とを同時に得ることができる構成に加えて、更に、周波数調整信号としての制御信号ＣＴＬ２に応じて周波数偏差を補正することが可能に構成されている点である。
【００７４】
この実施の形態では特に、差動インバータ７０１〜７０４の縦続接続回路は、各段の差動インバータ７０１〜７０４が制御信号に応じて遅延時間が調節可能な可変遅延型の差動インバータとして構成され、これら差動インバータ７０１〜７０４に対して周波数調整信号としての制御信号ＣＴＬ２がそれぞれ供給される。
従って、リング発振回路７６１およびリング発振回路７６２の発振周波数が制御信号ＣＴＬ２によって調整可能となっている。
【００７５】
図８は、本発明の実施の形態としての通信装置の構成を表す図である。既述の何れかのテンプレートパルス発生回路を備えて受信された被変調パルス信号に対する検波処理を行う受信装置（通信装置の受信機能部である場合を含む）８１０と、この受信装置８１０にパルス信号を送信する送信装置（通信装置の送信機能部である場合を含む）８５０とを含んで通信システムが構成される。
但し、図８のシステムは、受信機能部８１０と送信機能部８５０とを含んで構成される一体的な通信装置８００を表すものであると観念して支障はない。
【００７６】
送信機能部８５０は変調パルス発生回路８６０においてシステムコントローラ８７０から供給されるベースバンド信号としてのデータおよびクロックパルスＣＬＫを用いて被変調パルスを形成し、アンテナ８５１から送信する。システムコントローラ８７０にはＲＡＭ８７１が接続されて、被送信データや信号処理過程にあるデータ等の一時的な記憶に用いられ、またＲＯＭ８７２が接続されて、所定の通信プロトコルに関する情報、演算に用いるパラメータ等々が保持されている。
【００７７】
受信機能部８１０では、送信されてくるパルス信号をアンテナ８１１で受信し、該受信された信号をＢＰＦ（バンドパスフィルタ）８１２を通してＬＮＡ（ローノイズアンプ）８１３で増幅し、乗算器８２１に供給する。
乗算器８２１には図１ないし図７を参照して説明した何れかのテンプレートパルス発生回路８２０からテンプレートパルスが供給されてＬＮＡ８１３で増幅された受信パルス信号と乗算される。
【００７８】
該乗算された信号は、検波回路８２２で検波処理が施され、該検波回路８２２の出力に基づいて同期捕捉処理部８２３において同期捕捉処理が行なわれる。この結果、同期捕捉が略確立すると、検波回路８２２の出力に基づいてパルス位置追従処理部８２４によりパルス位置追従処理が行なわれる。
通信装置８００（その受信機能部８１０）における通信のための各部の動作を管理するシステムコントローラ８３０が設けられ、このシステムコントローラ８３０によって、上述の同期捕捉処理部８２３における同期捕捉処理およびパルス位置追従処理部８２４におけるパルス位置追従処理の進捗状況の監視と処理タイミングの管理が実行される。
【００７９】
即ち、システムコントローラ８３０は、受信パルスの検波に際して同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路８２０を上述の連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路８２０を上述の断続出力モードで動作させるように動作モードを切換える制御信号ＣＴＬ、および、各部の動作のタイミングを図る基礎となるクロックパルスＣＬＫをテンプレートパルス発生回路８２０に供給する。
【００８０】
このため、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
また、システムコントローラ８３０には、ＲＡＭ８３１が接続されて、復調されたデータや信号処理過程にあるデータ等の一時的な記憶に用いられ、またＲＯＭ８３２が接続されて、所定の通信プロトコルに関する情報、演算に用いるパラメータ等々が保持されている。ＲＡＭ８３１に一時記憶された復調データは、所要に応じた適宜の方法でユーザに音声或いは画像等の形で提供され得る。
【００８１】
尚、受信機能部８１０の各部の作動用電源を制御する受信回路電源制御部８３３がシステムコントローラ８３０の管理下で動作するように設けられ、システムコントローラ８３０はこの受信回路電源制御部８３３を制御し、受信パルスの未到来期間において当該通信装置８００（受信機能部８１０）の作動用電源の供給を部分的に停止させるため、不要な待機電力の極小化が図られる。
【００８２】
図９は、本発明の他の実施の形態としての通信装置の構成を表す図である。
また、図１０は、図９の通信装置の各部の信号に関するタイミングチャートである。
アンテナ９０１で受信された信号はＢＰＦ（バンドパスフィルタ）９０２を通してＬＮＡ（ローノイズアンプ）９０３で増幅され（図１０上段の「受信波形」）、Ｉ相の系統の乗算器９１０およびＱ相の系統の乗算器９２０に供給される。
乗算器９１０および９２０には、図６または図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路９３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ９０３で増幅された受信パルスと各乗算される。
【００８３】
Ｉ相の系統の乗算器（Ｉ相パルス乗算器）９１０およびＱ相の系統の乗算器（Ｑ相パルス乗算器）９２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別に包絡線検出処理するＩ相包絡線検出処理回路としての自乗回路９１１およびＱ相包絡線検出処理回路としての自乗回路９２１に供給されて自乗演算に付され、それらのパルスの包絡線に相応する値が求められ、次いで、該求められた双方の値が包絡線信号加算回路９４０で加算合成され、その結果として合成包絡線信号（図１０下段の「Ｉ2＋Ｑ2波形」）が得られる。
この合成包絡線信号に基づいて、同期捕捉処理部９４１で同期捕捉を行ない、次いで、パルス位置追従処理部９４２でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
【００８４】
この場合、システムコントローラ９５０からの制御信号ＣＴＬおよびクロックパルスＣＬＫによって、同期捕捉処理部９４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路９３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路９３０を断続出力モードで動作させるように動作モードが切換えられる（図１０中段の「テンプレートパルス波形」）。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【００８５】
図１１は、本発明の更に他の実施の形態としての通信装置の構成を表す図である。
図１１の実施の形態が図９の実施の形態と異なる点は、図９の実施の形態においてはＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別に包絡線検出処理を行う手段として、Ｉ相包絡線検出処理には自乗回路９１１を適用し、Ｑ相包絡線検出処理には自乗回路９２１を適用して各別に自乗演算に付していたところ、この図１１の実施の形態では、包絡線検出処理を行う手段としてＩ相包絡線検出処理およびＱ相包絡線検出処理に整流回路１１１１および１１２１を適用している点である。
【００８６】
アンテナ１１０１で受信された信号はＢＰＦ１１０２を通してＬＮＡ１１０３で増幅され、Ｉ相の系統の乗算器１１１０およびＱ相の系統の乗算器１１２０に供給される。
乗算器１１１０および１１２０には、図６または図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路１１３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ１１０３で増幅された受信パルスと各乗算される。
【００８７】
Ｉ相の系統の乗算器１１１０およびＱ相の系統の乗算器１１２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別に包絡線検出処理するＩ相包絡線検出処理回路としての整流回路１１１１およびＱ相包絡線検出処理回路としての整流回路１１２１に供給されて整流され（半波整流のように図示されるものであっても全波整流であってもよい）、それらのパルスの包絡線に相応する値が求められ、次いで、該求められた双方の値が包絡線信号加算回路１１４０で加算合成され、その結果として合成包絡線信号が得られる。
【００８８】
この合成包絡線信号に基づいて、同期捕捉処理部１１４１で同期捕捉を行ない、次いで、パルス位置追従処理部１１４２でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
この場合、システムコントローラ１１５０からの制御信号ＣＴＬおよびクロックパルスＣＬＫによって、同期捕捉処理部１１４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路１１３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路１１３０を断続出力モードで動作させるように動作モードが切換えられる。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【００８９】
図１２は、図９の通信装置と同様の通信装置についてそのパルス位置追従処理部の具体的構成例を伴って表した図である。
図１２においては、各部の参照符号を改めて割り当てると共に、同期捕捉処理部とパルス位置追従処理部とのレイアウトについてそれらの上下の配置を逆転して表記してある。
アンテナ１２０１で受信された信号はＢＰＦ１２０２を通してＬＮＡ１２０３で増幅され、Ｉ相の系統の乗算器１２１０およびＱ相の系統の乗算器１２２０に供給される。
乗算器１２１０および１２２０には、図６または図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路１２３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ１２０３で増幅された受信パルスと各乗算される。
【００９０】
Ｉ相の系統の乗算器１２１０およびＱ相の系統の乗算器１２２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別に包絡線検出処理するＩ相包絡線検出処理回路としての自乗回路１２１１およびＱ相包絡線検出処理回路としての自乗回路１２２１に供給されて自乗演算に付され、それらのパルスの包絡線に相応する値が求められ、次いで、該求められた双方の値が包絡線信号加算回路１２４０で加算合成され、その結果として合成包絡線信号が得られる。
【００９１】
この合成包絡線信号に基づいて、同期捕捉処理部１２４１で同期捕捉を行ない、次いで、一点鎖線にて図示のパルス位置追従処理部１２４２でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
上述の構成において、パルス位置追従処理部１２４２は、入力信号を積分する積分処理部１０と、積分処理部１０の出力をサンプリングホールド処理するサンプリングホールド処理部２０と、積分処理部１０における積分時間をシステムコントローラ１２５０からの制御信号によって制御する積分時間制御部３０とサンプリングホールド処理部２０の複数系統の出力を加算合成してその出力をシステムコントローラ１２５０に供給する加算回路４０とを含んでＤＬＬ（遅延ロックループ）として構成されている。
【００９２】
即ち、パルス位置追従処理部１２４２は、入力の位相を進める進相処理（Ｅａｒｌｙ）と位相を保つ同相処理（Ｃｕｒｒｅｎｔ）と位相を遅らせる遅相処理（Ｌａｔｅ）との各処理を各別に行うＤＬＬ回路である進相ＤＬＬ回路（積分器１１＋サンプリングホールド回路２１）、同相ＤＬＬ回路（積分器１２＋サンプリングホールド回路２２）、および、遅相ＤＬＬ回路（積分器１３＋サンプリングホールド回路２３）を備え、進相ＤＬＬ回路および遅相ＤＬＬ回路の各積分値の比較である加算回路４０の出力に基づいてパルス位置追従処理を行い、同相ＤＬＬ回路（積分器１２＋サンプリングホールド回路２２）の出力に基づいて復調出力を得るように構成されている。
【００９３】
この場合、システムコントローラ１２５０からの制御信号ＣＴＬおよびクロックパルスＣＬＫによって、同期捕捉処理部１２４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路１２３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路１２３０を断続出力モードで動作させるように動作モードが切換えられる。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【００９４】
図１３は、本発明の更に他の実施の形態としての通信装置の構成を表す図である。
また、図１４は、図１３の通信装置の各部の信号に関するタイミングチャートである。
図１３の実施の形態が図９（この詳細は図１２）および図１１等の実施の形態と異なる点は、図９および図１１の実施の形態においてはＩ相乗算出力パルスおよびＱ相乗算出力パルスに対して包絡線検出処理を行っていたところ、この図１３の実施の形態では、同期検波を行っている点である。
アンテナ１３０１で受信された信号はＢＰＦ１３０２を通してＬＮＡ１３０３で増幅され（図１４「受信波形」）、Ｉ相の系統の乗算器１３１０およびＱ相の系統の乗算器１３２０に供給される。
【００９５】
乗算器１３１０および１３２０には、図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路１３３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ１３０３で増幅された受信パルスと各乗算される。
Ｉ相の系統の乗算器１３１０およびＱ相の系統の乗算器１３２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別にＬＰＦ（ローパスフィルタ）１３１１およびＬＰＦ１３１２を通して高周波成分を除去した上、各対応する整流回路１３１３および整流回路１３１４を通して（図１４「Ｉ相整流検波波形」「Ｑ相整流検波波形」）、同期捕捉処理および周波数偏差検出部１３４１に供給される。
【００９６】
同期捕捉処理および周波数偏差検出部１３４１は既述のような同期捕捉処理に加えて、入力パルスとテンプレートパルスとの周波数偏差を検出し、その検出結果をシステムコントローラ１３５０に供給する。
システムコントローラ１３５０はこの周波数偏差に基づいて図７を参照して既述の周波数調整信号としての制御信号ＣＴＬ２を生成し、この制御信号ＣＴＬ２に応じてテンプレートパルス発生回路１３３０から出力されるテンプレートパルスに関する周波数偏差が補正される。
【００９７】
同期捕捉処理および周波数偏差検出部１３４１で同期捕捉を行ない、次いで、パルス位置追従処理部１３４２でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
この場合、システムコントローラ１３５０からの制御信号ＣＴＬ１によって、同期捕捉処理および周波数偏差検出部１３４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路１３３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路１３３０を断続出力モードで動作させるように動作モードが切換えられる。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため（図１４「テンプレートパルス波形」）、消費電力が低減される。
【００９８】
図１５は、本発明の更に他の実施の形態としての通信装置の構成を表す図である。
図１５の実施の形態が図１３の実施の形態と異なる点は、図１３の実施の形態においては同期捕捉処理および周波数偏差検出部１３４１を作動させて同期検波を行っていたところ、この図１５の実施の形態では、コスタスループ１５４２（乗算器１５０＋ＬＰＦ１５１）を利用して同期検波を行っている点である。
【００９９】
アンテナ１５０１で受信された信号はＢＰＦ１５０２を通してＬＮＡ１５０３で増幅され、Ｉ相の系統の乗算器１５１０およびＱ相の系統の乗算器１５２０に供給される。
乗算器１５１０および１５２０には、図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路１５３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ１５０３で増幅された受信パルスと各乗算される。
【０１００】
Ｉ相の系統の乗算器１５１０およびＱ相の系統の乗算器１５２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別にＬＰＦ（ローパスフィルタ）１５１１およびＬＰＦ１５１２を通して高周波成分を除去した上、同期捕捉処理部１５４１およびコスタスループ１５４２に供給される。
【０１０１】
コスタスループ１５４２はＬＰＦ１５１１およびＬＰＦ１５１２の両出力を乗算する乗算器１５０と、この乗算器１５０の出力から高周波成分を除去するＬＰＦ１５１とを含んで構成されており、同期捕捉処理部１５４１によって同期捕捉が略確立した状態に到った際に、入力パルスとテンプレートパルスとの周波数偏差を検出し、その検出結果に基づいて周波数調整信号としての制御信号ＣＴＬ２を生成し、この制御信号ＣＴＬ２に応じてテンプレートパルス発生回路１５３０が出力するテンプレートパルスの周波数偏差が補正される。
【０１０２】
また、コスタスループ１５４２を通して得られた復調データがシステムコントローラ１５５０に供給され、システムコントローラ１５５０に接続されたＲＡＭ１５５１に復調データが格納される。
この場合、システムコントローラ１５５０からの制御信号ＣＴＬ１によって、同期捕捉処理部１５４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路１５３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路１５３０を断続出力モードで動作させるように動作モードが切換えられる。
従って、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【０１０３】
図１６は、本発明の更に他の実施の形態としての通信装置の構成を表す図である。
図１６の実施の形態が図９（この詳細は図１２）および図１１等の実施の形態と異なる点は、図９および図１１の実施の形態においてはＩ相乗算出力パルスおよびＱ相乗算出力パルスに対して包絡線検出処理を行っていたところ、この図１６の実施の形態では、同期検波を行っている点である。
【０１０４】
アンテナ１６０１で受信された信号はＢＰＦ１６０２を通してＬＮＡ（ローノイズアンプ）１６０３で増幅され、Ｉ相の系統の乗算器１６１０およびＱ相の系統の乗算器１６２０に供給される。
乗算器１６１０および１６２０には、図７を参照して説明したようなＩ相およびＱ相の二相のテンプレートパルスを出力するテンプレートパルス発生回路１６３０からのＩ相およびＱ相の各テンプレートパルスがそれぞれ供給されて、ＬＮＡ１６０３で増幅された受信パルスと各乗算される。
【０１０５】
Ｉ相の系統の乗算器１６１０およびＱ相の系統の乗算器１６２０で上述のように各乗算された結果としてのＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらＩ相乗算出力パルスおよびＱ相乗算出力パルスを各別に包絡線検出処理するＩ相包絡線検出処理回路としての自乗回路１６１１およびＱ相包絡線検出処理回路としての自乗回路１６２１に供給されて自乗演算に付され、それらのパルスの包絡線に相応する値が求められ、次いで、該求められた双方の値が包絡線信号加算回路１６４０で加算合成され、その結果として合成包絡線信号（即ち、Ｉ2＋Ｑ2）が得られる。
【０１０６】
また一方、Ｉ相の系統の乗算器１６１０およびＱ相の系統の乗算器１６２０の各出力であるＩ相乗算出力パルスおよびＱ相乗算出力パルスは、これらに各対応するＬＰＦ（ローパスフィルタ）１６１２およびＬＰＦ１６２２を通して高周波成分を除去した上、パルス位置追従処理部１６４２に供給される。
上述の合成包絡線信号に基づいて、同期捕捉処理部１６４１で同期捕捉を行ない、次いで、Ｉ相乗算出力パルスおよびＱ相乗算出力パルスに基づいてパルス位置追従処理部１６４２でパルス位置追従処理を行って受信パルス信号に関する検波出力であるベースバンドの信号（データ）を得る。
【０１０７】
この場合、システムコントローラ１６５０からの制御信号ＣＴＬ１およびクロックパルスＣＬＫによって、同期捕捉処理部１６４１が同期捕捉を行う同期捕捉モード時にはテンプレートパルス発生回路１６３０を連続出力モードで動作させ、同期捕捉が略確立したときにはテンプレートパルス発生回路１６３０を断続出力モードで動作させるように動作モードが切換えられる。
【０１０８】
また、パルス位置追従処理部１６４２の出力に基づいてシステムコントローラ１６５０から発せられる制御信号ＣＴＬ２に基づいて、テンプレートパルス発生回路１６３０におけるテンプレートパルスの周波数が調整される。
この実施の形態では、上述のように、パルス通信の開始当初にテンプレートパルスを連続的に発生させて短時間で同期捕捉を確立させることができ、これ以降はテンプレートパルス発生回路が断続出力モードに切換えられるため、消費電力が低減される。
【０１０９】
以上に説明した本発明の技術思想は、パルス通信における同期捕捉を行う期間では受信パルスの検波に用いるテンプレートパルスを連続的に発生させる連続出力モードを選択し、略同期捕捉が確立して以降の期間ではテンプレートパルスを断続的に発生させる断続出力モードに切換えることを特徴とする通信方法であると要約することができる。
この通信方法では、パルス通信の開始当初における同期捕捉モード時には継続的なテンプレートパルスを用いて速やかに同期捕捉を確立し、その後、断続的にテンプレートパルスを出力するようにして、全体的な消費電力の大幅な削減を図ることが可能になる。
【図面の簡単な説明】
【０１１０】
【図１】本発明の通信方法に適用する本発明の実施の形態としてのパルス発生回路の出力信号の波形図である。
【図２】本発明の一つの実施の形態としてのパルス発生回路を表す図である。
【図３】本発明の他の実施の形態としてのパルス発生回路を表す図である。
【図４】本発明の更に他の実施の形態としてのパルス発生回路を表す図である。
【図５】本発明の更に他の実施の形態としてのパルス発生回路を表す図である。
【図６】本発明の更に他の実施の形態としてのパルス発生回路を表す図である。
【図７】本発明の更に他の実施の形態としてのパルス発生回路を表す図である。
【図８】本発明の実施の形態としての通信装置の構成を表す図である。
【図９】本発明の他の実施の形態としての通信装置の構成を表す図である。
【図１０】図９の通信装置の各部の信号に関するタイミングチャートである。
【図１１】本発明の更に他の実施の形態としての通信装置の構成を表す図である。
【図１２】図９の通信装置の詳細な構成例を示す図である。
【図１３】本発明の更に他の実施の形態としての通信装置の構成を表す図である。
【図１４】図１３の通信装置の各部の信号に関するタイミングチャートである。
【図１５】本発明の更に他の実施の形態としての通信装置の構成を表す図である。
【図１６】本発明の更に他の実施の形態としての通信装置の構成を表す図である。
【符号の説明】
【０１１１】
２００、４００、５００、６００、７００…テンプレートパルス発生回路 ２１０…連続パルス発生回 ２２０…断続パルス発生回路 ２３０、５２０、６２０、７２０…出力モード切換え回路 ３００…モード可変発振回路 ３５２、４５２、４５３…切換え回路 ８２０、９３０、１１３０、１２３０、１３３０、１５３０、１６３０…テンプレートパルス発生回路 ８３０、９５０、１１５０、１２５０、１３５０、１５５０、１６５０…システムコントローラ ８２３、９４１、１１４１、１２４１、１５４１、１６４１…同期捕捉処理部 ８２４、９４２、１１４１、１２４２、１６４２…パルス位置追従処理部 ８３３、９５３、１１５３、１２５３、１３５３、１５５３、１６５３…受信回路電源制御部
【特許請求の範囲】
【請求項１】
パルス通信における受信パルスの検波に用いるテンプレートパルスを生成するテンプレートパルス発生回路であって、
供給された制御信号に応じて連続的に前記テンプレートパルスを出力する連続出力モードと、断続的に前記テンプレートパルスを出力する断続出力モードとの何れかの出力モードによって前記テンプレートパルスを発生させるように出力モードを切換える出力モード切換え回路
を備えていることを特徴とするテンプレートパルス発生回路。
【請求項２】
前記テンプレートパルスを連続的に発生させる連続パルス発生回路と、
前記テンプレートパルスを断続的に発生させる断続パルス発生回路と、を備え、
前記出力モード切換え回路は前記連続パルス発生回路および前記断続パルス発生回路の何れか一方のパルス発生回路の出力を選択することによって前記出力モードを切換える
ことを特徴とする請求項１に記載のテンプレートパルス発生回路。
【請求項３】
モード制御信号入力端に供給された発振モード切換信号に応じて連続的または断続的に前記テンプレートパルスを発生させるモード可変パルス発生回路を備え、
前記出力モード切換え回路は前記発振モード切換信号を前記モード可変パルス発生回路の前記モード制御信号入力端に供給すること
を特徴とする請求項１に記載のテンプレートパルス発生回路。
【請求項４】
前記モード可変パルス発生回路は、複数のインバータの縦続接続を含んで構成される多段インバータ回路部と、前記多段インバータ回路部の前記インバータの出力によって開閉が制御される複数のスイッチング素子を含み、前記複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に接続することによって前記インバータのうちの初段のインバータの入力端に供給されるクロックパルス信号よりも周波数の高い断続的なパルス信号である前記テンプレートパルスを生成し得るパルス発生論理回路部と、を含んで構成され、
前記多段インバータ回路部は前記モード制御信号入力端に供給される前記発振モード切換信号に応じて所定の複数段部分における最終段の前記インバータの出力を前記複数段部分の初段の入力端に帰還させる閉ループを結んでリング発振回路を構成する帰還ループ回路の断続が切換えられるように構成され、
前記パルス発生論理回路部は、前記帰還ループ回路の断続の切換えに応じて連続的または断続的に前記テンプレートパルスを生成すること
を特徴とする請求項３に記載のテンプレートパルス発生回路。
【請求項５】
前記多段インバータ回路部は、複数の差動インバータ回路の縦続接続によって構成されていることを特徴とする請求項４に記載のテンプレートパルス発生回路。
【請求項６】
前記リング発振回路による発振パルスを計数するカウンタを備え、
前記出力モード切換え回路は、前記カウンタの計数値に応じて前記断続出力モードにおける前記テンプレートパルスの持続時間を規定するように構成されていること
を特徴とする請求項４〜５の何れか一項に記載のテンプレートパルス発生回路。
【請求項７】
前記多段インバータ回路部は、偶数段目の前記インバータの出力により対応するＩ相の系統のパルス発生論理回路部の該当する前記スイッチング素子を開閉させることによって前記Ｉ相の系統のパルス発生論理回路部の出力端からＩ相の前記テンプレートパルスを生成し、奇数段目の前記インバータの出力により対応するＱ相の系統のパルス発生論理回路部の該当する前記スイッチング素子を開閉させることによって前記Ｑ相の系統のパルス発生論理回路部の出力端からＱ相の前記テンプレートパルスを生成するように構成されていることを特徴とする請求項６に記載のテンプレートパルス発生回路。
【請求項８】
前記リング発振回路は、供給される周波数制御信号に応じて発振周波数が調節され得るように構成されていることを特徴とする請求項６に記載のテンプレートパルス発生回路。
【請求項９】
請求項１〜８の何れか一項に記載のテンプレートパルス発生回路と、
前記テンプレートパルス発生回路の出力パルスと受信パルスとの相関に基づいて検波を行う検波回路と、
前記受信パルスの検波に際して同期捕捉を行う同期捕捉モード時には前記テンプレートパルス発生回路を前記連続出力モードで動作させ、前記同期捕捉が確立したときには前記テンプレートパルス発生回路を前記断続出力モードで動作させるように動作モードを切換える制御信号を前記テンプレートパルス発生回路に供給するシステムコントローラと、
を備えていることを特徴とする通信装置。
【請求項１０】
請求項７〜８の何れか一項に記載のテンプレートパルス発生回路と、
前記テンプレートパルス発生回路のＩ相の前記テンプレートパルスを前記受信パルスと乗算するＩ相パルス乗算器と、
前記テンプレートパルス発生回路のＱ相の前記テンプレートパルスを前記受信パルスと乗算するＱ相パルス乗算器と、
前記Ｉ相パルス乗算器の出力であるＩ相乗算出力パルスを包絡線検出処理するＩ相包絡線検出処理回路と、
前記Ｑ相パルス乗算器の出力であるＱ相乗算出力パルスを包絡線検出処理するＱ相包絡線検出処理回路と、
前記Ｉ相包絡線検出処理回路の出力であるＩ相包絡線信号および前記Ｑ相包絡線検出処理回路の出力であるＱ相包絡線信号を加算合成する包絡線信号加算回路と、
前記包絡線信号加算回路の出力である合成包絡線信号に基づいて同期捕捉を行う同期捕捉処理部と、
前記合成包絡線信号に基づいてパルス位置追従処理を行うパルス位置追従処理部と、
前記同期捕捉処理部が同期捕捉を行う同期捕捉モード時には前記テンプレートパルス発生回路を前記連続出力モードで動作させ、前記同期捕捉が確立したときには前記テンプレートパルス発生回路を前記断続出力モードで動作させるように動作モードを切換える制御信号を前記テンプレートパルス発生回路に供給するシステムコントローラと、
を備えていることを特徴とする通信装置。
【請求項１１】
前記Ｉ相包絡線検出処理回路は、前記Ｉ相乗算出力パルスを自乗するＩ相パルス自乗回路を含んで構成され、
前記Ｑ相包絡線検出処理回路は、前記Ｑ相乗算出力パルスを自乗するＱ相パルス自乗回路を含んで構成されていること
を特徴とする請求項１０に記載の通信装置。
【請求項１２】
前記Ｉ相包絡線検出処理回路は、前記Ｉ相乗算出力パルスを整流するＩ相パルス整流回路を含んで構成され、
前記Ｑ相包絡線検出処理回路は、前記Ｑ相乗算出力パルスを整流するＱ相パルス整流回路を含んで構成されていること
を特徴とする請求項１０に記載の通信装置。
【請求項１３】
前記パルス位置追従処理部は、位相を進める進相処理を行う進相ＤＬＬ回路の積分値と、位相を遅らせる遅相処理を行う遅相ＤＬＬ回路の積分値の比較に基づいてパルス位置追従処理を行い、位相を保つ同相処理を行う同相ＤＬＬ回路の出力に基づいて復調出力を得るように構成されていることを特徴とする請求項１０〜１２の何れか一項に記載の通信装置。
【請求項１４】
前記同期捕捉処理部は、前記テンプレートパルスと前記受信パルスとの位相同期処理と共に周波数の整合をとる周波数調整処理を行う同期検波機能部を含んで構成されていることを特徴とする請求項１０〜１３の何れか一項に記載の通信装置。
【請求項１５】
前記同期捕捉が確立したときに取得されるパルス位置情報を記憶する記憶機能部を更に有することを特徴とする請求項９〜１４の何れか一項に記載の通信装置。
【請求項１６】
前記システムコントローラは、前記記憶機能部に記憶されたパルス位置情報に合わせて前記テンプレートパルス発生回路を前記断続出力モードで動作させるのに用いるクロックパルスを前記テンプレートパルス発生回路に供給するように構成されていることを特徴とする請求項１５に記載の通信装置。
【請求項１７】
作動用電源の供給を制御する電源制御部を備え、
前記システムコントローラは、前記電源制御部に対し、前記受信パルスの未到来期間では給電を部分的に停止するように制御を行うことを特徴とする請求項９〜１６の何れか一項に記載の通信装置。
【請求項１８】
パルス通信における同期捕捉を行う期間は受信パルスの検波に用いるテンプレートパルスを連続的に発生させる連続出力モードを選択し、前記同期捕捉が確立して以降の期間は前記テンプレートパルスを断続的に発生させる断続出力モードに切換えることを特徴とする通信方法。
【請求項１】
パルス通信における受信パルスの検波に用いるテンプレートパルスを生成するテンプレートパルス発生回路であって、
供給された制御信号に応じて連続的に前記テンプレートパルスを出力する連続出力モードと、断続的に前記テンプレートパルスを出力する断続出力モードとの何れかの出力モードによって前記テンプレートパルスを発生させるように出力モードを切換える出力モード切換え回路
を備えていることを特徴とするテンプレートパルス発生回路。
【請求項２】
前記テンプレートパルスを連続的に発生させる連続パルス発生回路と、
前記テンプレートパルスを断続的に発生させる断続パルス発生回路と、を備え、
前記出力モード切換え回路は前記連続パルス発生回路および前記断続パルス発生回路の何れか一方のパルス発生回路の出力を選択することによって前記出力モードを切換える
ことを特徴とする請求項１に記載のテンプレートパルス発生回路。
【請求項３】
モード制御信号入力端に供給された発振モード切換信号に応じて連続的または断続的に前記テンプレートパルスを発生させるモード可変パルス発生回路を備え、
前記出力モード切換え回路は前記発振モード切換信号を前記モード可変パルス発生回路の前記モード制御信号入力端に供給すること
を特徴とする請求項１に記載のテンプレートパルス発生回路。
【請求項４】
前記モード可変パルス発生回路は、複数のインバータの縦続接続を含んで構成される多段インバータ回路部と、前記多段インバータ回路部の前記インバータの出力によって開閉が制御される複数のスイッチング素子を含み、前記複数のスイッチング素子の開閉に応じて所定の出力端を電源の正極側または負極側に接続することによって前記インバータのうちの初段のインバータの入力端に供給されるクロックパルス信号よりも周波数の高い断続的なパルス信号である前記テンプレートパルスを生成し得るパルス発生論理回路部と、を含んで構成され、
前記多段インバータ回路部は前記モード制御信号入力端に供給される前記発振モード切換信号に応じて所定の複数段部分における最終段の前記インバータの出力を前記複数段部分の初段の入力端に帰還させる閉ループを結んでリング発振回路を構成する帰還ループ回路の断続が切換えられるように構成され、
前記パルス発生論理回路部は、前記帰還ループ回路の断続の切換えに応じて連続的または断続的に前記テンプレートパルスを生成すること
を特徴とする請求項３に記載のテンプレートパルス発生回路。
【請求項５】
前記多段インバータ回路部は、複数の差動インバータ回路の縦続接続によって構成されていることを特徴とする請求項４に記載のテンプレートパルス発生回路。
【請求項６】
前記リング発振回路による発振パルスを計数するカウンタを備え、
前記出力モード切換え回路は、前記カウンタの計数値に応じて前記断続出力モードにおける前記テンプレートパルスの持続時間を規定するように構成されていること
を特徴とする請求項４〜５の何れか一項に記載のテンプレートパルス発生回路。
【請求項７】
前記多段インバータ回路部は、偶数段目の前記インバータの出力により対応するＩ相の系統のパルス発生論理回路部の該当する前記スイッチング素子を開閉させることによって前記Ｉ相の系統のパルス発生論理回路部の出力端からＩ相の前記テンプレートパルスを生成し、奇数段目の前記インバータの出力により対応するＱ相の系統のパルス発生論理回路部の該当する前記スイッチング素子を開閉させることによって前記Ｑ相の系統のパルス発生論理回路部の出力端からＱ相の前記テンプレートパルスを生成するように構成されていることを特徴とする請求項６に記載のテンプレートパルス発生回路。
【請求項８】
前記リング発振回路は、供給される周波数制御信号に応じて発振周波数が調節され得るように構成されていることを特徴とする請求項６に記載のテンプレートパルス発生回路。
【請求項９】
請求項１〜８の何れか一項に記載のテンプレートパルス発生回路と、
前記テンプレートパルス発生回路の出力パルスと受信パルスとの相関に基づいて検波を行う検波回路と、
前記受信パルスの検波に際して同期捕捉を行う同期捕捉モード時には前記テンプレートパルス発生回路を前記連続出力モードで動作させ、前記同期捕捉が確立したときには前記テンプレートパルス発生回路を前記断続出力モードで動作させるように動作モードを切換える制御信号を前記テンプレートパルス発生回路に供給するシステムコントローラと、
を備えていることを特徴とする通信装置。
【請求項１０】
請求項７〜８の何れか一項に記載のテンプレートパルス発生回路と、
前記テンプレートパルス発生回路のＩ相の前記テンプレートパルスを前記受信パルスと乗算するＩ相パルス乗算器と、
前記テンプレートパルス発生回路のＱ相の前記テンプレートパルスを前記受信パルスと乗算するＱ相パルス乗算器と、
前記Ｉ相パルス乗算器の出力であるＩ相乗算出力パルスを包絡線検出処理するＩ相包絡線検出処理回路と、
前記Ｑ相パルス乗算器の出力であるＱ相乗算出力パルスを包絡線検出処理するＱ相包絡線検出処理回路と、
前記Ｉ相包絡線検出処理回路の出力であるＩ相包絡線信号および前記Ｑ相包絡線検出処理回路の出力であるＱ相包絡線信号を加算合成する包絡線信号加算回路と、
前記包絡線信号加算回路の出力である合成包絡線信号に基づいて同期捕捉を行う同期捕捉処理部と、
前記合成包絡線信号に基づいてパルス位置追従処理を行うパルス位置追従処理部と、
前記同期捕捉処理部が同期捕捉を行う同期捕捉モード時には前記テンプレートパルス発生回路を前記連続出力モードで動作させ、前記同期捕捉が確立したときには前記テンプレートパルス発生回路を前記断続出力モードで動作させるように動作モードを切換える制御信号を前記テンプレートパルス発生回路に供給するシステムコントローラと、
を備えていることを特徴とする通信装置。
【請求項１１】
前記Ｉ相包絡線検出処理回路は、前記Ｉ相乗算出力パルスを自乗するＩ相パルス自乗回路を含んで構成され、
前記Ｑ相包絡線検出処理回路は、前記Ｑ相乗算出力パルスを自乗するＱ相パルス自乗回路を含んで構成されていること
を特徴とする請求項１０に記載の通信装置。
【請求項１２】
前記Ｉ相包絡線検出処理回路は、前記Ｉ相乗算出力パルスを整流するＩ相パルス整流回路を含んで構成され、
前記Ｑ相包絡線検出処理回路は、前記Ｑ相乗算出力パルスを整流するＱ相パルス整流回路を含んで構成されていること
を特徴とする請求項１０に記載の通信装置。
【請求項１３】
前記パルス位置追従処理部は、位相を進める進相処理を行う進相ＤＬＬ回路の積分値と、位相を遅らせる遅相処理を行う遅相ＤＬＬ回路の積分値の比較に基づいてパルス位置追従処理を行い、位相を保つ同相処理を行う同相ＤＬＬ回路の出力に基づいて復調出力を得るように構成されていることを特徴とする請求項１０〜１２の何れか一項に記載の通信装置。
【請求項１４】
前記同期捕捉処理部は、前記テンプレートパルスと前記受信パルスとの位相同期処理と共に周波数の整合をとる周波数調整処理を行う同期検波機能部を含んで構成されていることを特徴とする請求項１０〜１３の何れか一項に記載の通信装置。
【請求項１５】
前記同期捕捉が確立したときに取得されるパルス位置情報を記憶する記憶機能部を更に有することを特徴とする請求項９〜１４の何れか一項に記載の通信装置。
【請求項１６】
前記システムコントローラは、前記記憶機能部に記憶されたパルス位置情報に合わせて前記テンプレートパルス発生回路を前記断続出力モードで動作させるのに用いるクロックパルスを前記テンプレートパルス発生回路に供給するように構成されていることを特徴とする請求項１５に記載の通信装置。
【請求項１７】
作動用電源の供給を制御する電源制御部を備え、
前記システムコントローラは、前記電源制御部に対し、前記受信パルスの未到来期間では給電を部分的に停止するように制御を行うことを特徴とする請求項９〜１６の何れか一項に記載の通信装置。
【請求項１８】
パルス通信における同期捕捉を行う期間は受信パルスの検波に用いるテンプレートパルスを連続的に発生させる連続出力モードを選択し、前記同期捕捉が確立して以降の期間は前記テンプレートパルスを断続的に発生させる断続出力モードに切換えることを特徴とする通信方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２００８−２４５２５７（Ｐ２００８−２４５２５７Ａ）
【公開日】平成２０年１０月９日（２００８．１０．９）
【国際特許分類】
【出願番号】特願２００８−３０３８７（Ｐ２００８−３０３８７）
【出願日】平成２０年２月１２日（２００８．２．１２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２０年１０月９日（２００８．１０．９）
【国際特許分類】
【出願日】平成２０年２月１２日（２００８．２．１２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]