【課題】電流検出回路におけるゲインａおよびオフセットｂの変動を補正して、１チップのＩＣ内で高精度な電流検出が可能な電流制御用半導体素子およびそれを用いた制御装置を提供することにある。
【解決手段】電流制御用半導体素子１００は、同一半導体チップ上に、ＭＯＳＦＥＴ１００Ｈと、２つの定電流源Ｉｃ１，Ｉｃ２と、ＭＯＳＦＥＴの電流および定電流源の電流を検出する電流検出回路１２０とを備える。さらに、定電流源は、その電流値を計測するための外部接続端子Ｔ５を備える。補正用測定値保持レジスタ１４５は、外部から測定した定電流源の電流値を保持する。 （もっと読む）

【課題】通信仕様が各種存在していても、スイッチＩＣの設計、作製に要するコストや時間を抑圧できる高周波スイッチモジュールを実現する。
【解決手段】スイッチＩＣ１０は、スイッチ制御部１０１とスイッチ回路ＳＷ１〜ＳＷ９を備える。各スイッチ回路ＳＷ１〜ＳＷ９は、一つのアンテナ用ポートＰ_ＩＣ（ＡＮＴ０）に対して各通信用ポートＰ_ＩＣ（ＲＦ１）〜Ｐ_ＩＣ（ＲＦ９）の間にそれぞれ挿入されている。全てのスイッチ回路ＳＷ１〜ＳＷ９は、ＦＥＴを同じ段数で接続した構成からなり、全てのスイッチ回路ＳＷ１〜ＳＷ９が同じ電気的特性を有する。各通信用ポートＰ_ＩＣ（ＲＦ１）〜Ｐ_ＩＣ（ＲＦ９）とアンテナ用ポートＰ_ＩＣ（ＡＮＴ０）との間のスイッチ回路ＳＷ１〜ＳＷ９が同じであることで、通信用ポートＰ_ＩＣ（ＲＦ１）〜Ｐ_ＩＣ（ＲＦ９）の全てを、送信用、受信用、送受信兼用に利用することができる。 （もっと読む）

【課題】差動入力信号の振幅中心電圧が高い場合でも、差動出力信号の振幅変動やジッタを抑制することができるドライバ回路を提供することである。
【解決手段】本発明にかかるドライバ回路は、トランジスタＭ１と、トランジスタＭ１のソースと電源端子との間に接続された負荷素子Ｒ１と、トランジスタＭ１とカレントミラー回路を構成するトランジスタＭ２と、入力された差動入力信号に応じた差動出力信号を出力すると共に、トランジスタＭ２によりソースにバイアス電流が供給される一対のトランジスタを備える差動対と、トランジスタＭ２のソースと電源端子との間に接続された負荷素子Ｒ２と、非反転入力端子がトランジスタＭ１のソースと接続され、反転入力端子がトランジスタＭ２のソースと接続され、出力が差動対を構成する一対のトランジスタのバックゲートに接続されたオペアンプＡＭＰ１と、を有する。 （もっと読む）

【課題】半導体装置側において自動的にキャリブレーション動作を行う。
【解決手段】出力バッファ７１のインピーダンスを調整するキャリブレーション回路１００と、オートリフレッシュコマンドＡＲが所定回数発行されたことに応答してキャリブレーション回路１００を活性化させるキャリブレーション起動回路２００とを備える。本発明によれば、コントローラ側からキャリブレーションコマンドを発行することなく、半導体装置側にて自動的にキャリブレーション動作を行うことが可能となる。しかも、オートリフレッシュコマンドＡＲが所定回数発行されたことに応答してキャリブレーション動作を行っていることから、定期的なキャリブレーション動作が確保されるとともに、キャリブレーション動作中にコントローラからリード動作やライト動作を要求されることもない。 （もっと読む）

【課題】 高電位側スイッチング素子の導通を示す第１状態から前記高電位側スイッチングデバイスの非導通を示す第２状態への遷移、または前記第２状態から前記第１状態への遷移に伴い発生する過渡的な電圧ノイズに曝された場合であっても誤信号が発生することのない半導体回路を提供する。
【解決手段】 高電位側スイッチング素子駆動回路１は、レベルシフト回路２の第１の負荷抵抗２８、２８に発生するオン側、オフ側の第１のレベルシフト済み信号Ｓ４、Ｓ５のうち少なくとものいずれか一方に信号が発生したときに、第２の負荷抵抗３０、２９に同時に発生する第２のレベルシフト済み信号Ｓ６、Ｓ７によって制御され、他方の出力が発生しないようにレベルシフトの出力を抑制する短絡手段３１、３２を有する。 （もっと読む）

【課題】発振回路と信号入出力回路とを切り替えて使用可能な半導体装置、及びその制御方法を提供することである。
【解決手段】本発明にかかる半導体装置は、発振素子１が接続可能な第１及び第２の外部接続端子２、３と、反転増幅器４と、反転増幅器の出力側と入力側との間に接続されたフィードバック抵抗５と、反転増幅器４の入力側に接続されたカップリング容量１１に印加されるバイアスを安定化するバイアス安定化回路６と、第１の信号入出力部７と、第２の信号入出力部８と、を備える。半導体装置を発振回路として使用する場合は、反転増幅器４およびバイアス安定化回路６を動作状態とし、第１及び第２の信号入出力部７、８を停止状態とする。信号入出力回路として使用する場合は、反転増幅器４およびバイアス安定化回路６を停止状態とし、第１及び第２の信号入出力部７、８を動作状態とする。 （もっと読む）

【課題】ＰＫＧの設計期間を遅延させることなくクロストーク耐性を向上させることが可能な半導体集積回路を提供する。
【解決手段】複数の信号配線を有するＣｈｉｐ２０において、一の信号配線と前記一の信号配線に隣接する一方の隣接信号配線と前記一の信号配線に隣接する他方の隣接信号配線との間で生じるクロストークの発生量を抑制するための補正係数３１と、前記一の信号配線に送出される一の信号、前記一方の隣接信号配線に送出される一方の隣接信号、および前記他方の隣接信号配線に送出される他方の隣接信号の組み合わせパターンと、に基づいて、前記一の信号のスルーレートの低減度合を示す補正量を演算する補正量演算部４２ａ〜４２ｃと、前記補正量に基づいて、前記一の信号のスルーレートを調整するドライバ４１ａ〜４１ｃと、を備える。 （もっと読む）

【課題】駆動回路において、プローブ針を用いた測定を行うことなく、複数の出力トランジスタの耐圧特性を一括して検査する。
【解決手段】駆動回路１は、半導体チップ２上に、高耐圧のＰチャネル型ＭＯＳトランジスタからなる出力トランジスタＴ１〜Ｔｍ、スイッチング制御回路ＳＣＬ１〜ＳＣＬｍ、出力端子Ｐ１〜Ｐｍ、ダイオードＤＯ１〜ＤＯｍ及び制御端子ＰＸを含んで構成される。ダイオードＤＯ１〜ＤＯｍは、ソースとゲートが共通接続された高耐圧のＰチャネル型ＭＯＳトランジスタからなる。ダイオードＤＯ１〜ＤＯｍのアノードは、それぞれ対応する出力端子Ｐ１〜Ｐｍのドレインｄ１〜ｄｍに接続される。ダイオードＤＯ１〜ＤＯｍのカソードは、配線３を介して、制御端子ＰＸに共通接続されている。 （もっと読む）

【課題】プルアップ回路（バスホールド回路）の電源電圧Ｖｃｃ及び入力端子ＩＮに電位差が生じる場合でもリーク電流を発生させない手段を提供する。
【解決手段】パスホールド回路に制御端子ＣＮＴを設ける。この制御端子ＣＮＴの反転出力で動作するスイッチとしてＭＯＳＦＥＴ１３を備える。一方入力端子ＩＮと制御端子ＣＮＴの入力はＮＯＲゲート３１に入力され、このＮＯＲゲート３１の出力がパスホールド回路の入力端子・電源電圧間の接続を制御するＭＯＳＦＥＴ１２のゲート端子に入力される。ＭＯＳＦＥＴ１２及びＭＯＳＦＥＴ１３を直列に接続することで、入力端子・電源電圧間の接続をより制度よく制御し、リーク電流の発生を抑止する。 （もっと読む）

【課題】 一導電型のＴＦＴのみを用いて回路を構成することにより工程削減が
可能であり、かつ出力信号の電圧振幅が正常に得られる表示装置の駆動回路を提
供する。
【解決手段】 出力ノードに接続されているＴＦＴ２０３のゲート−ソース間に
容量２０５を設け、ＴＦＴ２０１、２０２からなる回路は、ノードαを浮遊状態
とする機能を有する。ノードαが浮遊状態のとき、容量２０５によるＴＦＴ２０
３のゲート−ソース間の容量結合を利用してノードαの電位をＶＤＤよりも高い
電位とし、これによって、ＴＦＴのしきい値に起因する振幅減衰が生ずることな
く、正常にＶＤＤ−ＧＮＤ間の振幅を持った出力信号を得ることが出来る。 （もっと読む）

【課題】並列接続された複数の出力アンプ回路において所望の駆動能力を実現することができる駆動装置、及び表示装置を提供すること。
【解決手段】本発明に係る駆動装置（ソースドライバ１）は、並列接続された複数の出力アンプ回路１０と、複数の出力アンプ回路１０に、バイアス電圧供給源２５からバイアス電圧を供給するバイアス配線（幹バイアス配線２２）と、複数の出力アンプ回路１０に、電源電圧供給源３５から電源電圧を供給する電源配線３１と、複数の出力アンプ回路１０に供給される電源電圧とバイアス電圧との差が所望となるように、バイアス電圧にオフセット電圧を重畳する補正手段（バッファ２６）とを備えた。 （もっと読む）

【課題】貫通電流を防止する。
【解決手段】ローサイドオフ検出回路１０は、ローサイドトランジスタＭ２のゲート信号ＳＧ_Ｌを所定の第１レベルＴＨ_Ｌと比較することによって、ローサイドトランジスタＭ２がオフしたことを示すローサイドオフ検出信号Ｓ１を生成する。ローサイド検出トランジスタＭＳ_Ｌは、ローサイドトランジスタＭ２と同型であり、そのソースが接地端子１０８に接続され、そのゲートにローサイドトランジスタＭ２のゲート信号ＳＧ_Ｌを受ける。第１抵抗Ｒ１１は、ローサイド検出トランジスタＭＳ_Ｌのドレインと電源端子１０６の間に設けられる。第１バイパス回路１２は、第１抵抗Ｒ１１と並列に設けられ、制御信号Ｓ_ＩＮがローサイドトランジスタＭ２のオフを指示するレベルをとるときに導通し、オンを指示するレベルをとるとき遮断する。ローサイド検出トランジスタＭＳ_Ｌのドレインの信号が、ローサイドオフ検出信号Ｓ１として出力される。 （もっと読む）

【課題】パワー半導体素子を駆動するためのドライバを低コストで得ることが可能な半導体装置およびそれを備えた電子機器を提供する。
【解決手段】半導体装置１０１は、ノーマリーオン型の第５の電界効果トランジスタ１６，１７を含み、入力信号処理部６５から受けたスイッチング制御信号の基準電圧をシフトした信号を出力するためのレベルシフト部６２と、ノーマリーオン型の第１の電界効果トランジスタ５１および第３の電界効果トランジスタ５３と、ノーマリーオフ型の第２の電界効果トランジスタ５２および第４の電界効果トランジスタ５４とを備え、レベルシフト部６２、第１の電界効果トランジスタ５１および第３の電界効果トランジスタ５３は第１の半導体チップ７１に含まれている。 （もっと読む）

【解決手段】ｐ−チャネル電界効果トランジスタタイプの第１および第２のトランジスタ（Ｐ１，Ｐ２）を備えるカップリング回路において、第１のトランジスタ（Ｐ１）のドレイン端子は信号入力端子（１）に接続し、第１および第２のトランジスタ（Ｐ１，Ｐ２）のソース端子はともに信号出力端子（２）に接続し、第１および第２のトランジスタ（Ｐ１，Ｐ２）のバルク端子はともに第２のトランジスタ（Ｐ２）のドレイン端子に接続し、第１のトランジスタ（Ｐ１）のゲート端子は第２のトランジスタ（Ｐ２）のゲート端子に接続する。このカップリング回路には、さらに 負電圧を生成する電荷ポンプ回路（１１０）を含むゲート制御回路（１０）も設ける。このゲート制御回路（１０）は、負電圧に基づいて、第１および第２のトランジスタ（Ｐ１，Ｐ２）のゲート端子におけるゲート電圧を制御する。 （もっと読む）

【課題】電源回路等を追加することなく、第１の電源電圧が低下してもダイナミックＶＴによる高速化の効果の低減を抑制できる半導体装置を提供する。
【解決手段】第１の回路は、第１の電源電圧を供給する第１の電源ラインと第１の電源電圧よりも低い第２の電源電圧を供給する第２の電源ライン間に接続された、トランジスタを備える。制御回路は、第１の電源ラインと第２の電源ライン間に接続され、上記トランジスタのバックゲートに第１の電源電圧と第２の電源電圧の電位差よりも振幅が大きい制御信号を供給する。 （もっと読む）

【課題】サンプリングパルスの周波数を高めたりデューティ比を特別に絞り込むことなく実効的にデューティ比の小さいサンプリングパルスを得ることができ、従って、高域までの周波数特性に関する要求水準が緩和されたサンプリングミキサ回路を提供する。
【解決手段】サンプリングに適用する各キャパシタＣ１〜Ｃ４の充電経路となる各電流パス１１３−１，１１３−２，１１３−３，１１３−４を第１スイッチおよび第２スイッチの直列接続回路を含むように構成し、これら各電流パスが所定の各位相差で順次周期的に導通すると共に各電流パス毎の第１および第２スイッチが所定の位相差でオンになる多相のサンプリングパルスを各対応する第１スイッチおよび第２スイッチに供給することによって、各電流パスにおける導通状態の繰り返しに関するデューティ比が上記サンプリングパルスのデューティ比よりも小さくなるようにする。 （もっと読む）

【課題】低電圧の制御信号を高電圧の制御信号に変換して出力する高圧用のドライブ回路において、待機時の消費電力を削減することができるようにする。
【解決手段】低圧部１からの制御信号ａ１〜ｄ１及びａ２〜ｄ２により高圧部２のトランジスタＭＮ１〜ＭＮ８を駆動し、操作対象３に駆動信号を出力する。その際、低圧部１からの制御信号ａ１〜ｄ１をそれぞれ論理積ゲートＱ１〜Ｑ４の一方の入力端子を介して高圧部２のトランジスタＭＮ１，ＭＮ３，ＭＮ５，ＭＮ７のゲートに入力し、論理積ゲートＱ１〜Ｑ４の他方の入力端子には高圧部２のオン／オフ信号を入力する。 （もっと読む）

【課題】入力端子にノイズが発生する。
【解決手段】第１の電流経路は、第１の電源端子と第１の出力端子間に接続され、制御端子に差動入力信号の一方が入力される第１のトランジスタと、第２の電源端子と第１の出力端子との間に接続され、制御端子に差動入力信号の他方が入力される第２のトランジスタと、第１の電源端子と第１のトランジスタとの間に接続される第１のスイッチ回路とを有し、第２の電流経路は、第２の電源端子と第２の出力端子との間に接続され、制御端子に差動入力信号の一方が入力される第３のトランジスタと、第１の電源端子と第２の出力端子との間に接続され、制御端子に差動入力信号の他方が入力される第４のトランジスタと、第２の電源端子と第３のトランジスタとの間に接続される第２のスイッチ回路とを有し、第１、第２のスイッチ回路は、制御信号により導通状態が制御される差動増幅器。 （もっと読む）

【課題】消費電力を削減するために、クロック反転信号を用いることなくクロック信号に同期してデータの転送および保持を行わせる。
【解決手段】記憶ノードＭ、ＭＢを持つ状態保持回路Ｆ１１において、Ｐチャンネル電界効果トランジスタＭ１、Ｍ２のゲートおよびＮチャンネル電界効果トランジスタＭ３、Ｍ４のゲートにはクロック信号ＣＫを入力し、Ｐチャンネル電界効果トランジスタＭ１を介してデータ反転信号ＤＢを記憶ノードＭＢに印加させ、Ｐチャンネル電界効果トランジスタＭ２を介してデータ信号ＤＢＢを記憶ノードＭに印加させ、Ｎチャンネル電界効果トランジスタＭ３を介して出力信号Ｑ１を記憶ノードＳに印加させ、Ｎチャンネル電界効果トランジスタＭ４を介して出力反転信号ＱＢ１を記憶ノードＳＢに印加させる。 （もっと読む）

【課題】プリアンブルに続く最初のハイレベル又はローレベルの区間の長さを、その後のクロッキング部分のハイレベル又はローレベルの区間の長さに一致させる。
【解決手段】 出力ドライバは、第１の電源と出力端子との間に接続される第１のドライバと、第２の電源と出力端子との間に接続される第２のドライバとを有する。第１のドライバ及び第２のドライバの一方は、互いに並列接続された２つの駆動部を備える。これら２つの駆動部の各々と、第１のドライバ及び第２のドライバの他方とは、それぞれ独立した入力信号に応じて動作する。 （もっと読む）