サンプリングミキサ回路
【課題】サンプリングパルスの周波数を高めたりデューティ比を特別に絞り込むことなく実効的にデューティ比の小さいサンプリングパルスを得ることができ、従って、高域までの周波数特性に関する要求水準が緩和されたサンプリングミキサ回路を提供する。
【解決手段】サンプリングに適用する各キャパシタＣ１〜Ｃ４の充電経路となる各電流パス１１３−１，１１３−２，１１３−３，１１３−４を第１スイッチおよび第２スイッチの直列接続回路を含むように構成し、これら各電流パスが所定の各位相差で順次周期的に導通すると共に各電流パス毎の第１および第２スイッチが所定の位相差でオンになる多相のサンプリングパルスを各対応する第１スイッチおよび第２スイッチに供給することによって、各電流パスにおける導通状態の繰り返しに関するデューティ比が上記サンプリングパルスのデューティ比よりも小さくなるようにする。
【解決手段】サンプリングに適用する各キャパシタＣ１〜Ｃ４の充電経路となる各電流パス１１３−１，１１３−２，１１３−３，１１３−４を第１スイッチおよび第２スイッチの直列接続回路を含むように構成し、これら各電流パスが所定の各位相差で順次周期的に導通すると共に各電流パス毎の第１および第２スイッチが所定の位相差でオンになる多相のサンプリングパルスを各対応する第１スイッチおよび第２スイッチに供給することによって、各電流パスにおける導通状態の繰り返しに関するデューティ比が上記サンプリングパルスのデューティ比よりも小さくなるようにする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は単相の入力信号に基づいて該入力信号を周波数変換した多相のミキシング出力信号を得るサンプリングミキサ回路に関する。
【背景技術】
【０００２】
近年、単相の入力信号を所定の一の周波数で位相の異なる複数系統のサンプリングパルスでサンプリングすることにより当該複数系統のサンプリングパルスに対応した多相のミキシング出力信号に変換するサンプリングミキサ回路が提案されている。
図１４は、従来のサンプリングミキサ回路を例示する図である。
図１４において、サンプリングミキサ回路１４００は、電流信号生成回路１４０１と、負荷回路１４０２と、サンプリング部１４０３と、サンプリング制御部１４０４とを備えている。
【０００３】
電流信号生成回路１４０１は、例えば、受信ＲＦ信号である入力信号の周波数に対応した周波数の電流信号を生成する電流源である。
また、負荷回路１４０２は、電流信号生成回路の出力電流に応じた電圧降下を生起させる負荷となる回路である。
更に、サンプリング部１４０３は、負荷回路１４０２に対してそれぞれ所定のタイミングで並列に接続され各自己の充電電圧を複数相のうちの各一相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４として出力する複数（本例では４つ）のキャパシタＣ１０，Ｃ２０，Ｃ３０，Ｃ４０と、これら複数のキャパシタＣ１０〜Ｃ４０を負荷回路１４０２に対してそれぞれ所定のタイミングで並列に接続するように導通状態と遮断状態とが切換わる各対応するスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を含む複数（本例では４つ）の電流パス１４０３−１，１４０３−２，１４０３−３，１４０３−４を含んでいる。
【０００４】
また、サンプリング制御部１４０４は、各電流パス１４０３−１，１４０３−２，１４０３−３，１４０３−４毎のスイッチＳＷ１〜ＳＷ４に対しそれらの開閉を制御するサンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮを各供給する。
図１５は、図１４のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
図１４のサンプリング制御部１４０４が発する各サンプリングサンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮは、何れも周波数がfloであって、図１５に示されたように、デューティ比２５パーセント、且つ、ＬＯＩＰからＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮの順に位相が順次各９０度遅延している。
【０００５】
電流信号生成回路１４０１による受信ＲＦ信号（入力信号）の周波数に対応した周波数の電流信号Iinは、負荷回路１４０２に並列接続されたサンプリング部１４０３においてサンプリングされ、二つの信号sin(2πfrf・t)およびsin(2πflo・t)の積が出力される。
即ち、この出力は次式の如く表される：
sin(2πfrf・t)×sin(2πflo・t)=1/2[cos{2π(frf-flo)・t}−cos{2π(frf+flo)・t}]
この結果、周波数frf+floと|frf-flo|との二つの周波数を持つ４相出力が得られる。即ち、これらの出力がサンプリング部１４０３におけるミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４として出力される信号である。
【０００６】
図１４０のサンプリング回路１４０３の各出力信号は図１６の波形図の如く表される。
図１６（ａ）は、入力電流信号Iin、サンプリングパルスＬＯＩＰ、および、ミキシング出力信号ＯＵＴ１のタイミング関係を表している。
図１６（ｂ）は、入力電流信号Iin、サンプリングパルスＬＯＱＰ、および、ミキシング出力信号ＯＵＴ２のタイミング関係を表している。
図１６（ｃ）は、入力電流信号Iin、サンプリングパルスＬＯＩＮ、および、ミキシング出力信号ＯＵＴ３のタイミング関係を表している。
図１６（ｄ）は、入力電流信号Iin、サンプリングパルスＬＯＱＮ、および、ミキシング出力信号ＯＵＴ４のタイミング関係を表している。
【０００７】
図１４〜図１６を参照して既述のようなサンプリングミキサ回路では、単相の入力信号に対応する４相のミキシング出力信号得るには、周波数が一定でデューティ比２５パーセント且つ位相が順次各９０度遅延し４相のサンプリングパルスが必要となる。
このようなサンプリングパルスを得る手法として、ローカル信号（ＬＯ信号）の２倍の周波数を用いて擬似的にデューティ比２５パーセントの信号を生成する技術（所謂２ＬＯ−ＬＯ方式）が知られている（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】An Integrated Closed-Loop Polar Transmitter with Saturation Prevention and Low-IF Receiver for Quad-Band GPRS/EDGE(ISSCC2009)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、非特許文献１所載のような２ＬＯ−ＬＯ方式を適用したサンプリングミキサ回路では、ＬＯ信号の他にその２倍の周波数の信号を必要とし、この２倍の周波数の信号でサンプリング部のスイッチを駆動する必要がある。従って、通例の如く集積回路として構成されるこの種の回路において、スイッチを構成するＭＯＳトランジスタ（そのゲート容量）を高い周波数（ＬＯ信号の２倍の周波数）で駆動することから必然的に大きな電力が必要とされるといった課題がある。
【００１０】
また一方、この種の単相入力−４相出力のサンプリングミキサ回路において、各キャパシタ間での短絡を回避するためにはデューティ比２５パーセントの信号が必要であるが、このようなデューティ比の小さいサンプリングパルスを得るためには高い周波数域においても正規の動作が保証される高価なデジタル回路が必要とされるといった課題がある。
本発明は上述のような従来の技術課題に鑑みてなされたものであり、サンプリングパルスの周波数を高めたりデューティ比を特別に絞り込むことなく実効的にデューティ比の小さいサンプリングパルスを得ることができ、従って、高域までの周波数特性に関する要求水準が緩和されたサンプリングミキサ回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述のような課題を解決するべく、ここに次に列記するような技術を提案する。
（１）入力信号の周波数に対応した周波数の電流信号を生成する電流信号生成回路と、
前記電流信号生成回路の該電流信号に応じた電圧降下を生起させる負荷回路と、
前記負荷回路に対してそれぞれ所定のタイミングで並列に接続され各自己の充電電圧を複数相のうちの各一相のミキシング出力信号として出力する複数のキャパシタと、
複数相のサンプリングパルスによってオン状態とオフ状態とが選択的に設定される第１スイッチおよび第２スイッチの直列接続回路をそれぞれ含み前記複数のキャパシタを前記負荷回路に対してそれぞれ前記所定のタイミングで並列に接続するように導通状態と遮断状態とが切換わる複数の電流パスと、
前記複数の各電流パスを相互に所定の位相差で順次周期的に導通状態に設定すると共に当該電流パス毎の第１スイッチおよび第２スイッチを相互に所定の位相差でオン状態に設定することによって、前記各電流パスにおける導通状態の繰り返しに関するデューティ比が前記サンプリングパルスのデューティ比よりも小さくなる前記複数相のサンプリングパルスを各対応する前記第１スイッチおよび第２スイッチに供給するサンプリング制御部と、
を備えていることを特徴とするサンプリングミキサ回路。
【００１２】
上記（１）のサンプリングミキサ回路では、電流信号生成回路によって、入力信号の周波数に対応した周波数の電流信号を生成する。また、負荷回路によって、前記電流信号生成回路の出力である信号電流に応じた電圧降下を生起させる。また、前記負荷回路に対してそれぞれ所定のタイミングで並列に接続される複数のキャパシタによって、これらキャパシタの充電電圧を複数相のうちの各一相のミキシング出力信号として出力する。更に、複数相のサンプリングパルスによってオン状態とオフ状態とが選択的に設定される第１スイッチおよび第２スイッチの直列接続回路をそれぞれ含みその導通状態と遮断状態とを切換わる複数の電流パスによって、前記複数のキャパシタを前記負荷回路に対してそれぞれ前記所定のタイミングで並列に接続する。更にまた、サンプリング制御部が、前記複数の各電流パスを相互に所定の位相差で順次周期的に導通状態に設定すると共に当該電流パス毎の第１スイッチおよび第２スイッチを相互に所定の位相差でオン状態に設定することによって、前記各電流パスにおける導通状態の繰り返しに関するデューティ比が前記サンプリングパルスのデューティ比よりも小さくなる前記複数相のサンプリングパルスを各対応する前記第１スイッチおよび第２スイッチに供給する。
【００１３】
（２）前記複数の各一の電流パスは、前記第１スイッチおよび第２スイッチのうちの何れかを他の電流パスと共通にして構成されていることを特徴とする（１）のサンプリングミキサ回路。
上記（２）のサンプリングミキサ回路では、（１）のサンプリングミキサ回路において特に、前記複数の各一の電流パスは、前記第１スイッチおよび第２スイッチのうちの何れかを他の電流パスと共通にして構成されている。このため、該共通に適用して構成されている何れかのスイッチについてはその個数が削減され、集積回路におけるスイッチ１個当りの実装面積を該削減された個数に応じて大きくすることが可能になり、全体としてスイッチ回路のオン抵抗を抑制した損失の少ないサンプリングミキサ回路を実現することが可能になる。
【００１４】
（３）前記複数の各一の電流パスに対して当該一の電流パスと導通状態の繰り返し周波数および位相が等しい補助電流パスがそれぞれ並列に設けられていることを特徴とする（１）のサンプリングミキサ回路。
上記（３）のサンプリングミキサ回路では、（１）のサンプリングミキサ回路において特に、前記複数の各一の電流パスに対して当該一の電流パスと導通状態の繰り返し周波数および位相が等しい補助電流パスがそれぞれ並列に設けられている。このため、電流パスのオン抵抗を低減することができ、全体として損失の少ないサンプリングミキサ回路を実現することが可能になる。
【００１５】
（４）前記サンプリング制御部は、前記サンプリングパルスとしてデューティ比５０パーセントの矩形波を生成することを特徴とする（１）のサンプリングミキサ回路。
上記（４）のサンプリングミキサ回路では、（１）のサンプリングミキサ回路において特に、前記サンプリング制御部は、前記サンプリングパルスとしてデューティ比５０パーセントの矩形波を生成する。このため、デューティ比が相対的に小さい（例えば２５パーセント）サンプリングパルスを生成する場合に比し、高周波域の特性に係る要求水準が緩和される。
【００１６】
（５）前記キャパシタおよび電流パスの数は各４であり、前記サンプリング制御部は、各９０度の位相差を有する４相の前記サンプリングパルスを生成することを特徴とする（１）のサンプリングミキサ回路。
上記（５）のサンプリングミキサ回路では、（１）のサンプリングミキサ回路において特に、前記キャパシタおよび電流パスの数は各４であり、前記サンプリング制御部は、順次各９０度の位相差を有する４相の前記サンプリングパルスを生成する。このため、順次各９０度の位相差を有する４相の前記サンプリングパルスを適用して単相の入力信号から４相のミキシング出力信号を得ることができる。
【００１７】
（６）前記電流信号生成回路は低雑音増幅器を含むことを特徴とする（１）のサンプリングミキサ回路。
上記（６）のサンプリングミキサ回路では、（１）のサンプリングミキサ回路において特に、前記電流信号生成回路は低雑音増幅器を含む構成である。このため、低ノイズ特性を得ることができる。
【発明の効果】
【００１８】
サンプリングパルスの周波数を高めたりデューティ比を特別に絞り込むことなく実効的にデューティ比の小さいサンプリングパルスを得ることができ、従って、高域までの周波数特性に関する要求水準が緩和されたサンプリングミキサ回路を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一つの実施の形態としてのサンプリングミキサ回路を表す図である。
【図２】図１のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
【図３】図１のサンプリングミキサ回路における各電流パス毎の、導通および遮断状態の切り換わりを表すタイミング図である。
【図４】本発明の他の実施の形態としてのサンプリングミキサ回路を表す図である。
【図５】図４のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
【図６】図４のサンプリングミキサ回路における各電流パス毎の、導通および遮断状態の切り換わりを表すタイミング図である。
【図７】本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
【図８】図７のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
【図９】図７のサンプリングミキサ回路における各電流パス毎の、導通および遮断状態の切り換わりを表すタイミング図である。
【図１０】図７の実施の形態の或る期間における回路の状態を該当するスイッチのオン抵抗を抵抗の回路記号で表した等価回路である。
【図１１】本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
【図１２】本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
【図１３】図１２のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
【図１４】従来のサンプリングミキサ回路を例示する図である。
【図１５】図１４のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
【図１６】図１４のサンプリングミキサ回路の各出力信号を表す図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の実施の形態について詳述することにより本発明を明らかにする。
図１は、本発明の一つの実施の形態としてのサンプリングミキサ回路を表す図である。
図１において、サンプリングミキサ回路１１０は、電流信号生成回路１１１と、負荷回路１１２と、サンプリング部１１３と、サンプリング制御部１１４とを備えている。
電流信号生成回路１１１は、例えば、受信ＲＦ信号である入力信号の周波数に対応した周波数の電流信号を生成する電流源である。
また、負荷回路１１２は、電流信号生成回路の出力電流に応じた電圧降下を生起させる負荷となる回路である。
【００２１】
更に、サンプリング部１１３は、負荷回路１１２に対してそれぞれ所定のタイミングで並列に接続され各自己の充電電圧を複数相（本例では４相）のうちの各一相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４として出力する複数（本例では４つ）のキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４と、これら複数のキャパシタＣ１〜Ｃ４を負荷回路１４２に対してそれぞれ所定のタイミングで並列に接続するように導通状態と遮断状態とが切換わる複数（本例では４つ）の電流パス１１３−１，１１３−２，１１３−３，１１３−４を含んでいる。
【００２２】
そして、各電流パス１１３−１，１１３−２，１１３−３，１１３−４は、各対応する第１スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７と、これら第１スイッチに各対応する第２スイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８との直列接続回路をそれぞれ含んでいる。
また、サンプリング制御部１１４は、各電流パス１１３−１，１１３−２，１１３−３，１１３−４毎の各対応する第１スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７と、これら第１スイッチに各対応する第２スイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８に対しそれらの開閉を制御するサンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮを各供給する。第１スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７、および、第２スイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８は、それぞれ、サンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮのＨ期間でオン、Ｌ期間でオフとなる。
【００２３】
図２は、図１のサンプリングミキサ回路１１０におけるサンプリング制御部１１４が発する各サンプリングパルスを表す波形図である。
図１のサンプリング制御部１１４が発する各サンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮは、何れも周波数がflo（第１の周波数）であって、図２に示されたように、デューティ比５０パーセント、且つ、ＬＯＩＰからＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮの順に位相が順次各９０度遅延している。
【００２４】
図３は、図１のサンプリングミキサ回路１１０における各電流パス１１３−１，１１３−２，１１３−３，１１３−４毎の、導通（オン）および遮断（オフ）の状態の切り換わりを表すタイミング図である。図３に示されたとおり、電流パス１１３−１は、第１スイッチＳＷ１および第２スイッチＳＷ２がオンの期間Ｔ１に導通状態となり、それ以外の期間Ｔ２，Ｔ３，Ｔ４は遮断状態を維持する。同様に、電流パス１１３−２は、第１スイッチＳＷ３および第２スイッチＳＷ４がオンの期間Ｔ２に導通状態となり、それ以外の期間Ｔ１，Ｔ３，Ｔ４は遮断状態を維持する。また、電流パス１１３−３は、第１スイッチＳＷ５および第２スイッチＳＷ６がオンの期間Ｔ３に導通状態となり、それ以外の期間Ｔ１，Ｔ２，Ｔ４は遮断状態を維持する。更に、電流パス１１３−４は、第１スイッチＳＷ７および第２スイッチＳＷ８がオンの期間Ｔ４に導通状態となり、それ以外の期間Ｔ１，Ｔ２，Ｔ３は遮断状態を維持する。
【００２５】
この結果、各電流パス１１３−１，１１３−２，１１３−３，１１３−４は、それぞれデューティ比５０パーセントのパルス信号で駆動されながら、それらの導通状態に関する繰り返しのデューティ比は、実効的に、デューティ比２５パーセントのサンプリングパルスに同期させて各電流パス１１３−１，１１３−２，１１３−３，１１３−４を導通させるように駆動した場合に相当する小さいものとなる。
【００２６】
図１のサンプリングミキサ回路１１０では、サンプリング部１１３の各電流パス１１３−１，１１３−２，１１３−３，１１３−４が図３に表されたように周期的に導通し、これらの導通期間毎に各対応するキャパシタＣ１〜Ｃ４を充電することによって入力ＲＦ信号（周波数frf）をサンプリングして、周波数frf±flo、且つ、位相が順次各９０度遅延した４相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４が得られる。
【００２７】
この場合、上述のように各電流パス１１３−１，１１３−２，１１３−３，１１３−４が図３に表されたように小さいデューティ比で周期的に導通する。従って、サンプリング回路１４３におけるサンプリング動作の過程で、各キャパシタＣ１〜Ｃ４の何れの間でも短絡が生じることがない。このため損失が少なく、高い利得が得られ、また、低ノイズの特性が得られる。更にまた、サンプリングパルスとしてデューティ比２５パーセントのものを生成させる必要がなく、サンプリングパルスを発生させる回路部に対する高周波特性に関する要求水準が緩和される。
また、デューティ比２５パーセントのサンプリングパルスは周波数変換後の信号に対してカットオフ周波数Fc=1/(２πZ×4C)を持つ。このカットオフ特性により周波数変換と同時に受信感度劣化を引き起こす妨害波除去を行うことができるが、その容量のサイズを４分の１に抑制することができる。
【００２８】
図４は、本発明の他の実施の形態としてのサンプリングミキサ回路を表す図である。
図４において、サンプリングミキサ回路１４０は、電流信号生成回路１４１と、負荷回路１４２と、サンプリング部１４３と、サンプリング制御部１４４とを備えている。
電流信号生成回路１４１は、例えば、受信ＲＦ信号である入力信号の周波数に対応した周波数の電流信号を生成する電流源である。
また、負荷回路１４２は、電流信号生成回路の出力電流に応じた電圧降下を生起させる負荷となる回路である。
【００２９】
更に、サンプリング部１４３は、負荷回路１４２に対してそれぞれ所定のタイミングで並列に接続され各自己の充電電圧を複数相（本例では４相）のうちの各一相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４として出力する複数（本例では４つ）のキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４と、これら複数のキャパシタＣ１〜Ｃ４を負荷回路１４２に対してそれぞれ所定のタイミングで並列に接続するように導通状態と遮断状態とが切換わる複数（本例では４つ）の電流パス１４３−１，１４３−２，１４３−３，１４３−４を含んでいる。
【００３０】
そして電流パス１４３−１は第１スイッチＳＷ１１と第２スイッチＳＷ２１との直列接続回路を含んでいる。また、電流パス１４３−２は第１スイッチＳＷ１２と第２スイッチＳＷ２１との直列接続回路を含んでいる。更に、電流パス１４３−３は第１スイッチＳＷ１３と第２スイッチＳＷ２２との直列接続回路を含んでいる。更にまた、電流パス１４３−４は第１スイッチＳＷ１４と第２スイッチＳＷ２２との直列接続回路を含んでいる。
【００３１】
上述のとおり、電流パス１４３−１および電流パス１４３−２は、それらにおける第２スイッチＳＷ２１を共通にして構成されている。また、電流パス１４３−３および電流パス１４３−４は、それらにおける第２スイッチＳＷ２２を共通にして構成されている。
また、サンプリング制御部１４４は、各電流パス１４３−１，１４３−２，１４３−３，１４３−４毎の各対応する第１スイッチＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４と、これら第１スイッチＳＷ１１，ＳＷ１２に対応する第２スイッチＳＷ２１、また、第１スイッチＳＷ１３，ＳＷ１４に対応する第２スイッチＳＷ２２に対し、それらの開閉を制御するサンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮを各供給する。
【００３２】
この実施の形態では、より具体的には、第１スイッチＳＷ１１およびＳＷ１３に対してサンプリングパルスＬＯＩＰを供給する。また、１スイッチＳＷ１２およびＳＷ１４に対してサンプリングパルスＬＯＩＮを供給する。図５を参照して確認されるとおり、これらサンプリングパルスＬＯＩＰおよびＬＯＩＮは、１８０度の位相差を有する。また第２スイッチＳＷ２１に対してサンプリングパルスＬＯＱＮを供給し、第２スイッチＳＷ２２に対してはサンプリングパルスＬＯＱＰを供給する。これらサンプリングパルスＬＯＱＮおよびＬＯＱＰは１８０度の位相差を有する。
【００３３】
第１スイッチＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４、および、第２スイッチＳＷ２１，ＳＷ２２は、それらに対して上述の如く供給されるサンプリングパルスのＨ期間でオン、Ｌ期間でオフとなる。
図５は、図４のサンプリングミキサ回路１４０におけるサンプリング制御部１４４が発する各サンプリングパルスを表す波形図である。図５を参照して明らかなとおり、サンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮは、何れもデューティ比５０パーセントの矩形波であり、サンプリングパルスＬＯＩＰ以降順次各９０度位相が遅延している。尚、サンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮは何れも周波数がflo（第１の周波数）である。
【００３４】
図６は、図４のサンプリングミキサ回路１４０における各電流パス１４３−１，１４３−２，１４３−３，１４３−４毎の、導通（オン）および遮断（オフ）の状態の切り換わりを表すタイミング図である。
図６に示されたとおり、電流パス１４３−１は、第１スイッチＳＷ１１および第２スイッチＳＷ２１がオンの期間Ｔ１に導通状態となり、それ以外の期間Ｔ２，Ｔ３，Ｔ４は遮断状態を維持する。
また、電流パス１４３−３は、第１スイッチＳＷ１３および第２スイッチＳＷ２２がオンの期間Ｔ２に導通状態となり、それ以外の期間Ｔ１，Ｔ３，Ｔ４は遮断状態を維持する。
【００３５】
更に、電流パス１４３−４は、第１スイッチＳＷ１４および第２スイッチＳＷ２２がオンの期間導Ｔ３に通状態となり、それ以外の期間Ｔ１，Ｔ２，Ｔ４は遮断状態を維持する。
更にまた、電流パス１４３−２は、第１スイッチＳＷ１２および第２スイッチＳＷ２１がオンの期間Ｔ４に導通状態となり、それ以外の期間Ｔ１，Ｔ２，Ｔ３は遮断状態を維持する。
この結果、各電流パス１４３−１，１４３−２，１４３−３，１４３−４は、それぞれデューティ比５０パーセントのパルス信号で駆動されながら、それらの導通状態に関する繰り返しのデューティ比は、実効的に、デューティ比２５パーセントのサンプリングパルスに同期させて各電流パス１４３−１，１４３−２，１４３−３，１４３−４を導通させるように駆動した場合に相当する小さいものとなる。
【００３６】
図４のサンプリングミキサ回路１４０では、サンプリング部１４３の各電流パス１４３−１，１４３−２，１４３−３，１４３−４が図６に表されたように周期的に導通し、これらの導通期間毎に各対応するキャパシタＣ１〜Ｃ４を充電することによって入力ＲＦ信号（周波数frf）をサンプリングして、周波数frf±flo、且つ、位相が順次各９０度遅延した４相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４が得られる。
【００３７】
この場合、上述のように各電流パス１４３−１，１４３−２，１４３−３，１４３−４が図６に表されたように小さいデューティ比で周期的に導通する。従って、サンプリング回路１４３におけるサンプリング動作の過程で、各キャパシタＣ１〜Ｃ４の何れの間でも短絡が生じることがない。このため損失が少なく、高い利得が得られ、また、低ノイズの特性が得られる。更にまた、サンプリングパルスとしてデューティ比２５パーセントのものを生成させる必要がなく、サンプリングパルスを発生させる回路部に対する高周波特性に関する要求水準が緩和される。
【００３８】
また、デューティ比２５パーセントのサンプリングパルスは周波数変換後の信号に対してカットオフ周波数Fc=1/(２πZ×4C)を持つ。このカットオフ特性により周波数変換と同時に受信感度劣化を引き起こす妨害波除去を行うことができるが、その容量のサイズを４分の１に抑制することができる。
更に、図４の実施の形態では、既述のように、複数の各一の電流パス１４３−１，１４３−２，１４３−３，１４３−４は、第１スイッチおよび第２スイッチのうち第２スイッチを他の電流パスと共通にして構成されている。このため、該共通に適用して構成されている第２スイッチ（ＳＷ２１，ＳＷ２２）についてはその個数が削減され、集積回路におけるスイッチ１個当りの実装面積を該削減された個数に応じて大きくすることが可能になり、全体としてスイッチ回路のオン抵抗を抑制した損失の少ないサンプリングミキサ回路を実現することが可能になる。
【００３９】
図１の実施の形態との比較においては、スイッチのオン抵抗の合計がRsw+Rsw=2Rswであるのに対し、図４の実施の形態ではRsw＋Rsw/2＝3Rsw/2に低減することができる。従って、同じスイッチ駆動能力をもつサンプリングパルスを用いた場合、図４の実施の形態では図１の実施形態に比し高ゲイン且つ低ノイズ化を実現することができる。
図７は、本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
【００４０】
図７において、サンプリングミキサ回路１７０は、電流信号生成回路１７１と、負荷回路１７２と、サンプリング部１７３と、サンプリング制御部１７４と補助サンプリング部１７５を備えている。サンプリングミキサ回路１７０におけるこれら電流信号生成回路１７１、負荷回路１７２、サンプリング部１７３、および、サンプリング制御部１７４は、図４を参照して既述のサンプリングミキサ回路１４０における電流信号生成回路１４１、負荷回路１４２、サンプリング部１４３、および、サンプリング制御部１４４と相似的な構成を有している。
このため、図７において、サンプリングミキサ回路１７０のサンプリング部１７３における各電流パスおよびこれら電流パスの各第１および第２スイッチについては図４におけると同様の符号を附して示し、既述の対応部に関する説明を援用する。
【００４１】
しかしながら、図７の実施の形態では、図４の構成に加えて、補助サンプリング部１７５が設けられている。この補助サンプリング部１７５はサンプリング部１７３における各電流パス１４３−１，１４３−２，１４３−３，１４３−４に各対応して並列接続された補助電流パス１７５−１，１７５−３，１７５−２，１７５−４を有する。この補助電流パス１７５−１は第１スイッチＳＷ３１と第２スイッチＳＷ４１との直列接続回路を含んでいる。また、電流パス１７５−３は第１スイッチＳＷ３２と第２スイッチＳＷ４１との直列接続回路を含んでいる。更に、電流パス１７５−２は第１スイッチＳＷ３３と第２スイッチＳＷ４２との直列接続回路を含んでいる。更にまた、電流パス１７５−４は第１スイッチＳＷ３４と第２スイッチＳＷ４２との直列接続回路を含んでいる。
【００４２】
上述のとおり、補助電流パス１７５−１および補助電流パス１７５−３は、それらにおける第２スイッチＳＷ４１を共通にして構成されている。また、電流パス１７５−２および電流パス１７５−４は、それらにおける第２スイッチＳＷ４２を共通にして構成されている。
図８は、サンプリング制御部１７４から発せられるサンプリングパルスを表す波形図である。図８より容易に理解されるとおり、図７の実施の形態におけるサンプリング制御部１７４から発せられる４相のサンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮは、何れも周波数がflo（第１の周波数）でデューティ比５０パーセントの矩形波であり、図２および図５と同様にサンプリングパルスＬＯＩＰ以下順次各９０度位相が遅延している。
【００４３】
図９は、図７のサンプリングミキサ回路における各電流パス毎の、導通および遮断状態の切り換わりを表すタイミング図である。
サンプリング部１７３の各電流パス１４３−１，１４３−２，１４３−３，１４３−４には、既述のように対応した補助電流パス１７５−１，１７５−３，１７５−２，１７５−４が並列接続され、これら並列接続された電流パスの各組ではそれらにおける導通（オン）および遮断（オフ）のタイミングが同期している。
【００４４】
図７のサンプリングミキサ回路１７０では、サンプリング部１７３の各電流パス１４３−１，１４３−２，１４３−３，１４３−４が図９に表されたように周期的に導通し、これに伴なって、これらに並列接続された各対応する補助電流パス１７５−１，１７５−３，１７５−２，１７５−４も同期して周期的に導通する。
これらの導通期間毎に各対応するキャパシタＣ１〜Ｃ４を充電することによって入力ＲＦ信号（周波数frf）をサンプリングして、周波数frf±flo、且つ、位相が順次各９０度遅延した４相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４が得られる。
【００４５】
この場合、上述のように各電流パス１４３−１，１４３−２，１４３−３，１４３−４が図６に表されたように小さいデューティ比で周期的に導通する。従って、サンプリング回路１４３におけるサンプリング動作の過程で、各キャパシタＣ１〜Ｃ４の何れの間でも短絡が生じることがない。このため損失が少なく、高い利得が得られ、また、低ノイズの特性が得られる。更にまた、サンプリングパルスとしてデューティ比２５パーセントのものを生成させる必要がなく、サンプリングパルスを発生させる回路部に対する高周波特性に関する要求水準が緩和される。
【００４６】
また、デューティ比２５パーセントのサンプリングパルスは周波数変換後の信号に対してカットオフ周波数Fc=1/(２πZ×4C)を持つ。このカットオフ特性により周波数変換と同時に受信感度劣化を引き起こす妨害波除去を行うことができるが、その容量のサイズを４分の１に抑制することができる。
更に、図７の実施の形態では、既述のように、複数の各一の電流パス１４３−１，１４３−２，１４３−３，１４３−４は、第１スイッチおよび第２スイッチのうち第２スイッチを他の電流パスと共通にして構成されている。またこの点は、補助電流パス１７５−１，１７５−３，１７５−２，１７５−４について同様である。
【００４７】
このため、該共通に適用して構成されている第２スイッチ（ＳＷ２１，ＳＷ２２；ＳＷ４１，ＳＷ４２）についてはその個数が削減され、集積回路におけるスイッチ１個当りの実装面積を該削減された個数に応じて大きくすることが可能になり、全体としてスイッチ回路のオン抵抗を抑制した損失の少ないサンプリングミキサ回路を実現することが可能になる。
ここで、図７のサンプリング部１７３を駆動するサンプリングパルス信号のスイッチ駆動能力が、図１の実施の形態におけるサンプリングパルス信号のスイッチ駆動能力同じであるとすると、図７の構成では、図１に対しスイッチの数が３／２倍になっているためスイッチサイズは２／３倍となりオン抵抗は3/2Rswとなる。
【００４８】
図１０は、図７の実施の形態における期間Ｔ１における回路状態を該当する各スイッチのオン抵抗を抵抗の回路記号で表した等価回路である。
期間Ｔ１において電流信号はキャパシタＣ１にのみ積分されるが、この時オン抵抗の合計は(3/2Rsw＋3/2Rsw)/2=3/2Rswとなり、図４の実施の形態と同等になる。よって同じスイッチ駆動能力をもつサンプリングパルス信号を用いた場合、図７の実施の形態では、図４の実施の形態と同等のノイズ特性、ゲイン特性を実現することができる。
【００４９】
一方、図７の実施の形態において、ＳＷ２１を駆動するサンプリングパルスＬＯＱＮは寄生容量によって第１スイッチと第２スイッチとの接続中点である中間ノードＡに漏れ込む。このため、ノードＡではサンプリング周波数floの信号が発生した場合、その信号はサンプリングパルスＬＯＩＰで駆動されるＳＷ１１やＬＯＩＮで駆動されるＳＷ１２によって再度サンプリングされることにより、出力ＤＣオフセットを生じる。
本実施の形態では、サンプリング部１７４に対して、サンプリングパルスのＩ相およびＱ相と第１スイッチおよび第２スイッチとの対応関係を反転させた補助サンプリング部１７５を附設することにより、サンプリング部１７４で発生した出力のＤＣオフセットを補助サンプリング部１７５でキャンセルすることができる。
【００５０】
図１１は、本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
図１１において、サンプリングミキサ回路１１００は、電流信号生成回路１１０１と、負荷回路１１０２と、サンプリング部１１０３と、サンプリング制御部１１０４と、補助サンプリング部１１０５を備えている。サンプリングミキサ回路１１００におけるこれら各部のうち、負荷回路１１０２、サンプリング部１１０３、サンプリング制御部１１０４、および、補助サンプリング部１１０５は、図７を参照して既述のサンプリングミキサ回路１７０における負荷回路１７２、サンプリング部１７３、サンプリング制御部１７４、および、補助サンプリング部１７５と相似的な構成を有している。
【００５１】
このため、図１１において、サンプリングミキサ回路１１００のサンプリング部１１０３、および、補助サンプリング部１１０５における各電流パスおよびこれら電流パスの各第１および第２スイッチについては図７におけると同様の符号を附して示し、既述の対応部に関する説明を援用する。
しかしながら、図１１のサンプリングミキサ回路１１００では、図７のサンプリングミキサ回路１７０におけるような通常の電流源回路を電流信号生成回路１７１として適用するに替えて、特に、低雑音増幅器ＬＮＡを適用している。このＬＮＡは整合回路と電流源トランジスタＴＲ１と、カスコードトランジスタＴＲ２とを含んで構成される。トランジスタＴＲ１のゲート端子は整合回路に、ドレイン端子はトランジスタＴＲ２のソース端子に、ソース端子はインダクタンスＬ１を直列に介し接地されている。また、トランジスタＴＲ２のゲート端子は所定の直流レベルにバイアスされ、ドレイン端子は負荷回路１１０２（従って、サンプリング部１１０３および補助サンプリング部１１０５の各負極側）に接続されている。受信ＲＦ信号（周波数frf）を電流に変換する低雑音増幅器ＬＮＡにおいて生成した低ノイズ電流をサンプリングすることで周波数frf±flo、且つ、位相が順次各９０度遅延した４相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４が得られる。
【００５２】
低雑音増幅器ＬＮＡで生成されたＲＦ電流信号は低ノイズ特性を有するため、これを用いてサンプリング部１１０３を動作させることによりサンプリングミキサ回路として一層低ノイズ化が図られる。また負荷回路１１０２とサンプリング部１１０３の容量で決まる遮断周波数を適切に選ぶことにより、図１１のノードＡ（電流信号生成回路１１０１とサンプリング部１１０３との接続部）において不要信号による電圧振幅を抑えることができるため不要波に対して強い特性を得ることができる。
【００５３】
図１２は、本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
図１２のサンプリングミキサ回路１２００は、電流信号生成回路１２０１と、負荷回路１２０２と、サンプリング部１２０３と、サンプリング制御部１２０４とを備えている。これらの構成要素のうち、電流信号生成回路１２０１は図１１について既述のものと略同様の低雑音増幅器（ＬＮＡ）である。また、負荷回路１２０２も、既述の各例におけるものと同様である。
【００５４】
しかしながら、図１を参照して既述のサンプリングミキサ回路１１０が単相の入力信号から４相のミキシング出力信号を得るものであったのに対し、このサンプリングミキサ回路１２００は、単相の入力信号から８相のミキシング出力信号を得るように構成されている。
図１のサンプリングミキサ回路１１０では電流パスのスイッチを駆動させるサンプリングパルスは、９０度ずつ位相がずれＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮなる４相のパルス信号であった。これを応用して４５度ずつ位相がずれた８相のサンプリングパルスや、２２．５度ずつ位相がずれた１６相のサンプリングパルス等を用いて、直列に接続された第１スイッチおよび第２スイッチを駆動することにより多位相の出力を実現することができる。
【００５５】
図１２の実施の形態は、それらのうち８相のミキシング出力信号を得るサンプリングミキサ回路の例である。
図１２において、サンプリング部１２０３の各キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８に各対応して、電流パス１２０３−１，１２０３−２，１２０３−３，１２０３−４，１２０３−５，１２０３−６，１２０３−７，１２０３−８が設けられている。電流パス１２０３−１，１２０３−２，１２０３−３，１２０３−４，１２０３−５，１２０３−６，１２０３−７，１２０３−８は、それらの導通によって各対応するキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８が負荷回路１２０２に並列に接続される。
【００５６】
電流パス１２０３−１は、第１スイッチＳＷ１−１と第２スイッチＳＷ２−１との直列接続回路を含む。また、電流パス１２０３−２は、第１スイッチＳＷ１−２と第２スイッチＳＷ２−２との直列接続回路を含む。これ以降の各電流パス１２０３−３，１２０３−４，１２０３−５，１２０３−６，１２０３−７，１２０３−８も図１２に表記の如く、同様に、各対応する第１スイッチと第２スイッチとの直列接続回路を含む。
【００５７】
図１３は、図１２のサンプリングミキサ回路１２００におけるサンプリング制御部１２０４が発する各サンプリングパルスを表す波形図である。図１３に示されたとおり、これらのサンプリングパルスはデューティ比が５０パーセントで、順次各４５度の位相差を有する８相のパルス信号である。
図１２のサンプリングミキサ回路１２００におけるサンプリング部１２０３の、電流パス１２０３−１は、期間Ｔ１において、第１スイッチＳＷ１−１と第２スイッチＳＷ２−１との直列接続回路がサンプリングパルスＬＯ１およびＬＯ６によって導通となうように制御される。以下同様に、図１３において同種のハッチングで示すサンプリングパルスが第１スイッチＳＷ１−１と第２スイッチＳＷ２−１との直列接続回路に供給された電流パスが順次導通し、サンプリングが行われる。
【００５８】
結果的に、このサンプリングミキサ回路１２００では、そのサンプリング部１２０３において、各電流パス１２０３−１，１２０３−２，１２０３−３，１２０３−４，１２０３−５，１２０３−６，１２０３−７，１２０３−８は、各第１スイッチおよび第２スイッチの直列接続回路によって実効的にデューティ比１２．５パーセントでのサンプリングが行われる。
【００５９】
同様にして１６相のサンプリングパルスでは実効的にデューティ比６．２５パーセントでのサンプリングが行われる。
上述のように小さいデューティ比が得られるため、各キャパシタ間での短絡が有効に回避されるため、高利得且つ低ノイズ特性を得ることができる。
また各デューティ比を得るためのサンプリングパルスは周波数変換後の信号に対してカットオフ周波数Fc=1/(２πZ×100/デューティ比［パーセント］×C)を持つ。このため、周波数変換と同時に受信感度劣化を引き起こす妨害波除去を行うことができ、且つ、その容量のサイズを1/(100/デューティ比［パーセント］)に抑えることができる。
【符号の説明】
【００６０】
１１０，１４０，１７０，１１００，１２００………………サンプリングミキサ回路
１１１，１４１，１７１，１１０１，１２０１………………電流信号生成回路
１１２，１４２，１７２，１１０２，１２０２………………負荷回路
１１３−１，１１３−２，１１３−３，１１３−４…………電流パス
１４３−１，１４３−２，１４３−３，１４３−４…………電流パス
１７５−１，１７５−２，１７５−３，１７５−４…………電流パス
１２０３−１，１２０３−２，１２０３−３，１２０３−４……電流パス
１２０３−５，１２０３−６，１２０３−７，１２０３−８……電流パス
１１４，１４４，１７４，１１０４，１２０４………………サンプリング制御部
【技術分野】
【０００１】
本発明は単相の入力信号に基づいて該入力信号を周波数変換した多相のミキシング出力信号を得るサンプリングミキサ回路に関する。
【背景技術】
【０００２】
近年、単相の入力信号を所定の一の周波数で位相の異なる複数系統のサンプリングパルスでサンプリングすることにより当該複数系統のサンプリングパルスに対応した多相のミキシング出力信号に変換するサンプリングミキサ回路が提案されている。
図１４は、従来のサンプリングミキサ回路を例示する図である。
図１４において、サンプリングミキサ回路１４００は、電流信号生成回路１４０１と、負荷回路１４０２と、サンプリング部１４０３と、サンプリング制御部１４０４とを備えている。
【０００３】
電流信号生成回路１４０１は、例えば、受信ＲＦ信号である入力信号の周波数に対応した周波数の電流信号を生成する電流源である。
また、負荷回路１４０２は、電流信号生成回路の出力電流に応じた電圧降下を生起させる負荷となる回路である。
更に、サンプリング部１４０３は、負荷回路１４０２に対してそれぞれ所定のタイミングで並列に接続され各自己の充電電圧を複数相のうちの各一相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４として出力する複数（本例では４つ）のキャパシタＣ１０，Ｃ２０，Ｃ３０，Ｃ４０と、これら複数のキャパシタＣ１０〜Ｃ４０を負荷回路１４０２に対してそれぞれ所定のタイミングで並列に接続するように導通状態と遮断状態とが切換わる各対応するスイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４を含む複数（本例では４つ）の電流パス１４０３−１，１４０３−２，１４０３−３，１４０３−４を含んでいる。
【０００４】
また、サンプリング制御部１４０４は、各電流パス１４０３−１，１４０３−２，１４０３−３，１４０３−４毎のスイッチＳＷ１〜ＳＷ４に対しそれらの開閉を制御するサンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮを各供給する。
図１５は、図１４のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
図１４のサンプリング制御部１４０４が発する各サンプリングサンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮは、何れも周波数がfloであって、図１５に示されたように、デューティ比２５パーセント、且つ、ＬＯＩＰからＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮの順に位相が順次各９０度遅延している。
【０００５】
電流信号生成回路１４０１による受信ＲＦ信号（入力信号）の周波数に対応した周波数の電流信号Iinは、負荷回路１４０２に並列接続されたサンプリング部１４０３においてサンプリングされ、二つの信号sin(2πfrf・t)およびsin(2πflo・t)の積が出力される。
即ち、この出力は次式の如く表される：
sin(2πfrf・t)×sin(2πflo・t)=1/2[cos{2π(frf-flo)・t}−cos{2π(frf+flo)・t}]
この結果、周波数frf+floと|frf-flo|との二つの周波数を持つ４相出力が得られる。即ち、これらの出力がサンプリング部１４０３におけるミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４として出力される信号である。
【０００６】
図１４０のサンプリング回路１４０３の各出力信号は図１６の波形図の如く表される。
図１６（ａ）は、入力電流信号Iin、サンプリングパルスＬＯＩＰ、および、ミキシング出力信号ＯＵＴ１のタイミング関係を表している。
図１６（ｂ）は、入力電流信号Iin、サンプリングパルスＬＯＱＰ、および、ミキシング出力信号ＯＵＴ２のタイミング関係を表している。
図１６（ｃ）は、入力電流信号Iin、サンプリングパルスＬＯＩＮ、および、ミキシング出力信号ＯＵＴ３のタイミング関係を表している。
図１６（ｄ）は、入力電流信号Iin、サンプリングパルスＬＯＱＮ、および、ミキシング出力信号ＯＵＴ４のタイミング関係を表している。
【０００７】
図１４〜図１６を参照して既述のようなサンプリングミキサ回路では、単相の入力信号に対応する４相のミキシング出力信号得るには、周波数が一定でデューティ比２５パーセント且つ位相が順次各９０度遅延し４相のサンプリングパルスが必要となる。
このようなサンプリングパルスを得る手法として、ローカル信号（ＬＯ信号）の２倍の周波数を用いて擬似的にデューティ比２５パーセントの信号を生成する技術（所謂２ＬＯ−ＬＯ方式）が知られている（例えば、非特許文献１参照）。
【先行技術文献】
【非特許文献】
【０００８】
【非特許文献１】An Integrated Closed-Loop Polar Transmitter with Saturation Prevention and Low-IF Receiver for Quad-Band GPRS/EDGE(ISSCC2009)
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、非特許文献１所載のような２ＬＯ−ＬＯ方式を適用したサンプリングミキサ回路では、ＬＯ信号の他にその２倍の周波数の信号を必要とし、この２倍の周波数の信号でサンプリング部のスイッチを駆動する必要がある。従って、通例の如く集積回路として構成されるこの種の回路において、スイッチを構成するＭＯＳトランジスタ（そのゲート容量）を高い周波数（ＬＯ信号の２倍の周波数）で駆動することから必然的に大きな電力が必要とされるといった課題がある。
【００１０】
また一方、この種の単相入力−４相出力のサンプリングミキサ回路において、各キャパシタ間での短絡を回避するためにはデューティ比２５パーセントの信号が必要であるが、このようなデューティ比の小さいサンプリングパルスを得るためには高い周波数域においても正規の動作が保証される高価なデジタル回路が必要とされるといった課題がある。
本発明は上述のような従来の技術課題に鑑みてなされたものであり、サンプリングパルスの周波数を高めたりデューティ比を特別に絞り込むことなく実効的にデューティ比の小さいサンプリングパルスを得ることができ、従って、高域までの周波数特性に関する要求水準が緩和されたサンプリングミキサ回路を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述のような課題を解決するべく、ここに次に列記するような技術を提案する。
（１）入力信号の周波数に対応した周波数の電流信号を生成する電流信号生成回路と、
前記電流信号生成回路の該電流信号に応じた電圧降下を生起させる負荷回路と、
前記負荷回路に対してそれぞれ所定のタイミングで並列に接続され各自己の充電電圧を複数相のうちの各一相のミキシング出力信号として出力する複数のキャパシタと、
複数相のサンプリングパルスによってオン状態とオフ状態とが選択的に設定される第１スイッチおよび第２スイッチの直列接続回路をそれぞれ含み前記複数のキャパシタを前記負荷回路に対してそれぞれ前記所定のタイミングで並列に接続するように導通状態と遮断状態とが切換わる複数の電流パスと、
前記複数の各電流パスを相互に所定の位相差で順次周期的に導通状態に設定すると共に当該電流パス毎の第１スイッチおよび第２スイッチを相互に所定の位相差でオン状態に設定することによって、前記各電流パスにおける導通状態の繰り返しに関するデューティ比が前記サンプリングパルスのデューティ比よりも小さくなる前記複数相のサンプリングパルスを各対応する前記第１スイッチおよび第２スイッチに供給するサンプリング制御部と、
を備えていることを特徴とするサンプリングミキサ回路。
【００１２】
上記（１）のサンプリングミキサ回路では、電流信号生成回路によって、入力信号の周波数に対応した周波数の電流信号を生成する。また、負荷回路によって、前記電流信号生成回路の出力である信号電流に応じた電圧降下を生起させる。また、前記負荷回路に対してそれぞれ所定のタイミングで並列に接続される複数のキャパシタによって、これらキャパシタの充電電圧を複数相のうちの各一相のミキシング出力信号として出力する。更に、複数相のサンプリングパルスによってオン状態とオフ状態とが選択的に設定される第１スイッチおよび第２スイッチの直列接続回路をそれぞれ含みその導通状態と遮断状態とを切換わる複数の電流パスによって、前記複数のキャパシタを前記負荷回路に対してそれぞれ前記所定のタイミングで並列に接続する。更にまた、サンプリング制御部が、前記複数の各電流パスを相互に所定の位相差で順次周期的に導通状態に設定すると共に当該電流パス毎の第１スイッチおよび第２スイッチを相互に所定の位相差でオン状態に設定することによって、前記各電流パスにおける導通状態の繰り返しに関するデューティ比が前記サンプリングパルスのデューティ比よりも小さくなる前記複数相のサンプリングパルスを各対応する前記第１スイッチおよび第２スイッチに供給する。
【００１３】
（２）前記複数の各一の電流パスは、前記第１スイッチおよび第２スイッチのうちの何れかを他の電流パスと共通にして構成されていることを特徴とする（１）のサンプリングミキサ回路。
上記（２）のサンプリングミキサ回路では、（１）のサンプリングミキサ回路において特に、前記複数の各一の電流パスは、前記第１スイッチおよび第２スイッチのうちの何れかを他の電流パスと共通にして構成されている。このため、該共通に適用して構成されている何れかのスイッチについてはその個数が削減され、集積回路におけるスイッチ１個当りの実装面積を該削減された個数に応じて大きくすることが可能になり、全体としてスイッチ回路のオン抵抗を抑制した損失の少ないサンプリングミキサ回路を実現することが可能になる。
【００１４】
（３）前記複数の各一の電流パスに対して当該一の電流パスと導通状態の繰り返し周波数および位相が等しい補助電流パスがそれぞれ並列に設けられていることを特徴とする（１）のサンプリングミキサ回路。
上記（３）のサンプリングミキサ回路では、（１）のサンプリングミキサ回路において特に、前記複数の各一の電流パスに対して当該一の電流パスと導通状態の繰り返し周波数および位相が等しい補助電流パスがそれぞれ並列に設けられている。このため、電流パスのオン抵抗を低減することができ、全体として損失の少ないサンプリングミキサ回路を実現することが可能になる。
【００１５】
（４）前記サンプリング制御部は、前記サンプリングパルスとしてデューティ比５０パーセントの矩形波を生成することを特徴とする（１）のサンプリングミキサ回路。
上記（４）のサンプリングミキサ回路では、（１）のサンプリングミキサ回路において特に、前記サンプリング制御部は、前記サンプリングパルスとしてデューティ比５０パーセントの矩形波を生成する。このため、デューティ比が相対的に小さい（例えば２５パーセント）サンプリングパルスを生成する場合に比し、高周波域の特性に係る要求水準が緩和される。
【００１６】
（５）前記キャパシタおよび電流パスの数は各４であり、前記サンプリング制御部は、各９０度の位相差を有する４相の前記サンプリングパルスを生成することを特徴とする（１）のサンプリングミキサ回路。
上記（５）のサンプリングミキサ回路では、（１）のサンプリングミキサ回路において特に、前記キャパシタおよび電流パスの数は各４であり、前記サンプリング制御部は、順次各９０度の位相差を有する４相の前記サンプリングパルスを生成する。このため、順次各９０度の位相差を有する４相の前記サンプリングパルスを適用して単相の入力信号から４相のミキシング出力信号を得ることができる。
【００１７】
（６）前記電流信号生成回路は低雑音増幅器を含むことを特徴とする（１）のサンプリングミキサ回路。
上記（６）のサンプリングミキサ回路では、（１）のサンプリングミキサ回路において特に、前記電流信号生成回路は低雑音増幅器を含む構成である。このため、低ノイズ特性を得ることができる。
【発明の効果】
【００１８】
サンプリングパルスの周波数を高めたりデューティ比を特別に絞り込むことなく実効的にデューティ比の小さいサンプリングパルスを得ることができ、従って、高域までの周波数特性に関する要求水準が緩和されたサンプリングミキサ回路を実現することができる。
【図面の簡単な説明】
【００１９】
【図１】本発明の一つの実施の形態としてのサンプリングミキサ回路を表す図である。
【図２】図１のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
【図３】図１のサンプリングミキサ回路における各電流パス毎の、導通および遮断状態の切り換わりを表すタイミング図である。
【図４】本発明の他の実施の形態としてのサンプリングミキサ回路を表す図である。
【図５】図４のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
【図６】図４のサンプリングミキサ回路における各電流パス毎の、導通および遮断状態の切り換わりを表すタイミング図である。
【図７】本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
【図８】図７のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
【図９】図７のサンプリングミキサ回路における各電流パス毎の、導通および遮断状態の切り換わりを表すタイミング図である。
【図１０】図７の実施の形態の或る期間における回路の状態を該当するスイッチのオン抵抗を抵抗の回路記号で表した等価回路である。
【図１１】本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
【図１２】本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
【図１３】図１２のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
【図１４】従来のサンプリングミキサ回路を例示する図である。
【図１５】図１４のサンプリングミキサ回路におけるサンプリング制御部が発する各サンプリングパルスを表す波形図である。
【図１６】図１４のサンプリングミキサ回路の各出力信号を表す図である。
【発明を実施するための形態】
【００２０】
以下、図面を参照して本発明の実施の形態について詳述することにより本発明を明らかにする。
図１は、本発明の一つの実施の形態としてのサンプリングミキサ回路を表す図である。
図１において、サンプリングミキサ回路１１０は、電流信号生成回路１１１と、負荷回路１１２と、サンプリング部１１３と、サンプリング制御部１１４とを備えている。
電流信号生成回路１１１は、例えば、受信ＲＦ信号である入力信号の周波数に対応した周波数の電流信号を生成する電流源である。
また、負荷回路１１２は、電流信号生成回路の出力電流に応じた電圧降下を生起させる負荷となる回路である。
【００２１】
更に、サンプリング部１１３は、負荷回路１１２に対してそれぞれ所定のタイミングで並列に接続され各自己の充電電圧を複数相（本例では４相）のうちの各一相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４として出力する複数（本例では４つ）のキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４と、これら複数のキャパシタＣ１〜Ｃ４を負荷回路１４２に対してそれぞれ所定のタイミングで並列に接続するように導通状態と遮断状態とが切換わる複数（本例では４つ）の電流パス１１３−１，１１３−２，１１３−３，１１３−４を含んでいる。
【００２２】
そして、各電流パス１１３−１，１１３−２，１１３−３，１１３−４は、各対応する第１スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７と、これら第１スイッチに各対応する第２スイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８との直列接続回路をそれぞれ含んでいる。
また、サンプリング制御部１１４は、各電流パス１１３−１，１１３−２，１１３−３，１１３−４毎の各対応する第１スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７と、これら第１スイッチに各対応する第２スイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８に対しそれらの開閉を制御するサンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮを各供給する。第１スイッチＳＷ１，ＳＷ３，ＳＷ５，ＳＷ７、および、第２スイッチＳＷ２，ＳＷ４，ＳＷ６，ＳＷ８は、それぞれ、サンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮのＨ期間でオン、Ｌ期間でオフとなる。
【００２３】
図２は、図１のサンプリングミキサ回路１１０におけるサンプリング制御部１１４が発する各サンプリングパルスを表す波形図である。
図１のサンプリング制御部１１４が発する各サンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮは、何れも周波数がflo（第１の周波数）であって、図２に示されたように、デューティ比５０パーセント、且つ、ＬＯＩＰからＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮの順に位相が順次各９０度遅延している。
【００２４】
図３は、図１のサンプリングミキサ回路１１０における各電流パス１１３−１，１１３−２，１１３−３，１１３−４毎の、導通（オン）および遮断（オフ）の状態の切り換わりを表すタイミング図である。図３に示されたとおり、電流パス１１３−１は、第１スイッチＳＷ１および第２スイッチＳＷ２がオンの期間Ｔ１に導通状態となり、それ以外の期間Ｔ２，Ｔ３，Ｔ４は遮断状態を維持する。同様に、電流パス１１３−２は、第１スイッチＳＷ３および第２スイッチＳＷ４がオンの期間Ｔ２に導通状態となり、それ以外の期間Ｔ１，Ｔ３，Ｔ４は遮断状態を維持する。また、電流パス１１３−３は、第１スイッチＳＷ５および第２スイッチＳＷ６がオンの期間Ｔ３に導通状態となり、それ以外の期間Ｔ１，Ｔ２，Ｔ４は遮断状態を維持する。更に、電流パス１１３−４は、第１スイッチＳＷ７および第２スイッチＳＷ８がオンの期間Ｔ４に導通状態となり、それ以外の期間Ｔ１，Ｔ２，Ｔ３は遮断状態を維持する。
【００２５】
この結果、各電流パス１１３−１，１１３−２，１１３−３，１１３−４は、それぞれデューティ比５０パーセントのパルス信号で駆動されながら、それらの導通状態に関する繰り返しのデューティ比は、実効的に、デューティ比２５パーセントのサンプリングパルスに同期させて各電流パス１１３−１，１１３−２，１１３−３，１１３−４を導通させるように駆動した場合に相当する小さいものとなる。
【００２６】
図１のサンプリングミキサ回路１１０では、サンプリング部１１３の各電流パス１１３−１，１１３−２，１１３−３，１１３−４が図３に表されたように周期的に導通し、これらの導通期間毎に各対応するキャパシタＣ１〜Ｃ４を充電することによって入力ＲＦ信号（周波数frf）をサンプリングして、周波数frf±flo、且つ、位相が順次各９０度遅延した４相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４が得られる。
【００２７】
この場合、上述のように各電流パス１１３−１，１１３−２，１１３−３，１１３−４が図３に表されたように小さいデューティ比で周期的に導通する。従って、サンプリング回路１４３におけるサンプリング動作の過程で、各キャパシタＣ１〜Ｃ４の何れの間でも短絡が生じることがない。このため損失が少なく、高い利得が得られ、また、低ノイズの特性が得られる。更にまた、サンプリングパルスとしてデューティ比２５パーセントのものを生成させる必要がなく、サンプリングパルスを発生させる回路部に対する高周波特性に関する要求水準が緩和される。
また、デューティ比２５パーセントのサンプリングパルスは周波数変換後の信号に対してカットオフ周波数Fc=1/(２πZ×4C)を持つ。このカットオフ特性により周波数変換と同時に受信感度劣化を引き起こす妨害波除去を行うことができるが、その容量のサイズを４分の１に抑制することができる。
【００２８】
図４は、本発明の他の実施の形態としてのサンプリングミキサ回路を表す図である。
図４において、サンプリングミキサ回路１４０は、電流信号生成回路１４１と、負荷回路１４２と、サンプリング部１４３と、サンプリング制御部１４４とを備えている。
電流信号生成回路１４１は、例えば、受信ＲＦ信号である入力信号の周波数に対応した周波数の電流信号を生成する電流源である。
また、負荷回路１４２は、電流信号生成回路の出力電流に応じた電圧降下を生起させる負荷となる回路である。
【００２９】
更に、サンプリング部１４３は、負荷回路１４２に対してそれぞれ所定のタイミングで並列に接続され各自己の充電電圧を複数相（本例では４相）のうちの各一相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４として出力する複数（本例では４つ）のキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４と、これら複数のキャパシタＣ１〜Ｃ４を負荷回路１４２に対してそれぞれ所定のタイミングで並列に接続するように導通状態と遮断状態とが切換わる複数（本例では４つ）の電流パス１４３−１，１４３−２，１４３−３，１４３−４を含んでいる。
【００３０】
そして電流パス１４３−１は第１スイッチＳＷ１１と第２スイッチＳＷ２１との直列接続回路を含んでいる。また、電流パス１４３−２は第１スイッチＳＷ１２と第２スイッチＳＷ２１との直列接続回路を含んでいる。更に、電流パス１４３−３は第１スイッチＳＷ１３と第２スイッチＳＷ２２との直列接続回路を含んでいる。更にまた、電流パス１４３−４は第１スイッチＳＷ１４と第２スイッチＳＷ２２との直列接続回路を含んでいる。
【００３１】
上述のとおり、電流パス１４３−１および電流パス１４３−２は、それらにおける第２スイッチＳＷ２１を共通にして構成されている。また、電流パス１４３−３および電流パス１４３−４は、それらにおける第２スイッチＳＷ２２を共通にして構成されている。
また、サンプリング制御部１４４は、各電流パス１４３−１，１４３−２，１４３−３，１４３−４毎の各対応する第１スイッチＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４と、これら第１スイッチＳＷ１１，ＳＷ１２に対応する第２スイッチＳＷ２１、また、第１スイッチＳＷ１３，ＳＷ１４に対応する第２スイッチＳＷ２２に対し、それらの開閉を制御するサンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮを各供給する。
【００３２】
この実施の形態では、より具体的には、第１スイッチＳＷ１１およびＳＷ１３に対してサンプリングパルスＬＯＩＰを供給する。また、１スイッチＳＷ１２およびＳＷ１４に対してサンプリングパルスＬＯＩＮを供給する。図５を参照して確認されるとおり、これらサンプリングパルスＬＯＩＰおよびＬＯＩＮは、１８０度の位相差を有する。また第２スイッチＳＷ２１に対してサンプリングパルスＬＯＱＮを供給し、第２スイッチＳＷ２２に対してはサンプリングパルスＬＯＱＰを供給する。これらサンプリングパルスＬＯＱＮおよびＬＯＱＰは１８０度の位相差を有する。
【００３３】
第１スイッチＳＷ１１，ＳＷ１２，ＳＷ１３，ＳＷ１４、および、第２スイッチＳＷ２１，ＳＷ２２は、それらに対して上述の如く供給されるサンプリングパルスのＨ期間でオン、Ｌ期間でオフとなる。
図５は、図４のサンプリングミキサ回路１４０におけるサンプリング制御部１４４が発する各サンプリングパルスを表す波形図である。図５を参照して明らかなとおり、サンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮは、何れもデューティ比５０パーセントの矩形波であり、サンプリングパルスＬＯＩＰ以降順次各９０度位相が遅延している。尚、サンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮは何れも周波数がflo（第１の周波数）である。
【００３４】
図６は、図４のサンプリングミキサ回路１４０における各電流パス１４３−１，１４３−２，１４３−３，１４３−４毎の、導通（オン）および遮断（オフ）の状態の切り換わりを表すタイミング図である。
図６に示されたとおり、電流パス１４３−１は、第１スイッチＳＷ１１および第２スイッチＳＷ２１がオンの期間Ｔ１に導通状態となり、それ以外の期間Ｔ２，Ｔ３，Ｔ４は遮断状態を維持する。
また、電流パス１４３−３は、第１スイッチＳＷ１３および第２スイッチＳＷ２２がオンの期間Ｔ２に導通状態となり、それ以外の期間Ｔ１，Ｔ３，Ｔ４は遮断状態を維持する。
【００３５】
更に、電流パス１４３−４は、第１スイッチＳＷ１４および第２スイッチＳＷ２２がオンの期間導Ｔ３に通状態となり、それ以外の期間Ｔ１，Ｔ２，Ｔ４は遮断状態を維持する。
更にまた、電流パス１４３−２は、第１スイッチＳＷ１２および第２スイッチＳＷ２１がオンの期間Ｔ４に導通状態となり、それ以外の期間Ｔ１，Ｔ２，Ｔ３は遮断状態を維持する。
この結果、各電流パス１４３−１，１４３−２，１４３−３，１４３−４は、それぞれデューティ比５０パーセントのパルス信号で駆動されながら、それらの導通状態に関する繰り返しのデューティ比は、実効的に、デューティ比２５パーセントのサンプリングパルスに同期させて各電流パス１４３−１，１４３−２，１４３−３，１４３−４を導通させるように駆動した場合に相当する小さいものとなる。
【００３６】
図４のサンプリングミキサ回路１４０では、サンプリング部１４３の各電流パス１４３−１，１４３−２，１４３−３，１４３−４が図６に表されたように周期的に導通し、これらの導通期間毎に各対応するキャパシタＣ１〜Ｃ４を充電することによって入力ＲＦ信号（周波数frf）をサンプリングして、周波数frf±flo、且つ、位相が順次各９０度遅延した４相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４が得られる。
【００３７】
この場合、上述のように各電流パス１４３−１，１４３−２，１４３−３，１４３−４が図６に表されたように小さいデューティ比で周期的に導通する。従って、サンプリング回路１４３におけるサンプリング動作の過程で、各キャパシタＣ１〜Ｃ４の何れの間でも短絡が生じることがない。このため損失が少なく、高い利得が得られ、また、低ノイズの特性が得られる。更にまた、サンプリングパルスとしてデューティ比２５パーセントのものを生成させる必要がなく、サンプリングパルスを発生させる回路部に対する高周波特性に関する要求水準が緩和される。
【００３８】
また、デューティ比２５パーセントのサンプリングパルスは周波数変換後の信号に対してカットオフ周波数Fc=1/(２πZ×4C)を持つ。このカットオフ特性により周波数変換と同時に受信感度劣化を引き起こす妨害波除去を行うことができるが、その容量のサイズを４分の１に抑制することができる。
更に、図４の実施の形態では、既述のように、複数の各一の電流パス１４３−１，１４３−２，１４３−３，１４３−４は、第１スイッチおよび第２スイッチのうち第２スイッチを他の電流パスと共通にして構成されている。このため、該共通に適用して構成されている第２スイッチ（ＳＷ２１，ＳＷ２２）についてはその個数が削減され、集積回路におけるスイッチ１個当りの実装面積を該削減された個数に応じて大きくすることが可能になり、全体としてスイッチ回路のオン抵抗を抑制した損失の少ないサンプリングミキサ回路を実現することが可能になる。
【００３９】
図１の実施の形態との比較においては、スイッチのオン抵抗の合計がRsw+Rsw=2Rswであるのに対し、図４の実施の形態ではRsw＋Rsw/2＝3Rsw/2に低減することができる。従って、同じスイッチ駆動能力をもつサンプリングパルスを用いた場合、図４の実施の形態では図１の実施形態に比し高ゲイン且つ低ノイズ化を実現することができる。
図７は、本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
【００４０】
図７において、サンプリングミキサ回路１７０は、電流信号生成回路１７１と、負荷回路１７２と、サンプリング部１７３と、サンプリング制御部１７４と補助サンプリング部１７５を備えている。サンプリングミキサ回路１７０におけるこれら電流信号生成回路１７１、負荷回路１７２、サンプリング部１７３、および、サンプリング制御部１７４は、図４を参照して既述のサンプリングミキサ回路１４０における電流信号生成回路１４１、負荷回路１４２、サンプリング部１４３、および、サンプリング制御部１４４と相似的な構成を有している。
このため、図７において、サンプリングミキサ回路１７０のサンプリング部１７３における各電流パスおよびこれら電流パスの各第１および第２スイッチについては図４におけると同様の符号を附して示し、既述の対応部に関する説明を援用する。
【００４１】
しかしながら、図７の実施の形態では、図４の構成に加えて、補助サンプリング部１７５が設けられている。この補助サンプリング部１７５はサンプリング部１７３における各電流パス１４３−１，１４３−２，１４３−３，１４３−４に各対応して並列接続された補助電流パス１７５−１，１７５−３，１７５−２，１７５−４を有する。この補助電流パス１７５−１は第１スイッチＳＷ３１と第２スイッチＳＷ４１との直列接続回路を含んでいる。また、電流パス１７５−３は第１スイッチＳＷ３２と第２スイッチＳＷ４１との直列接続回路を含んでいる。更に、電流パス１７５−２は第１スイッチＳＷ３３と第２スイッチＳＷ４２との直列接続回路を含んでいる。更にまた、電流パス１７５−４は第１スイッチＳＷ３４と第２スイッチＳＷ４２との直列接続回路を含んでいる。
【００４２】
上述のとおり、補助電流パス１７５−１および補助電流パス１７５−３は、それらにおける第２スイッチＳＷ４１を共通にして構成されている。また、電流パス１７５−２および電流パス１７５−４は、それらにおける第２スイッチＳＷ４２を共通にして構成されている。
図８は、サンプリング制御部１７４から発せられるサンプリングパルスを表す波形図である。図８より容易に理解されるとおり、図７の実施の形態におけるサンプリング制御部１７４から発せられる４相のサンプリングパルスＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮは、何れも周波数がflo（第１の周波数）でデューティ比５０パーセントの矩形波であり、図２および図５と同様にサンプリングパルスＬＯＩＰ以下順次各９０度位相が遅延している。
【００４３】
図９は、図７のサンプリングミキサ回路における各電流パス毎の、導通および遮断状態の切り換わりを表すタイミング図である。
サンプリング部１７３の各電流パス１４３−１，１４３−２，１４３−３，１４３−４には、既述のように対応した補助電流パス１７５−１，１７５−３，１７５−２，１７５−４が並列接続され、これら並列接続された電流パスの各組ではそれらにおける導通（オン）および遮断（オフ）のタイミングが同期している。
【００４４】
図７のサンプリングミキサ回路１７０では、サンプリング部１７３の各電流パス１４３−１，１４３−２，１４３−３，１４３−４が図９に表されたように周期的に導通し、これに伴なって、これらに並列接続された各対応する補助電流パス１７５−１，１７５−３，１７５−２，１７５−４も同期して周期的に導通する。
これらの導通期間毎に各対応するキャパシタＣ１〜Ｃ４を充電することによって入力ＲＦ信号（周波数frf）をサンプリングして、周波数frf±flo、且つ、位相が順次各９０度遅延した４相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４が得られる。
【００４５】
この場合、上述のように各電流パス１４３−１，１４３−２，１４３−３，１４３−４が図６に表されたように小さいデューティ比で周期的に導通する。従って、サンプリング回路１４３におけるサンプリング動作の過程で、各キャパシタＣ１〜Ｃ４の何れの間でも短絡が生じることがない。このため損失が少なく、高い利得が得られ、また、低ノイズの特性が得られる。更にまた、サンプリングパルスとしてデューティ比２５パーセントのものを生成させる必要がなく、サンプリングパルスを発生させる回路部に対する高周波特性に関する要求水準が緩和される。
【００４６】
また、デューティ比２５パーセントのサンプリングパルスは周波数変換後の信号に対してカットオフ周波数Fc=1/(２πZ×4C)を持つ。このカットオフ特性により周波数変換と同時に受信感度劣化を引き起こす妨害波除去を行うことができるが、その容量のサイズを４分の１に抑制することができる。
更に、図７の実施の形態では、既述のように、複数の各一の電流パス１４３−１，１４３−２，１４３−３，１４３−４は、第１スイッチおよび第２スイッチのうち第２スイッチを他の電流パスと共通にして構成されている。またこの点は、補助電流パス１７５−１，１７５−３，１７５−２，１７５−４について同様である。
【００４７】
このため、該共通に適用して構成されている第２スイッチ（ＳＷ２１，ＳＷ２２；ＳＷ４１，ＳＷ４２）についてはその個数が削減され、集積回路におけるスイッチ１個当りの実装面積を該削減された個数に応じて大きくすることが可能になり、全体としてスイッチ回路のオン抵抗を抑制した損失の少ないサンプリングミキサ回路を実現することが可能になる。
ここで、図７のサンプリング部１７３を駆動するサンプリングパルス信号のスイッチ駆動能力が、図１の実施の形態におけるサンプリングパルス信号のスイッチ駆動能力同じであるとすると、図７の構成では、図１に対しスイッチの数が３／２倍になっているためスイッチサイズは２／３倍となりオン抵抗は3/2Rswとなる。
【００４８】
図１０は、図７の実施の形態における期間Ｔ１における回路状態を該当する各スイッチのオン抵抗を抵抗の回路記号で表した等価回路である。
期間Ｔ１において電流信号はキャパシタＣ１にのみ積分されるが、この時オン抵抗の合計は(3/2Rsw＋3/2Rsw)/2=3/2Rswとなり、図４の実施の形態と同等になる。よって同じスイッチ駆動能力をもつサンプリングパルス信号を用いた場合、図７の実施の形態では、図４の実施の形態と同等のノイズ特性、ゲイン特性を実現することができる。
【００４９】
一方、図７の実施の形態において、ＳＷ２１を駆動するサンプリングパルスＬＯＱＮは寄生容量によって第１スイッチと第２スイッチとの接続中点である中間ノードＡに漏れ込む。このため、ノードＡではサンプリング周波数floの信号が発生した場合、その信号はサンプリングパルスＬＯＩＰで駆動されるＳＷ１１やＬＯＩＮで駆動されるＳＷ１２によって再度サンプリングされることにより、出力ＤＣオフセットを生じる。
本実施の形態では、サンプリング部１７４に対して、サンプリングパルスのＩ相およびＱ相と第１スイッチおよび第２スイッチとの対応関係を反転させた補助サンプリング部１７５を附設することにより、サンプリング部１７４で発生した出力のＤＣオフセットを補助サンプリング部１７５でキャンセルすることができる。
【００５０】
図１１は、本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
図１１において、サンプリングミキサ回路１１００は、電流信号生成回路１１０１と、負荷回路１１０２と、サンプリング部１１０３と、サンプリング制御部１１０４と、補助サンプリング部１１０５を備えている。サンプリングミキサ回路１１００におけるこれら各部のうち、負荷回路１１０２、サンプリング部１１０３、サンプリング制御部１１０４、および、補助サンプリング部１１０５は、図７を参照して既述のサンプリングミキサ回路１７０における負荷回路１７２、サンプリング部１７３、サンプリング制御部１７４、および、補助サンプリング部１７５と相似的な構成を有している。
【００５１】
このため、図１１において、サンプリングミキサ回路１１００のサンプリング部１１０３、および、補助サンプリング部１１０５における各電流パスおよびこれら電流パスの各第１および第２スイッチについては図７におけると同様の符号を附して示し、既述の対応部に関する説明を援用する。
しかしながら、図１１のサンプリングミキサ回路１１００では、図７のサンプリングミキサ回路１７０におけるような通常の電流源回路を電流信号生成回路１７１として適用するに替えて、特に、低雑音増幅器ＬＮＡを適用している。このＬＮＡは整合回路と電流源トランジスタＴＲ１と、カスコードトランジスタＴＲ２とを含んで構成される。トランジスタＴＲ１のゲート端子は整合回路に、ドレイン端子はトランジスタＴＲ２のソース端子に、ソース端子はインダクタンスＬ１を直列に介し接地されている。また、トランジスタＴＲ２のゲート端子は所定の直流レベルにバイアスされ、ドレイン端子は負荷回路１１０２（従って、サンプリング部１１０３および補助サンプリング部１１０５の各負極側）に接続されている。受信ＲＦ信号（周波数frf）を電流に変換する低雑音増幅器ＬＮＡにおいて生成した低ノイズ電流をサンプリングすることで周波数frf±flo、且つ、位相が順次各９０度遅延した４相のミキシング出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４が得られる。
【００５２】
低雑音増幅器ＬＮＡで生成されたＲＦ電流信号は低ノイズ特性を有するため、これを用いてサンプリング部１１０３を動作させることによりサンプリングミキサ回路として一層低ノイズ化が図られる。また負荷回路１１０２とサンプリング部１１０３の容量で決まる遮断周波数を適切に選ぶことにより、図１１のノードＡ（電流信号生成回路１１０１とサンプリング部１１０３との接続部）において不要信号による電圧振幅を抑えることができるため不要波に対して強い特性を得ることができる。
【００５３】
図１２は、本発明の更に他の実施の形態としてのサンプリングミキサ回路を表す図である。
図１２のサンプリングミキサ回路１２００は、電流信号生成回路１２０１と、負荷回路１２０２と、サンプリング部１２０３と、サンプリング制御部１２０４とを備えている。これらの構成要素のうち、電流信号生成回路１２０１は図１１について既述のものと略同様の低雑音増幅器（ＬＮＡ）である。また、負荷回路１２０２も、既述の各例におけるものと同様である。
【００５４】
しかしながら、図１を参照して既述のサンプリングミキサ回路１１０が単相の入力信号から４相のミキシング出力信号を得るものであったのに対し、このサンプリングミキサ回路１２００は、単相の入力信号から８相のミキシング出力信号を得るように構成されている。
図１のサンプリングミキサ回路１１０では電流パスのスイッチを駆動させるサンプリングパルスは、９０度ずつ位相がずれＬＯＩＰ，ＬＯＱＰ，ＬＯＩＮ，ＬＯＱＮなる４相のパルス信号であった。これを応用して４５度ずつ位相がずれた８相のサンプリングパルスや、２２．５度ずつ位相がずれた１６相のサンプリングパルス等を用いて、直列に接続された第１スイッチおよび第２スイッチを駆動することにより多位相の出力を実現することができる。
【００５５】
図１２の実施の形態は、それらのうち８相のミキシング出力信号を得るサンプリングミキサ回路の例である。
図１２において、サンプリング部１２０３の各キャパシタＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８に各対応して、電流パス１２０３−１，１２０３−２，１２０３−３，１２０３−４，１２０３−５，１２０３−６，１２０３−７，１２０３−８が設けられている。電流パス１２０３−１，１２０３−２，１２０３−３，１２０３−４，１２０３−５，１２０３−６，１２０３−７，１２０３−８は、それらの導通によって各対応するキャパシタＣ１，Ｃ２，Ｃ３，Ｃ４，Ｃ５，Ｃ６，Ｃ７，Ｃ８が負荷回路１２０２に並列に接続される。
【００５６】
電流パス１２０３−１は、第１スイッチＳＷ１−１と第２スイッチＳＷ２−１との直列接続回路を含む。また、電流パス１２０３−２は、第１スイッチＳＷ１−２と第２スイッチＳＷ２−２との直列接続回路を含む。これ以降の各電流パス１２０３−３，１２０３−４，１２０３−５，１２０３−６，１２０３−７，１２０３−８も図１２に表記の如く、同様に、各対応する第１スイッチと第２スイッチとの直列接続回路を含む。
【００５７】
図１３は、図１２のサンプリングミキサ回路１２００におけるサンプリング制御部１２０４が発する各サンプリングパルスを表す波形図である。図１３に示されたとおり、これらのサンプリングパルスはデューティ比が５０パーセントで、順次各４５度の位相差を有する８相のパルス信号である。
図１２のサンプリングミキサ回路１２００におけるサンプリング部１２０３の、電流パス１２０３−１は、期間Ｔ１において、第１スイッチＳＷ１−１と第２スイッチＳＷ２−１との直列接続回路がサンプリングパルスＬＯ１およびＬＯ６によって導通となうように制御される。以下同様に、図１３において同種のハッチングで示すサンプリングパルスが第１スイッチＳＷ１−１と第２スイッチＳＷ２−１との直列接続回路に供給された電流パスが順次導通し、サンプリングが行われる。
【００５８】
結果的に、このサンプリングミキサ回路１２００では、そのサンプリング部１２０３において、各電流パス１２０３−１，１２０３−２，１２０３−３，１２０３−４，１２０３−５，１２０３−６，１２０３−７，１２０３−８は、各第１スイッチおよび第２スイッチの直列接続回路によって実効的にデューティ比１２．５パーセントでのサンプリングが行われる。
【００５９】
同様にして１６相のサンプリングパルスでは実効的にデューティ比６．２５パーセントでのサンプリングが行われる。
上述のように小さいデューティ比が得られるため、各キャパシタ間での短絡が有効に回避されるため、高利得且つ低ノイズ特性を得ることができる。
また各デューティ比を得るためのサンプリングパルスは周波数変換後の信号に対してカットオフ周波数Fc=1/(２πZ×100/デューティ比［パーセント］×C)を持つ。このため、周波数変換と同時に受信感度劣化を引き起こす妨害波除去を行うことができ、且つ、その容量のサイズを1/(100/デューティ比［パーセント］)に抑えることができる。
【符号の説明】
【００６０】
１１０，１４０，１７０，１１００，１２００………………サンプリングミキサ回路
１１１，１４１，１７１，１１０１，１２０１………………電流信号生成回路
１１２，１４２，１７２，１１０２，１２０２………………負荷回路
１１３−１，１１３−２，１１３−３，１１３−４…………電流パス
１４３−１，１４３−２，１４３−３，１４３−４…………電流パス
１７５−１，１７５−２，１７５−３，１７５−４…………電流パス
１２０３−１，１２０３−２，１２０３−３，１２０３−４……電流パス
１２０３−５，１２０３−６，１２０３−７，１２０３−８……電流パス
１１４，１４４，１７４，１１０４，１２０４………………サンプリング制御部
【特許請求の範囲】
【請求項１】
入力信号の周波数に対応した周波数の電流信号を生成する電流信号生成回路と、
前記電流信号生成回路の出力電流に応じた電圧降下を生起させる負荷回路と、
前記負荷回路に対してそれぞれ所定のタイミングで並列に接続され各自己の充電電圧を複数相のうちの各一相のミキシング出力信号として出力する複数のキャパシタと、
第１スイッチおよび第２スイッチの直列接続回路をそれぞれ含み前記複数のキャパシタを前記負荷回路に対してそれぞれ前記所定のタイミングで並列に接続するように導通状態と遮断状態とが切換わる複数の電流パスと、
前記各電流パス毎の第１スイッチおよび第２スイッチに対しそれらの開閉を制御するサンプリングパルスを各供給するサンプリング制御部と、
を有するサンプリングミキサ回路であって、
前記サンプリング制御部は、前記各電流パス毎に第１スイッチおよび第２スイッチに対応して各第１周波数であって所定の位相差を有し、且つ、前記各電流パス毎にその第１スイッチまたは第２スイッチの何れかに対応して所定の位相差を有する前記サンプリングパルスを各供給することによって、前記各電流パスにおける導通状態の繰り返しに関するデューティ比が前記第１の周波数のサンプリングパルスよりも小さいデューティ比となるように前記第１スイッチおよび第２スイッチの開閉を制御することを特徴とするサンプリングミキサ回路。
【請求項２】
前記複数の各一の電流パスは、前記第１スイッチおよび第２スイッチのうちの何れかを他の電流パスと共通にして構成されていることを特徴とする請求項１に記載のサンプリングミキサ回路。
【請求項３】
前記複数の各一の電流パスに対して当該一の電流パスと導通状態の繰り返し周波数および位相が等しい補助電流パスがそれぞれ並列に設けられていることを特徴とする請求項１に記載のサンプリングミキサ回路。
【請求項４】
前記サンプリング制御部は、前記サンプリングパルスとしてデューティ比５０パーセントの矩形波を生成することを特徴とする請求項１に記載のサンプリングミキサ回路。
【請求項５】
前記キャパシタおよび電流パスの数は各４であり、前記サンプリング制御部は、順次各９０度の位相差を有する４相の前記サンプリングパルスを生成することを特徴とする請求項１に記載のサンプリングミキサ回路。
【請求項６】
前記電流信号生成回路は低雑音増幅器を含むことを特徴とする請求項１に記載のサンプリングミキサ回路。
【請求項１】
入力信号の周波数に対応した周波数の電流信号を生成する電流信号生成回路と、
前記電流信号生成回路の出力電流に応じた電圧降下を生起させる負荷回路と、
前記負荷回路に対してそれぞれ所定のタイミングで並列に接続され各自己の充電電圧を複数相のうちの各一相のミキシング出力信号として出力する複数のキャパシタと、
第１スイッチおよび第２スイッチの直列接続回路をそれぞれ含み前記複数のキャパシタを前記負荷回路に対してそれぞれ前記所定のタイミングで並列に接続するように導通状態と遮断状態とが切換わる複数の電流パスと、
前記各電流パス毎の第１スイッチおよび第２スイッチに対しそれらの開閉を制御するサンプリングパルスを各供給するサンプリング制御部と、
を有するサンプリングミキサ回路であって、
前記サンプリング制御部は、前記各電流パス毎に第１スイッチおよび第２スイッチに対応して各第１周波数であって所定の位相差を有し、且つ、前記各電流パス毎にその第１スイッチまたは第２スイッチの何れかに対応して所定の位相差を有する前記サンプリングパルスを各供給することによって、前記各電流パスにおける導通状態の繰り返しに関するデューティ比が前記第１の周波数のサンプリングパルスよりも小さいデューティ比となるように前記第１スイッチおよび第２スイッチの開閉を制御することを特徴とするサンプリングミキサ回路。
【請求項２】
前記複数の各一の電流パスは、前記第１スイッチおよび第２スイッチのうちの何れかを他の電流パスと共通にして構成されていることを特徴とする請求項１に記載のサンプリングミキサ回路。
【請求項３】
前記複数の各一の電流パスに対して当該一の電流パスと導通状態の繰り返し周波数および位相が等しい補助電流パスがそれぞれ並列に設けられていることを特徴とする請求項１に記載のサンプリングミキサ回路。
【請求項４】
前記サンプリング制御部は、前記サンプリングパルスとしてデューティ比５０パーセントの矩形波を生成することを特徴とする請求項１に記載のサンプリングミキサ回路。
【請求項５】
前記キャパシタおよび電流パスの数は各４であり、前記サンプリング制御部は、順次各９０度の位相差を有する４相の前記サンプリングパルスを生成することを特徴とする請求項１に記載のサンプリングミキサ回路。
【請求項６】
前記電流信号生成回路は低雑音増幅器を含むことを特徴とする請求項１に記載のサンプリングミキサ回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１１−４４８０５（Ｐ２０１１−４４８０５Ａ）
【公開日】平成２３年３月３日（２０１１．３．３）
【国際特許分類】
【出願番号】特願２００９−１９０２１９（Ｐ２００９−１９０２１９）
【出願日】平成２１年８月１９日（２００９．８．１９）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
【公開日】平成２３年３月３日（２０１１．３．３）
【国際特許分類】
【出願日】平成２１年８月１９日（２００９．８．１９）
【出願人】（３０３０４６２７７）旭化成エレクトロニクス株式会社 (840)
【Ｆターム（参考）】
[ Back to top ]