【課題】ポジティブエッジの波形、ネガティブエッジの波形の少なくとも一方を調節可能なドライバ回路を提供する。
【解決手段】分岐回路１０は、送信すべき入力信号Ｓ_ＩＮを複数の経路１２に分岐する。各タイミング調節回路２０は、それぞれが対応する経路に分岐された送信すべき信号Ｓａのポジティブエッジおよびネガティブエッジの少なくとも一方に遅延を与える。合成出力回路３０は、複数のタイミング調節回路２０の出力信号Ｓｂを合成し、合成された信号Ｓ_ＯＵＴを伝送線路３に出力する。 （もっと読む）

【課題】電磁負荷を駆動する内燃機関制御装置において、電磁負荷の駆動周期が短い場合でも、該電磁負荷の故障診断精度を向上させ、ノイズに影響されない高速制御を安定して行う。
【解決手段】電磁負荷制御装置において、前記電圧異常を検出する手段をマスクするためのマスク手段を備え、前記マスク手段は、前記電圧異常の検出タイミングを、電磁負荷遮断と電磁負荷の通電とが繰り返される電磁負荷の通電開始タイミングに合わせて設定してあり、電磁負荷の通電遮断時より一定時間を内部タイマによってカウントすることにより、前記一定時間内に検出された電圧異常の誤検出をマスクするように構成する。 （もっと読む）

【課題】パワー素子にクランプ回路を接続してパワー素子の駆動端子に印加される電圧を所定電圧にクランプするに際し、スイッチング素子を駆動するための定電流の消費電流を削減できる負荷駆動装置を提供する。
【解決手段】クランプ回路５０は駆動端子４１に接続されており、ドライバ回路３０が駆動端子４１に定電流を流すことにより駆動端子４１に印加される電圧が所定電圧に達すると、駆動端子４１に印加される電圧を所定電圧にクランプする。また、ドライバ回路３０は、パワー素子４０の駆動端子４１に定電流を流すことでパワー素子４０をオン駆動する。さらに、ドライバ回路３０は、駆動端子４１に印加される電圧が所定電圧に達した後、駆動端子４１に流す定電流の電流量を、駆動端子４１に印加される電圧が所定電圧に達するまでに駆動端子４１に流す定電流の電流量よりも低減する可変定電流回路３２を備えている。 （もっと読む）

【課題】入力電圧範囲の大きな半導体スイッチ装置を提供する。
【解決手段】外部から入力される制御電圧に応じて第１端子および第２端子間を電気的に接続または切断するスイッチ装置であって、第１端子および第２端子の間にソースおよびドレインが接続され、当該スイッチ装置に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるメインスイッチと、制御電圧および入力電圧に応じて第１基準電圧を電圧シフトさせた駆動電圧をメインスイッチのゲートに供給する制御部と、を備えるスイッチ装置を提供する。 （もっと読む）

【課題】高周波信号の伝達経路における高調波特性を良好に維持しつつ、回路規模が縮小された高周波スイッチを提供する。
【解決手段】１つの送信ポート１０と、１つの受信ポート２０と、共通ポート３０と、送信側シリーズスイッチ４０と、送信側シャントスイッチ５０と、受信側シリーズスイッチ６０と、受信側シャントスイッチ７０とを有する。送信ポートは、送信信号を入力し、受信ポートは、受信信号を出力し、共通ポートは、送信信号を送信するか、または受信信号を受信する。送信側シリーズスイッチは、送信ポートと共通ポートとの間に接続され、送信側シャントスイッチは、送信ポートとグランドとの間に接続され、受信側シリーズスイッチは、受信ポートと共通ポートとの間に接続され、夫々のスイッチはボディコンタクト型ＦＥＴである。受信側シャントスイッチは、受信ポートとグランドとの間に接続され、フローティングボディ型ＦＥＴである。 （もっと読む）

【課題】制御部及びゲート駆動部によって消費される電力を抑制しつつ、負荷の起動時に突入電流を流しきることが可能な電子リレーを提供する。
【解決手段】商用電源６と負荷７に直列接続され、トランジスタ構造を有するスイッチ素子を用いた開閉部１１と、負荷の起動及び停止を制御する制御部１２と、制御部１２とは絶縁され、スイッチ素子のゲート電極にゲート駆動信号を出力するゲート駆動部１３と、制御部１２及びゲート駆動部１３を動作させるための電力を確保する電源部１４を備え、制御部１２は、負荷７の起動時に、ゲート駆動部１３に、所定時間だけスイッチ素子のゲート電極に対して、定常安定動作時よりも多くの駆動電力を供給させる。 （もっと読む）

【課題】 負荷への通電を妨げることなく、昇圧した電圧が低下することを防止することができる負荷駆動装置を提供する。
【解決手段】 複数相の駆動回路のうちの少なくとも２相間において昇圧用コンデンサ４７，６７と第３の電源４５，６５との接続部に設けられ、昇圧された電圧が出力される昇圧電源端子１０，１３同士の電気的な接続または遮断を選択する少なくとも１つのスイッチ回路１０２と、少なくとも１つのスイッチ回路１０２を制御する少なくとも１つのスイッチ制御回路１１０とを備えている。 （もっと読む）

【課題】応答性を損なうことなく能動クランプ素子の損失電力を低減できる能動クランプ回路を用いたゲート駆動回路及び半導体装置を提供する。
【解決手段】スイッチ素子Ｔｒ７のゲートを駆動するゲート駆動回路であって、制御信号に基づいてスイッチ素子Ｔｒ７を駆動する駆動部（トランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ５）と、スイッチ素子Ｔｒ７の第１主端子（ドレイン）と第２主端子（ソース）との間に印加される電圧が所定電圧以上の場合に、駆動部によるスイッチ素子Ｔｒ７に対する駆動動作を強制的に遮断して、スイッチ素子Ｔｒ７の第１主端子と第２主端子との間の電圧がクランプされるようにスイッチ素子Ｔｒ７を駆動するアクティブクランプ回路（ダイオードＤ１、ツェナーダイオードＺＤ１、抵抗Ｒ１、トランジスタＴｒ３，Ｔｒ６）とを備える。 （もっと読む）

【課題】トランジスタを用いたスイッチ回路を有するデジタル回路において、電源電圧、入力信号の振幅、トランジスタのしきい値電圧の関係に応じて適切に入力信号を補正し、好適な回路動作を可能とする。
【解決手段】電源電位（ＶＤＤ、ＶＳＳ）が供給される第１のトランジスタ（３２、３３）を有するスイッチ回路（３１）と、入力信号が印加される入力端（ＩＮ）と第１のトランジスタの制御端子（ゲート）との間に接続された補正回路（３４、３６）とを有し、前記制御端子と入力端との間に接続された容量（Ｃ２、Ｃ３）と、該容量と前記制御端子との間のノード（Ｎ５、Ｎ６）と電源電位との間に設けられた、第１のトランジスタと概ね同じしきい値を有するダイオード接続された第２のトランジスタ（３５、３７）と、第２のトランジスタに直列に接続されたスイッチ（ＳＷ２、ＳＷ３）とを有するデジタル回路（３０）を提供する。 （もっと読む）

【課題】ドライブ能力およびスルーレートを調節可能な出力ドライバを備え、従来よりも微細化することができる半導体装置を提供する。
【解決手段】半導体装置は、コア回路から転送されるデジタルデータを出力するために複数のサブドライバを含む出力ドライバＯＤと、サブドライバを選択するセレクタとを備える。各サブドライバは、デジタルデータに従って出力データを立ち上げまたは立ち下げるために、第１の電源ＰＳ１と出力配線ＷＯＵＴとの間に接続された出力トランジスタＴＰ３０と、出力トランジスタＴＰ３０のゲートと第２の電源ＶＳＳとの間に直列に接続されたスイッチングトランジスタＴＮ３３およびスルーレート調整トランジスタＴＮ３４とを備える。各スルーレート調整トランジスタＴＮ３４は、出力データの立ち上がりまたは立ち下がりのスルーレートを決定するために調整されたゲート電位をセレクタによって選択的に与えられる。 （もっと読む）

【課題】入力信号の変化に応じて直流電源の非接地電圧と接地電圧の間で反転する電圧を出力する回路であり、非接地端子に接続されている電源線に生じる電圧変動を抑制する。
【解決手段】電流制限素子１４とスイッチング回路１６が直列に接続されており、電流制限素子とスイッチング回路の中間点２２の電圧を出力する。スイッチング回路の導通時にスイッチング回路を流れる電流が電流制限素子によって制限される。直流電源の非接地端子に接続されている電源線１２に生じる電圧変動が抑制され、電源線１２に接続されているアナログ回路等の動作が安定する。 （もっと読む）

【課題】本発明の実施形態は、高周波スイッチ回路の高周波特性の良否を簡便に判定することができる半導体装置およびその検査方法を提供する。
【解決手段】実施形態に係る半導体装置は、複数の高周波端子と、共通高周波端子と、の間の信号経路を、前記高周波端子と前記共通高周波端子との間に直列に設けられた複数のＦＥＴにより切り替える高周波スイッチ回路を有する半導体装置であって、前記共通高周波端子に接続された複数のＦＥＴを含む半導体スイッチと、前記半導体スイッチを介して前記共通高周波端子に接続された発振回路と、前記発振回路の出力を入力とする検波回路と、前記検波回路の出力端子と、を備える。 （もっと読む）

【課題】外乱ノイズが侵入した場合でも、通信線の信号レベルの変動をより確実に防止できる通信ドライバ回路を提供する。
【解決手段】通信ドライバ部１１は、信号バス１７にノイズが印加されると、信号レベル変化阻止回路１４が、出力段がオープンコレクタタイプで構成される反転増幅回路１３の出力信号がローレベル側に変化することを阻止するように動作する。 （もっと読む）

【課題】電源部品を減らし、安価な構成の駆動回路。
【解決手段】一次巻線Npと第１の二次巻線S1と第１の二次巻線の極性とは逆極性を持つ第２の二次巻線を有する２以上の二次巻線とを有し一次巻線に駆動信号が印加されるトランスDT1、第１の二次巻線からの信号によりオンオフ制御される第１スイッチング素子Qh、第２の二次巻線からの信号によりオンオフ制御される第２スイッチング素子Ql、第１の二次巻線の一端と第１スイッチング素子の制御端子との間に接続され第１スイッチング素子を駆動する第１駆動部Q11,Q12、第２の二次巻線の一端と第２スイッチング素子の制御端子との間に接続され第２スイッチング素子を駆動する第２駆動部Q21,Q22、第１の二次巻線電圧を倍電圧整流平滑して第１駆動部に供給する倍電圧整流平滑回路D11,D12,C11,C12、第２の二次巻線電圧を倍電圧整流平滑して第２駆動部に供給する倍電圧整流平滑回路D21,D22,C21,C22を有する。 （もっと読む）

【課題】オンオフ動作させる外部機器のＥＭＩによる誤作動を確実に防ぐスイッチング駆動回路を提供する。
【解決手段】スイッチング駆動回路１は、ＬＥＤ４をオンオフ動作させるスイッチ素子であるｐＭＯＳトランジスタＴ１と、ｐＭＯＳトランジスタＴ１のゲートソース間の抵抗１０と、抵抗１０に制御電流を供給するｎｐｎトランジスタＴ４を含むカレントミラー回路と、抵抗１０及びｎｐｎトランジスタＴ４との間に設けられる遮断回路としてのｎＭＯＳトランジスタＴ５とを備える。制御信号がＬＥＤ４を消灯制御するローレベルＬのときにｎＭＯＳトランジスタＴ５を同時にオフすることで、ＥＭＩの影響により抵抗１０から流れ込出す電流を遮断する。これにより、ＬＥＤ４の誤点灯を確実に防ぐ。 （もっと読む）

【課題】マイクロコンピュータとＣＰＵを安全かつ確実にリセットして正常起動させる。
【解決手段】第１制御回路４１は第２電圧が動作電圧に達したときにリセット信号が入力されていれば初期化後に起動し、レギュレータＩＣ２０は第１電圧をレギュレートして生成した第２電圧を第１制御回路４１に供給し、第２制御回路４２は第３電圧が動作電圧に達したときにリセット信号が入力されていれば初期化後に起動し、レギュレータＩＣ３０は、第３電圧をレギュレートして生成した第４電圧を第２制御回路４２に供給する機器において、リセット回路１００は、第１電圧が第５電圧を超えて１５０ｍｓが経過するまでリセット信号の出力を継続させ、第１電圧が第５電圧を超えてから１５０ｍｓが経過するとリセット信号の出力を停止する。（第１電圧≧第２電圧、第３電圧≧第４電圧、第１電圧＞第３電圧、第５電圧＞第２電圧） （もっと読む）

【課題】負荷を駆動するための定電流のばらつきを低減することができる負荷駆動装置を提供する。
【解決手段】シャント抵抗２０の一端側をオペアンプ３４の反転入力端子に接続し、シャント抵抗２０の他端側を基準電源３２を介してオペアンプ３４の非反転入力端子に接続する。シャント抵抗２０に流れる電流は、駆動回路３０内の第１スイッチング素子３５を介して負荷１０であるＩＧＢＴのゲートに流れるようになっている。これにより、基準電源３２の基準電圧の値をＶｒｅｆとし、シャント抵抗２０の抵抗値をＲｏｕｔとし、負荷１０に流れる定電流の値をＩｃとすると、Ｖｒｅｆ＝Ｒｏｕｔ×Ｉｃとなるようにオペアンプ３４が第１スイッチング素子３５のゲートをフィードバック制御する。これにより、シャント抵抗２０に流れる電流の大きさが一定に制御され、ひいては負荷１０に流す定電流のばらつきが低減される。 （もっと読む）

【課題】負荷駆動装置において負荷を駆動するためのスルーレートが狙い値となるように負荷駆動装置を製造する。
【解決手段】まず、半導体基板に第１基準電源３２、スイッチング素子３４、電流生成部３５、およびオペアンプ３３を備えた駆動回路３０を形成する。この場合、第１基準電源３２の第１基準電圧を調整することにより、負荷１０に流す定電流の大きさを調整する。続いて、電流生成部３５で生成されるテール電流が大きくなるようにテール電流のトリミングを行うことでオペアンプ３３のスルーレートを調整する。これにより、オペアンプ３３がスイッチング素子３４を駆動したときに負荷１０に流れる定電流が一定値に達するまでの定電流の立ち上がりの傾きを狙い値に調整することができる。 （もっと読む）

【課題】同時に２組以上の経路切替用ＦＥＴ段を導通状態にすることが可能な高機能な高周波スイッチ回路を電源端子の追加無しで小型化かつ低消費電力で実現する。
【解決手段】ダイオードスイッチロジック回路１００は、共通入出力端子１０１と個別入出力端子１０２〜１０４それぞれとの間の経路のうち少なくとも１つを導通させ且つ制御端子１０５〜１０７の各制御電圧を、経路切替用ＦＥＴ段１０８〜１１０それぞれのゲートに印加させるとともに、制御端子１０５〜１０７の各制御電圧の論理合成電圧を、シャント用ＦＥＴ段１１１〜１１３のゲートに印加させ、かつ、論理合成電圧は、１組のシャント用ＦＥＴ段に印加される制御電圧の否定と、残りの組のシャント用ＦＥＴ段それぞれに印加される制御電圧の論理和と、の論理積で生成されるように構成されている。 （もっと読む）

【課題】素子破壊などを抑制できる信頼性を有し、かつ、ＩＧＢＴなどのスイッチングデバイスへ供給する定電流の精度を確保できる負荷駆動装置を提供する。
【解決手段】第１抵抗３と第１ＰｃｈＭＯＳＦＥＴ４のソースとの間とオペアンプ５の出力端子との間に電圧制限回路６を備える。この電圧制限回路６により第１ＰｃｈＭＯＳＦＥＴ４のゲート−ソース間の電位差が過大とならないように、第１ＰｃｈＭＯＳＦＥＴ４のゲート電圧を制御する。例えば、第１ＰｃｈＭＯＳＦＥＴ４のゲート電圧をクランプ電圧にてクランプすることにより、第１ＰｃｈＭＯＳＦＥＴ４のゲート−ソース間の電圧が予め設定しておいた電圧となるようにする。これにより、第１ＰｃｈＭＯＳＦＥＴ４のゲート−ソース間の耐圧を超える電位差が発生することを防止することが可能となる。 （もっと読む）