【課題】簡単な構成で、ワイドバンドギャップ半導体からなるスイッチ素子を駆動するゲートドライブ回路。
【解決手段】ワイドバンドギャップ半導体からなるスイッチ素子Ｑ１であって、ドレインとソースとゲートとを有し、ゲートをドライブする信号とゲートとの間にコンデンサと抵抗の並列接続回路を介して接続され、オフ信号期間は、スイッチ素子Ｑ１のゲート・ソース間を短絡するスイッチＳＷ１とを備えることを特徴とするゲートドライブ回路。 （もっと読む）

【課題】寄生容量の影響を最少化させることのできる、パワー半導体スイッチの改良された制御方法及び制御装置を提供する。
【解決手段】パワー半導体スイッチの制御接続端信号を生成するための信号処理ユニットを備えた、パワー半導体スイッチを制御する制御回路において、少なくとも一つの半導体素子が、定められたパワー半導体スイッチのコレクタ・エミッタ電圧を越えた時に、導通作動され、半導体素子の出力端が導電性の接続線を通じて抵抗直列回路の抵抗の間の接続点と、或いは信号処理ユニットと接続されている抵抗直列回路の出力端と接続されており、半導体素子のブレークダウン電圧が、半導体素子の出力端の電位が、パワー半導体スイッチがスイッチオン状態にある時のパワー半導体スイッチの制御接続端の電位よりも高くなるように選ばれている。 （もっと読む）

【課題】ＥＳＤパルスをもれなく検出し、かつ通常の電源投入時やスパイクノイズ印加時の誤検出を抑制する。
【解決手段】第１検出回路７はＥＳＤパルスの印加開始時から第１所定時間だけ第１検出信号を出力する。第２検出回路９は、第１検出信号を受け、かつＥＳＤパルスの印加が第２所定時間だけ持続したときに第３所定時間だけ第２検出信号を出力する。第１所定時間は電源の立ち上がり時間よりも短い。第２所定時間は第１所定時間よりも短く、かつスパイクノイズの印加時間よりも長い。第３所定時間はＥＳＤパルスの印加時間よりも長い。クランプ回路１１は、第１検出信号及び第２検出信号の少なくとも一方が出力されているときはゲート端子４７をＧＮＤ端子３とは絶縁する。プルアップ回路１３は、ゲート端子４７を、第２検出信号が出力されているときは電源端子１に接続し、第２検出信号を出力されていないときは電源端子１とは絶縁する。 （もっと読む）

【課題】電子デバイスと、オーディオデバイスを制御するための複数の受動Ｓｐスイッチを有するオーディオアクセサリとを提供すること。
【解決手段】電子デバイスを制御するように適合されているシステムであって、システムは、電子デバイスに結合されているオーディオアクセサリを含み、オーディオアクセサリは、複数の抵抗型スイッチを有し、電子デバイスは、バイアス抵抗器とグラウンド接続とを介して抵抗型スイッチに電力を提供するように適合されているバイアス電圧供給源と、測定モジュールとを含み、測定モジュールは、バイアス電圧供給源と抵抗型スイッチとの間の接続上のバイアスポイントを監視することと、オーディオ出力によって引き起こされるグラウンドオフセット電圧を決定することと、グラウンドオフセット電圧を補償することと、スイッチのどれが係合しているかを決定することとを行うように適合されている。 （もっと読む）

【課題】ＥＭ−ＣＣＤのＣＭＧ駆動回路からＥＭ−ＣＣＤの出力信号への飛び込みを低減しながら、負荷容量ＣＭＧ電圧の振幅の減衰を防ぎ、矩形波特性を改善する。
【解決手段】論理バッファとＰｃｈＭＯＳとＮｃｈＭＯＳのゲート間にフェライトビーズとダイオードの並列接続を挿入し、ＭＯＳがターンオフする方向にダイオードが接続されているスイッチング回路において、ＰｃｈＭＯＳのドレインソース間導通抵抗が２オーム以上あり、ＰｃｈＭＯＳのドレインとＮｃｈＭＯＳのドレインとが１オーム以上の抵抗で接続され、ＰｃｈＭＯＳのドレインと容量負荷間に、スイッチング基本波周波数におけるインピーダンスがスイッチング基本波周波数における前記容量性負荷のインピーダンスの１／２より低いインピーダンスのフェライトビーズを直列接続する。 （もっと読む）

【課題】パワーオン時における回路電源電圧の変化の緩急に拘らず、非動作電圧から動作電圧へ変化時にリセット信号を確実に出力するパワーオンリセット回路を提供する。
【解決手段】本発明に係るパワーオンリセット回路は、回路電源電圧を受けて充電を行う充電回路と、回路電源電圧を受けて出力電圧を出力する動作電圧設定回路と、前記充電回路の出力する充電電圧、及び、前記動作電圧設定回路の出力する出力電圧を判定して、パワーオンリセット信号を出力する電圧判定回路とを備える。 （もっと読む）

【課題】駆動回路への要求を緩和した使いやすい高速動作の窒化物半導体装置を提供する。
【解決手段】実施形態によれば、窒化物半導体を含む、ｎチャンネル型の第１〜第４トランジスタと、抵抗と、を備えた窒化物半導体装置が提供される。第１トランジスタは、第１ゲートと、第１ソースと、第１ドレインと、を有する。第２トランジスタは、第２ゲートと、第１ゲートと接続された第２ソースと、第２ドレインと、を有する。第３トランジスタは、第３ゲートと、第１ソースと接続された第３ソースと、第１ゲート及び第２ソースと接続された第３ドレインと、を有する。第４トランジスタは、第３ゲートと接続された第４ゲートと、第１ソース及び第３ソースと接続された第４ソースと、第２ゲートと接続された第４ドレインと、を有する。抵抗の一端は第２ドレインと接続され、他端は第２ゲート及び第４ドレインと接続される。 （もっと読む）

【課題】本発明は、パワー素子の過電流を速やかに抑制しつつ、ｄｉ/ｄｔを小さくしてパワー素子をオフすることができるゲート回路を提供することを目的とする。
【解決手段】本発明に係るゲート回路は、パワー素子の過電流発生と同時にパワー素子のゲート電圧の一部を抵抗素子に負担させる過電流抑制手段を有する。さらに、パワー素子の過電流を抑制した後は、抵抗値の高い抵抗素子を用いてパワー素子をゆっくりオフするオフ動作遅延手段を有する。 （もっと読む）

【課題】レベル変換時の信号の立ち上がりを速くすることのできるレベル変換バススイッチを提供する。
【解決手段】実施形態のレベル変換バススイッチは、低電圧レベル信号が伝送される低電圧レベル信号線と高電圧レベル信号が伝送される高電圧レベル信号線との間に、低電圧レベルの制御信号により導通が制御されるＭＯＳトランジスタ型のスイッチ１が接続され、高電圧レベル信号線と高電圧電源線ＶｃｃＢとの間に、プルアップ抵抗２が接続される。このレベル変換バススイッチでは、加速回路３が、高電圧レベル信号の立ち上がりをプルアップ抵抗２による立ち上がりよりも速くし、加速期間制御回路４が、加速回路３の作動期間を制御する。 （もっと読む）

【課題】 スイッチング素子を誤動作させずに高速低損失動作が可能なゲート駆動回路を部品点数の少ない簡易な回路構成で実現する。
【解決手段】 トランス15の1次側をローサイドゲート駆動回路2の出力端子に接続し、トランス15の2次側をハイサイドスイッチング素子5のゲート入力側に接続する。ローサイド駆動回路2から正極性のゲート駆動電圧が出力されるとハイサイドスイッチング素子5のゲート‐ソース間には負極性の電圧が印加されてゲート電圧は閾値以下に抑えられるため、ローサイドスイッチング素子がターンオンする際にハイサイドスイッチング素子はオフ状態を維持する。 （もっと読む）

【課題】出力バッファーの面積・体積・部品点数の増加を抑制するとともに、ドライブ能力を向上させることが可能な出力バッファー回路を提供する。
【解決手段】第一駆動信号ＬＩＮを伝達する第一入力経路４ａ、第二駆動信号ＲＩＮを伝達する第二入力経路４ｂ、第一入力経路４ａと対応する第一出力バッファー６ａ及び第二入力経路４ｂと対応する第二出力バッファー６ｂを備える出力バッファー回路１において、入力経路切り替え手段８が、ステレオモード及びモノラルモードのうち、モノラルモードでは、第一入力経路４ａと第一出力バッファー６ａ及び第二出力バッファー６ｂとを電気的に接続させ、出力経路切り替え手段１０が、第一出力バッファー６ａ及び第二出力バッファー６ｂと、第一入力経路４ａ及び第一出力バッファー６ａと対応する第一負荷２ａとを、電気的に接続させる。 （もっと読む）

【課題】電力用半導体素子の制御電極の短絡動作時の電圧を通常動作時の電圧と同じ値に制限し、安全で確実な遮断を行うことが可能な電力用半導体素子の駆動保護回路の提供を目的とする。
【解決手段】本発明の電力用半導体素子の駆動保護回路は、電力用半導体素子Ｆ１と、その制御電極を駆動する駆動回路と、電力用半導体素子Ｆ１の制御電極の電圧Ｖｇｅが一定値を超えないよう制限する電圧保護回路とを備える。電圧保護回路は、電力用半導体素子Ｆ１の制御電極にエミッタが接続されたゲート放電用トランジスタＴｒ１と、ゲート放電用トランジスタＴｒ１にベース電位を与える電圧発生回路Ｂ１とを備え、電圧発生回路Ｂ１は、電力用半導体素子Ｆ１の駆動正電源電圧ＶＤＤから、前記駆動回路における電圧降下ΔＶ１を超える電圧が電力用半導体素子Ｆ１の制御電極に印加されたときに、ゲート放電用トランジスタＴｒ１がオンできる電圧を出力する。 （もっと読む）

【課題】 高電位側スイッチング素子の導通を示す第１状態から前記高電位側スイッチングデバイスの非導通を示す第２状態への遷移、または前記第２状態から前記第１状態への遷移に伴い発生する過渡的な電圧ノイズに曝された場合に発生する誤信号を確実に除去する半導体回路を提供する。
【解決手段】 高電位側スイッチング素子駆動回路１は、スイッチング素子７の導通状態を変化させる場合に第１、第２のレベルシフト素子２１、２４のオン／オフ状態を必ず同一状態にするためのフリップフロップ５２と、マスク信号Ｓ１１が確実にセット信号Ｓ９、リセット信号Ｓ１０を覆うようにするための第１、２、３の遅延回路４４、４５、４６を有する。 （もっと読む）

【課題】端子切替時の歪みの増加を抑制した半導体スイッチ及び無線機器を提供する。
【解決手段】実施形態によれば、電源回路と、駆動回路と、スイッチ部と、補正回路と、を備えた半導体スイッチが供給される。前記電源回路は、電源電位と異なる第１の電位を生成する。前記駆動回路は、前記第１の電位と異なる第２の電位と前記第１の電位とが供給され、端子切替信号に基づいて前記第１の電位及び前記第２の電位の少なくとも一方を出力する。前記スイッチ部は、前記駆動回路の出力に応じて共通端子と高周波端子との接続を切り替える。前記補正回路は、前記端子切替信号の変化を検出し、前記第１の電位の極性と等しい極性の電荷を前記駆動回路に供給して前記第１の電位を補正する。 （もっと読む）

【課題】本発明は素子のスイッチング特性を改善したゲート駆動回路に係り、素子のスイッチング特性を任意に決定でき、十分な短絡耐量と、定常損失の抑制ができるゲート駆動回路を提供することを目的とする。
【解決手段】パワースイッチング素子のゲートのオン動作を行うオン動作回路を備える。該オン動作回路は、該ゲートへの入力を第一所定値以下に保つ上限リミット部を備えることを特徴とする。 （もっと読む）

【課題】入出力端子におけるアイソレーション劣化を抑制可能とする。
【解決手段】
第１の入出力端子５１と第２の入出力端子５２間に第１の単位スイッチ１０１が、第１の入出力端子５１と第３の入出力端子間５３に第２の単位スイッチ１０２が、それぞれ設けられ、第２の入出力端子５２とグランドとの間に第１のシャントスイッチ１０３及び第１のＤＣカットコンデンサ４９が、第３の入出力端子５３とグランドとの間に第２のシャントスイッチ１０４及び第２のＤＣカットコンデンサ５０が、それぞれ直列接続され、第１及び第２の単位スイッチ１０１，１０２を構成する第１乃至第４のＦＥＴ１〜４のゲート・ドレイン間には、それぞれ付加容量４１〜４４が接続されると共に、第１の単位スイッチ１０１に対して第１の端子間連絡用抵抗器３１が、第２の単位スイッチ１０２に対して第２の端子間連絡用抵抗器３２が、それぞれ並列接続されたものとなっている。 （もっと読む）

【課題】回路規模が小さく、かつ消費電力の小さい無線通信装置及び高周波スイッチ回路を提供する。
【解決手段】無線通信装置１００は、共用アンテナ１０１と、整合回路１１０、１２０と、高周波スイッチ回路１３０と、充電電力受電回路１４０と、応答器１５０と、から構成される。高周波スイッチ回路１３０は、電界効果トランジスタ１３１、１３２と、検波回路と、を備える。電界効果トランジスタ１３１、１３２のソース端子は共通接続される。検波回路は共通接続点に接続され、電界効果トランジスタ１３１のドレイン端子から出力された高周波信号を検波し、共通接続点の電位を基準とした検波電圧を電界効果トランジスタ１３１、１３２のゲート端子に印加する。電界効果トランジスタ１３１、１３２のドレイン端子間のインピーダンスは検波電圧に従って変化する。 （もっと読む）

【課題】 誘導性負荷を駆動する出力バッファ回路の電力損失を低減する。
【解決手段】 誘導性負荷２から出力バッファ回路１００に電流が流入している場合、スルーレート制御部１４０は、出力バッファ回路１００の出力信号ＶＯＵＴの立ち上がり過程において低いスルーレートから高いスルーレートへ変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において高いスルーレートから低いスルーレートに変化させる制御を行う。また、出力バッファ回路１００から誘導性負荷２に電流が流出している場合に、スルーレート制御部１４０は、出力信号ＶＯＵＴの立ち上がり過程において高いスルーレートから低いスルーレートに変化させる制御を行うとともに、出力信号ＶＯＵＴの立ち下がり過程において低いスルーレートから高いスルーレートに変化させる制御を行う。 （もっと読む）

【課題】簡単な構成で電源投入時にも精度よく電源電圧の状態を検出する。
【解決手段】第１スイッチ（１２２）と第２スイッチ（１２４）とは直列に接続されてスイッチ部を形成し、第１スイッチ（１２２）は、基準信号に基づいて開閉が制御される。判定信号生成回路（１１０）は、第１電源電圧（ＶＤＤ）と第２電源電圧（ＶＳＳ）とに基づいて電源電圧判定信号（ＶＧ）を生成し、第２スイッチ（１２４）は、電源電圧判定信号（ＶＧ）に基づいて開閉が制御される。第１負荷素子（１２６）は、第１電源電圧（ＶＤＤ）とスイッチ部との間に直列に挿入される。スイッチ部は、基準信号（Ｖｒｅｆ）が所定の第１電圧を超え、電源電圧判定信号（ＶＧ）が所定の第２電圧を超えたとき回路を閉成して第１負荷素子（１２６）に電流を供給し、第１負荷素子（１２６）とスイッチ部との接続ノードから第１電源電圧（ＶＤＤ）の状態を示す第１出力信号（ＶＯＵＴ）を出力する。 （もっと読む）

【課題】保持電圧の下降または上昇傾きを良好に調整可能なホールド回路を提供すること。
【解決手段】ホールド回路１０は、入力端子２０、第１出力端子２２、基準電圧端子２４、オペアンプ３０、ダイオード３２、コンデンサ３６、抵抗Ｒ０、電圧発生回路５０、を備えている。コンデンサ３６は、一端が接続点２６に接続され、他端が基準電圧端子２４に接続される。抵抗Ｒ０は、一端が接続点２６に接続される。ダイオード５２のアノードが、オペアンプ３８を介して接続点２６に接続される。抵抗Ｒ０の他端と中間接続点５８とが接続される。オペアンプ３０は、非反転入力端子３０ｂが入力端子２０に接続され、反転入力端子３０ａが接続点２６に接続され、出力端子３０ｃがダイオード３２に接続される。電圧発生回路５０は、ダイオード５２に入力される出力電圧Ｖ２２から変化させたオフセット電圧Ｖ２３を生成して、中間接続点５８から出力する。 （もっと読む）