【課題】パワーデバイスの誤動作を防ぐ。
【解決手段】直列に接続された２つのパワーデバイスのうち高電位側のパワーデバイスを駆動制御する半導体装置であって、高電位側のパワーデバイスの導通を示す第１状態及び高電位側のパワーデバイスの非導通を示す第２状態を有する入力信号の第１，第２状態へのレベル遷移に対応して、それぞれ第１，第２のパルス信号を発生させるパルス発生回路と、第１，第２のパルス信号を高電位側へレベルシフトして、それぞれ第１，第２のレベルシフト済みパルス信号を得るレベルシフト回路と、第１，第２のレベルシフト済みパルス信号を少なくとも第１，第２のパルス信号のパルス幅分遅延させて、それぞれ第１，第２の遅延済みパルス信号を得る遅延回路と、第１の遅延済みパルス信号をセット入力から入力し、第２の遅延済みパルス信号をリセット入力から入力するＳＲ型フリップフロップとを備える。 （もっと読む）

【課題】マイコンのリセット端子をトランジスタによってグランドに接続することによりマイコンにリセットをかけるリセット回路において、リセット動作不能な電源電圧の領域を無くす。
【解決手段】リセット回路１０は、マイコン１１のリセット端子１３を電源電圧（以下、ＶＭ）にプルアップする抵抗Ｒ１と、ＶＭが所定値未満のときにトランジスタＴ１をオンしてリセット端子１３を０Ｖにするリセット信号出力回路１５とに加え、オンすることで抵抗Ｒ１の上流側にＶＭを供給するトランジスタＴ２と、抵抗Ｒ１の上流側とグランドとの間に接続された抵抗Ｒ２と、トランジスタＴ１がオン可能なＶＭの最低値（Ｖｂｅ）より高く、上記所定値よりは低い電圧（Ｖｂｅ＋ダイオードＤ１のＶｆ）を動作閾値電圧とし、ＶＭがその動作閾値電圧未満である場合にトランジスタＴ２をオフさせておいて、マイコン１１のリセットを確保する回路Ｔ３，Ｄ１，Ｒ３，Ｒ４とを備える。 （もっと読む）

【課題】２線式交流スイッチの低消費電力化を実現する。
【解決手段】
交流電源と負荷とを結ぶ電路に挿入される２線式交流スイッチであって、スイッチ端子Ｓ１、Ｓ２と、スイッチ端子間のオンオフを制御するためのゲート端子Ｇ１、Ｇ２と、基板端子Ｓｕｂとを有し、スイッチ端子間に双方向に電流を流すことができ、スイッチ端子Ｓ１が交流電源１に接続され、スイッチ端子Ｓ２が負荷２に接続される半導体スイッチからなるメインスイッチ３と、メインスイッチの基板端子Ｓｕｂを接地するかフローティングにするかを切り替えるサブスイッチ９と、を備える。 （もっと読む）

【課題】バンドギャップ基準電圧回路１００を確実に起動させることができる。
【解決手段】電源電圧がｐＭＯＳトランジスタＰ１のゲート電圧の閾値に到達する前には、ｐＭＯＳトランジスタＰ６により電源ＶｄｄとｐＭＯＳトランジスタＰ４のソース端子との間を開放させている。このため、電源電圧がｐＭＯＳトランジスタＰ１のゲート電圧の閾値に到達する前に、抵抗素子Ｒ３ａによってコンデンサＣ１から電荷を放出させて、コンデンサＣ１のプラス電極の電位をｐＭＯＳトランジスタＰ４のゲート端子の電位の閾値よりも低くすることができる。電源電圧が上昇してｐＭＯＳトランジスタＰ６が電源ＶｄｄとｐＭＯＳトランジスタＰ４のソース端子との間を接続すると、ｐＭＯＳトランジスタＰ４がオンして、電源ＶｄｄからｐＭＯＳトランジスタＰ６、Ｐ４を通してスタートアップ電流をｎＭＯＳトランジスタＮ１、Ｎ２のゲート端子に流すことができる。 （もっと読む）

【課題】駆動用のスイッチ素子によって出力端子からの出力を制御する半導体装置において、端子に静電気が印加されたときに、スイッチ素子をより確実に保護し得る構成を、装置構成の大型化を抑えて実現する。
【解決手段】半導体装置１は、高電位側電源又は低電位側電源の一方からなる基準部にスイッチ素子の第１端子が接続され、出力端子Ｐ１にスイッチ素子の第２端子が接続されている。また、スイッチ素子と並列に第１保護素子が設けられている。また、基準部とは逆側の電源（他方部）と出力端子の間には第２保護素子が接続されている。そして、基準部とは逆側の電源（他方部）側には無効化手段が接続され、出力端子へのサージ電圧の印加によって駆動電圧が発生した場合に、当該駆動電圧の発生後の所定時間、制御入力端子への通電信号の入力を無効化し、所定時間の経過後に無効化を解除するように機能している。 （もっと読む）

【課題】 安定性と即応性を備えたＰＬＬを提供すること。
【解決手段】 本発明の実施形態によるＰＬＬは、位相検出器と、前記位相検出器の検出結果に基づいて電流を発生するチャージポンプと、前記チャージポンプに接続され、第１の抵抗変化素子を有するループフィルタと、前記ループフィルタから入力される信号に応じて出力周波数を制御するＶＣＯと、前記ＶＣＯの出力信号を分周して、前記位相検出器に入力するフィードバック信号を生成する周波数分周器と、前記ループフィルタを制御するシーケンサとを有するＰＬＬであって、前記シーケンサは、前記ＰＬＬの電源がＯＦＦされることを示す信号が入力された時または前記ＰＬＬの電源がＯＮされることを示す信号が入力された時に前記第１の抵抗変化素子の抵抗値が第１の抵抗値となるよう制御し、前記ＰＬＬが安定化後には、前記第１の抵抗値よりも高い第２の抵抗値となるよう制御する。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路。
【解決手段】ワイドバンドギャップ半導体かなるスイッチング素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路とスイッチング素子のゲートとの間に接続されたコンデンサＣ１と抵抗Ｒ１とからなる並列回路と、並列回路にコンデンサＣ２とスイッチング素子Ｑ２と抵抗Ｒ２からなる直列回路がさらに並列接続され、コンデンサＣ２とスイッチング素子Ｑ２との接続点にダイオードＤ１のアノードが接続され、ダイオードＤ１のカソードとスイッチング素子Ｑ２のゲートはスイッチング素子Ｑ１のソースに接続され、制御信号のオフ信号に対してスイッチング素子Ｑ１ゲートを負電位にバイアスする。 （もっと読む）

【課題】アクティブクランプ動作期間を短縮するとともにＥＳＤ耐量を向上させたアクティブクランプ回路を提供する。
【解決手段】実施形態によれば、第１のスイッチ素子と、第１のダイオードと、第１の抵抗と、第１および第２の制御回路と、を備えたことを特徴とするアクティブクランプ回路が提供される。前記第１のダイオードは、前記第１のスイッチ素子の両端にかかる過電圧によりブレークダウンする。前記第１の抵抗は、前記第１のダイオードの電流を検出する。前記第１の制御回路は、前記第１の抵抗の両端の電圧を増幅して前記第１のスイッチ素子の電流を制御する。前記第２の制御回路は、前記第１の抵抗の両端の電圧に応じて前記第１のスイッチ素子の導通を制御する。 （もっと読む）

【課題】高いＥＳＤ保護耐圧を確保しつつ、ＥＳＤ保護素子の静電容量を極力小さくし、しかも、集積化の際における占有サイズを小さくする。
【解決手段】ＥＳＤ保護回路１０３は、共通端子４１とグランドとの間に設けられており、共通端子４１側から順に、ＥＳＤ保護スイッチ素子としての複数の直列接続された電界効果トランジスタ３１−１〜３１−４と、逆接続された一組のＥＳＤ保護素子としてのダイオード３２−１，３２−２が直列接続されると共に、電界効果トランジスタ３１−１〜３１−４は、ゲートが相互に接続されてグランドに接続されており、ＥＳＤ保護素子のダイオード３２−１，３２−２による静電容量を低減し、高いＥＳＤ保護耐圧の確保が可能となっている。 （もっと読む）

【課題】半導体スイッチの低周波数領域での歪み特性を改善する。
【解決手段】制御ポートＰ３には、制御電圧Ｖ_Ｃが入力される。伝送路１０は、入力ポートＰ１と出力ポートＰ２の間を接続する。シャントスイッチ２０は、伝送路１０と接地端子の間に設けられる。シャントスイッチ２０は、そのドレイン、ソースの一方が伝送路１０と接続され、そのドレイン、ソースの他方が接地端子に接続されるＦＥＴ２２を備える。第１抵抗Ｒ１は、ＦＥＴ２２のゲートと制御ポートＰ３の間に設けられる。第２抵抗Ｒ２は、ＦＥＴ２２のゲートと伝送路１０の間に設けられる。 （もっと読む）

【課題】実際に発生しているフライバックエネルギーを定量的に評価した上で保護動作を行うことができるスイッチング素子の制御装置を提供する。
【解決手段】ＮチャネルＭＯＳＦＥＴ２を介してコイル１に供給される電流をセンスＭＯＳＦＥＴ６及び検出用抵抗素子２１により検出し、ＮチャネルＭＯＳＦＥＴ２をターンオフさせた際に発生し、ドレインに印加される逆起電圧をクランプ回路３によってクランプする。電流検出回路２４は、クランプ回路３に発生するクランプ電圧によりＮチャネルＭＯＳＦＥＴがターンオンした際に、検出用抵抗素子２１に流れる電流を複数の閾値と比較し、保護動作部２６は、電流検出回路２４の比較結果により、前記電流がＮチャネルＭＯＳＦＥＴ２をターンオフさせた時点からの時間経過に対応する特定の閾値を超えていると判定されると、逆起電圧に基づくエネルギーを減少させるようにＮチャネルＭＯＳＦＥＴ２の制御状態を変更する。 （もっと読む）

【課題】従来の電流駆動型半導体スイッチ８の駆動回路は、駆動回路における電力損失を抑制するためにスイッチやスイッチを制御するための手段が必要となり部品点数が増える。
【解決手段】電源１と電流駆動型半導体スイッチ８のベース又はゲート端子の間に接続される負の温度特性を有する第１の可変抵抗１０と、前記電流駆動型半導体スイッチ８のコレクタ又はドレイン電流による動作損失により過熱される熱伝導部１１を備え、前記第１の可変抵抗１０を前記熱伝導部１１により熱が供給されるように配置する。
本発明により、簡単な構成で部品点数を増やすことなく駆動回路における電力損失を抑制することができる。 （もっと読む）

【課題】体格及びコストの増大が抑制された半導体装置を提供する。
【解決手段】直流電源とグランドとの間に直列接続された２つの単位回路と、単位回路を制御する制御部と、を備え、２つの単位回路の中点に誘導性負荷が接続された半導体装置であって、２つの単位回路それぞれは、第１スイッチ素子と、第１スイッチ素子と逆並列接続された還流ダイオードと、還流ダイオードと第１スイッチ素子それぞれと並列接続されたバイパス部と、を有し、バイパス部は、直列接続された第２スイッチ素子及び抵抗を有し、制御部は、２つの単位回路の第１スイッチ素子をＯＦＦ状態にするデッド期間を挟んで、２つの第１スイッチ素子を交互にＯＮ状態とし、デッド期間において、一方の第１スイッチ素子がＯＦＦ状態からＯＮ状態に移行するまで、一方の第１スイッチ素子と並列接続された第２スイッチ素子をＯＮ状態にする。 （もっと読む）

【課題】高周波特性を改善した半導体スイッチ及び無線機器を提供する。
【解決手段】スイッチ部と、駆動回路と、電源回路と、を備えた半導体スイッチが供給される。前記スイッチ部は、共通端子と複数の高周波端子との接続を切り替える。前記駆動回路は、端子切替信号に基づいて前記スイッチ部に制御信号を出力する。前記電源回路は、温度に応じて変化する基準電位基づいて、前記制御信号の電位であって温度制御された第１の電位を生成して前記駆動回路に出力する。 （もっと読む）

【課題】並列に駆動される複数の半導体素子の特性差によって生じる、ターンオンやターンオフ時のスイッチングにおける電流の偏りを緩和すること。
【解決手段】電圧変換器１４は、ＩＧＢＴ１３−１乃至１３−３の各々のエミッタセンス電流を電圧信号に変換する。平均値演算器１７や誤差演算器１８等の演算器は、ＬＰＦ１５から出力される、ＩＧＢＴ１３−１乃至１３−３の各々に対応する電圧信号の平均値を求め、それぞれの電圧信号についての平均値に対する誤差を演算する。ＰＷＭ波形生成部１１は、ＩＧＢＴ１３−１乃至１３−３の各々を駆動するための駆動信号（パルス信号）を出力する。差動増幅器１２の各々の駆動信号を、当該ＩＧＢＴ１３−１乃至１３−３の各々に対応する誤差に基づいて調整して、当該ＩＧＢＴ１３−１乃至１３−３の各々に供給する。 （もっと読む）

【課題】オンデューティが５０％以上のパルス信号でもスイッチング素子のゲートをドライブできる安価なゲートドライブ回路。
【解決手段】直流電源Vcc1の両端にトーテムポール接続され且つ各ベースにパルス信号が入力されるトランジスタQ2,Q3と、直流電源Vcc2の両端にトーテムポール接続され且つ各エミッタがスイッチング素子Q1のゲートに接続されるトランジスタQ4,Q5と、一次巻線P1がトランジスタQ2,Q3の各エミッタとトランジスタQ2,Q3の一方のコレクタとにコンデンサC1を介して接続され、二次巻線S1がトランジスタQ4,Q5の各ベースとトランジスタQ4,Q5の各エミッタとに接続されたトランスT1とを有し、パルス信号Vinの最大オンデューティは、トランスT1の一次巻線電圧VpとトランジスタQ4,Q5のベース−エミッタ間順方向電圧とに基づいて決定される。 （もっと読む）

【課題】簡単な構成で負荷オープン状態を検出することができる負荷駆動回路を提供する。
【解決手段】電源端子Ｔ１に入力される入力電圧Ｖｉｎよりも低い基準電圧Ｖ１と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第１のコンパレータ８と、スイッチング素子２がオフ状態で、且つ負荷オープン状態である場合に、出力端子Ｔ２の電圧Ｖｏｕｔを基準電圧Ｖ１よりも高く、且つ入力電圧Ｖｉｎよりも低いｃｌａｍｐ電圧にクランプするクランプ回路７とを備えることにより、第１のコンパレータの出力によって、負荷オープン状態を検出する。また、入力電圧Ｖｉｎよりも低く且つｃｌａｍｐ電圧よりも高い基準電圧Ｖ２と出力端子Ｔ２の電圧Ｖｏｕｔとを比較する第２のコンパレータ９を備えることにより、第１のコンパレータ及び第２のコンパレータ９の出力によって、負荷オープン状態と出力天絡状態とを検出する。 （もっと読む）

【課題】窒化物ＦＥＴを高速スイッチング動作させることができ、且つ、サージ電圧から窒化物ＦＥＴを保護することができるスイッチング素子の保護回路。
【解決手段】直列に接続された高圧側素子Ｍ１及び低圧側素子Ｍ２と、高圧側素子をオンオフさせる信号を出力するハイサイドプリドライバ１１と、高圧側素子と逆のオンオフ状態になるように低圧素子をオンオフさせる信号を出力するローサイドプリドライバ１２と、高圧側素子と低圧側素子の接続点に制御端子が接続されたスイッチング素子Ｔｒ１と、スイッチング素子の一方の端子にカソードが接続されたダイオードＤ１と、ダイオードのアノードに入力端子が接続され、ダイオードのブレーク時にスイッチング素子の制御端子に電流を供給するとともに、低圧側素子のオフを指示する信号をローサイドプリドライバに供給する制御器２１とを備える。 （もっと読む）

【課題】オン指令期間とオフ指令期間の両期間における電流を高精度に検出する。
【解決手段】制御装置１３は、ＰＷＭ駆動信号のオン指令期間において、電流検出回路１４による検出電流と電源電圧検出回路１５による検出電源電圧を電圧方程式に適用してオン期間電流経路の抵抗値とインダクタンス値を算出する。これらの値から還流経路１２以外の経路の抵抗値とインダクタンス値を減算してオフ期間電流経路の抵抗値とインダクタンス値を求める。オフ指令期間において、オフ期間電流経路の抵抗値Ｒとインダクタンス値Ｌ、ダイオード７の順電圧Ｖｆおよび前回の計算で求めた前回電流値を電圧方程式に適用し、リニアソレノイド２に流れる負荷電流を順次算出する。 （もっと読む）

【課題】ターンオン時のスイッチング特性が変動せず、電力損失を発生せずにスイッチング素子を安定してターンオンさせることができるゲートドライブ回路。
【解決手段】ドレインとソースとゲートとを有し且つワイドバンドギャップ半導体かなるスイッチグ素子Ｑ１のゲートに制御回路からの制御信号を印加することによりスイッチング素子をオンオフ駆動させるゲートドライブ回路であって、制御回路とスイッチング素子のゲートとの間に接続され、第1のコンデンサＣ１と第1の抵抗Ｒ１とからなる並列回路と、スイッチング素子のゲートとソースとの間に接続され、制御信号のオフ信号に対して遅延させてゲートとソースとの間を短絡する短絡手段Ｓ４とを備える。 （もっと読む）